第3章 邏輯門電路

1、上海第二工業(yè)大學(xué)上海第二工業(yè)大學(xué)3 邏輯門電路邏輯門電路3 邏輯門電路邏輯門電路3.1 MOS邏輯門電路邏輯門電路3.2 TTL邏輯門電路邏輯門電路*3.3 射極耦合邏輯門電路射極耦合邏輯門電路*3.4 砷化鎵邏輯門電路砷化鎵邏輯門電路3.5 邏輯描述中的幾個(gè)問題邏輯描述中的幾個(gè)問題3.6 邏輯門電路使用中的幾個(gè)實(shí)際問題邏輯門電路使用中的幾個(gè)實(shí)際問題* 3.7 用用VerilogHDL描述邏輯門電路描述邏輯門電路教學(xué)基本要求：教學(xué)基本要求：1、了解了解半導(dǎo)體器件的開關(guān)特性。半導(dǎo)體器件的開關(guān)特性。2、了解了解基本邏輯門（與、或、與非、或非、異或門）、基本邏輯門（與、或、與非、或非、異或門）、三態(tài)

2、門、三態(tài)門、OD門（門（OC門）和傳輸門的邏輯功能。門）和傳輸門的邏輯功能。3、學(xué)會(huì)學(xué)會(huì)門電路邏輯功能分析方法。門電路邏輯功能分析方法。4、了解了解邏輯門的主要參數(shù)邏輯門的主要參數(shù)3. 邏輯門電路邏輯門電路上海第二工業(yè)大學(xué)上海第二工業(yè)大學(xué)3.1 MOS邏輯門3.1 MOS邏輯門邏輯門3.1.1 數(shù)字集成電路簡介數(shù)字集成電路簡介3.1.2 邏輯門的一般特性邏輯門的一般特性3.1.3 MOS開關(guān)開關(guān)及其等效電路及其等效電路3.1.4 CMOS反相器反相器3.1.5 CMOS邏輯門電路邏輯門電路3.1.6 CMOS漏極開路門和三態(tài)輸出漏極開路門和三態(tài)輸出門電路門電路3.1.7 CMOS傳輸門傳輸門3

3、.1.8 CMOS邏輯門電路的技術(shù)參數(shù)邏輯門電路的技術(shù)參數(shù)1 、邏輯門邏輯門: :實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。2、 邏輯門電路的邏輯門電路的分類分類二極管門電路二極管門電路三極管門電路三極管門電路TTL門電路門電路MOS門電路門電路PMOS門門CMOS門門邏輯門電路邏輯門電路分立門電路分立門電路集成門電路集成門電路NMOS門門3.1.1 數(shù)字集成電路簡介數(shù)字集成電路簡介1.CMOS集成電路集成電路: :廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路 4000 4000系列系列74HC 74HCT74VHC 74V

4、HCT速度慢速度慢與與TTL不不兼容兼容抗干擾抗干擾功耗低功耗低74LVC 74VAUC速度加快速度加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低速度兩倍于速度兩倍于74HC與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低低低( (超低超低) )電壓電壓速度更加快速度更加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾功耗低抗干擾功耗低 7474系列系列74LS系列系列74AS系列系列 74ALS2.TTL 集成電路集成電路: :廣泛應(yīng)用于中大規(guī)模集成電路廣泛應(yīng)用于中大規(guī)模集成電路3.1.1 數(shù)字集成電路簡介數(shù)字集成電路簡介3.1.2 邏輯門電路的一般特性邏輯門

5、電路的一般特性1. 1. 輸輸出出的高、低電平的高、低電平 vO vI驅(qū)動(dòng)門驅(qū)動(dòng)門G1 負(fù)載門負(fù)載門G2 1 1 輸出高電平的下限值輸出高電平的下限值 VOH(min)輸出低電平的上限值輸出低電平的上限值 VOH(max)輸出輸出高電平高電平+VDD VOH(min)VOL(max) 0 G1門門vO范圍范圍 vO 輸出輸出低電平低電平 一般：一般：UOH 2.4V UOL 0.4V 便認(rèn)為合格。便認(rèn)為合格。 典型值典型值UOH=3.4V UOL=0.3V 3.1.2 邏輯門電路的一般特性邏輯門電路的一般特性2. 2. 輸輸入入的高、低電平的高、低電平 vO vI驅(qū)動(dòng)門驅(qū)動(dòng)門G1 負(fù)載門負(fù)載門

6、G2 1 1 輸入低電平的上限值輸入低電平的上限值 VIL(max)輸入高電平的下限值輸入高電平的下限值 VIL(min)輸出輸出高電平高電平+VDD VOH(min)VOL(max) 0 G1門門vO范圍范圍 vO 輸出輸出低電平低電平 輸入輸入高電平高電平VIH(min) VIL(max ) +VDD 0 G2門門vI范圍范圍 輸入輸入低電平低電平 vI 閾值電壓閾值電壓UTuiUT時(shí)，時(shí)， 認(rèn)為認(rèn)為ui是高電平。是高電平。典型值：典型值：UT =1.4VVNH 當(dāng)前級(jí)門輸出高電平的最小值當(dāng)前級(jí)門輸出高電平的最小值時(shí)時(shí)允許負(fù)向噪聲電壓的最大值允許負(fù)向噪聲電壓的最大值。負(fù)載門輸入高電平時(shí)的噪

7、聲容限：負(fù)載門輸入高電平時(shí)的噪聲容限：VNL 當(dāng)前級(jí)門輸出低電平的最大值當(dāng)前級(jí)門輸出低電平的最大值時(shí)時(shí)允許正向噪聲電壓的最大值允許正向噪聲電壓的最大值負(fù)載門輸入低電平時(shí)的噪聲容限負(fù)載門輸入低電平時(shí)的噪聲容限：3. 噪聲容限噪聲容限 （抗干擾能力）（抗干擾能力）VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max) 在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。它表示門電路的抗干擾能力它表示門電路的抗干擾能力 1 驅(qū)動(dòng)門驅(qū)動(dòng)門 vo1 負(fù)載門負(fù)載門 vI噪聲噪聲 tui0tuo050%50%tpHLtpLH

8、)(pLHpHLpttt21典型值：典型值：3 10 ns1uiuo4.4.傳輸延遲時(shí)間傳輸延遲時(shí)間表征門電路開關(guān)速度的參數(shù)表征門電路開關(guān)速度的參數(shù)類型類型參數(shù)參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或或tPHL(ns)782.10.95. 5. 功耗功耗靜態(tài)功耗：靜態(tài)功耗：指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門電路空載時(shí)指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時(shí)的功耗，即門電路空載時(shí)電源總電流電源總電流ID與電源電壓與電源電壓VDD的乘積。的乘積。6. 6. 延時(shí)延時(shí) 功耗積功耗積是速度功耗綜合性的指標(biāo)是速度功耗綜合性的指標(biāo). .延時(shí)延時(shí) 功

9、耗積功耗積，用符號(hào)，用符號(hào)DP表示表示扇入數(shù)：扇入數(shù)：取決于邏輯門的輸入端的個(gè)數(shù)。取決于邏輯門的輸入端的個(gè)數(shù)。7. 7. 扇入與扇出數(shù)扇入與扇出數(shù)動(dòng)態(tài)功耗：動(dòng)態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗，指的是電路在輸出狀態(tài)轉(zhuǎn)換時(shí)的功耗，對(duì)于對(duì)于TTL門電路來說，靜態(tài)功耗是主要的。門電路來說，靜態(tài)功耗是主要的。CMOS電路的靜態(tài)功耗非常低，電路的靜態(tài)功耗非常低，CMOS門電路有動(dòng)態(tài)功耗門電路有動(dòng)態(tài)功耗扇出數(shù)：扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。（a)a)帶拉電流負(fù)載帶拉電流負(fù)載( (輸出高電平負(fù)載輸出高電平負(fù)載) ) 當(dāng)負(fù)

10、載門的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會(huì)引起輸出高當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會(huì)引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了負(fù)載電壓的降低。但不得低于輸出高電平的下限值，這就限制了負(fù)載門的個(gè)數(shù)。門的個(gè)數(shù)。)(I)(IN負(fù)載門負(fù)載門驅(qū)動(dòng)門驅(qū)動(dòng)門IHOHOH 高電平高電平扇出數(shù)扇出數(shù):IOH : :驅(qū)動(dòng)門的輸出端為高電平電流驅(qū)動(dòng)門的輸出端為高電平電流IIH : :負(fù)載門的輸入電流為負(fù)載門的輸入電流為。(b)帶灌電流負(fù)載帶灌電流負(fù)載(輸出低電平負(fù)載輸出低電平負(fù)載)(I)(IN負(fù)負(fù)載載門門驅(qū)驅(qū)動(dòng)動(dòng)門門ILOLOL 當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的灌電流當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的灌

11、電流IOL將增加，同時(shí)也將引起將增加，同時(shí)也將引起輸出低電壓輸出低電壓VOL的升高。當(dāng)輸出為低電平，并且保證不超過輸?shù)纳?。?dāng)輸出為低電平，并且保證不超過輸出低電平的上限值。出低電平的上限值。IOL ：驅(qū)動(dòng)門的輸出端為低電平電流：驅(qū)動(dòng)門的輸出端為低電平電流IIL ：負(fù)載門輸入端電流之和：負(fù)載門輸入端電流之和電路類型電路類型電源電電源電壓壓/V傳輸延傳輸延遲時(shí)間遲時(shí)間/ns靜態(tài)功耗靜態(tài)功耗/mW功耗延遲積功耗延遲積/mW-ns直流噪聲容限直流噪聲容限輸出邏輸出邏輯擺幅輯擺幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.

12、53.5HTL158530255077.513ECLCE10K系列系列5.2225500.155 0.1250.8CE100K系列系列4.50.7540300.135 0.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速高速CMOS5811038 1031.01.55各類數(shù)字集成電路主要性能參數(shù)的比較各類數(shù)字集成電路主要性能參數(shù)的比較3.1.3 MOS開關(guān)及其等效電路開關(guān)及其等效電路o 單極型單極型MOS(Metal Oxide Semiconductor)集成電路分集成電路分PMOS、NMOS和和CM

13、OS三種。三種。o NMOS電氣性能較好，工藝較簡單，適合制作高性能的電氣性能較好，工藝較簡單，適合制作高性能的存儲(chǔ)器、微處理器等大規(guī)模集成電路。存儲(chǔ)器、微處理器等大規(guī)模集成電路。o 而由而由NMOS和和PMOS構(gòu)成的互補(bǔ)型構(gòu)成的互補(bǔ)型CMOS電路以其性能好、電路以其性能好、功耗低等顯著特點(diǎn)，得到愈來愈廣泛的應(yīng)用。功耗低等顯著特點(diǎn)，得到愈來愈廣泛的應(yīng)用。o 主要介紹主要介紹CMOS門電路。門電路。3.1.3 MOS開關(guān)及其等效電路開關(guān)及其等效電路：MOS管工作在可變電阻區(qū)，輸出低電平管工作在可變電阻區(qū)，輸出低電平: : MOS管截止，管截止， 輸出高電平輸出高電平當(dāng)當(dāng)uGS= I VTdsgR

14、d+VDDvO3V3V4V4V5V5VNMOSNMOSsgdRd+VDDvOVTN = 2 VNMOSNMOS反相器反相器T1管為工作管管為工作管(驅(qū)動(dòng)管、控制管驅(qū)動(dòng)管、控制管)，T2管為負(fù)載管，故此管為負(fù)載管，故此電路稱為有源負(fù)載反相器。電路稱為有源負(fù)載反相器。T2管：管：VOHVOLVILVIHVDDT2T1vOvI飽和型飽和型NMOSNMOS反相器反相器GGDSSDVGD=VGS-VDS=0VT 故故T2管工作在飽和管工作在飽和區(qū)，區(qū)，T2管稱飽和型負(fù)管稱飽和型負(fù)載管，總是處于導(dǎo)通載管，總是處于導(dǎo)通狀態(tài)。狀態(tài)。NMOSNMOS反相器反相器T1管為工作管管為工作管(驅(qū)動(dòng)管、控制管驅(qū)動(dòng)管、控

15、制管)，T2管為負(fù)載管，故此管為負(fù)載管，故此電路稱為有源負(fù)載反相器。電路稱為有源負(fù)載反相器。 vI為高電平且為高電平且vIVT1時(shí)，時(shí)，T1、T2管管同時(shí)導(dǎo)通，輸出電壓同時(shí)導(dǎo)通，輸出電壓vO為兩個(gè)管子的導(dǎo)為兩個(gè)管子的導(dǎo)通電阻對(duì)通電阻對(duì)VDD的分壓，即的分壓，即vo=VDDRDS1/(RDS1+RDS2)。vI為高電平時(shí)，為高電平時(shí)，vO為低電平。為低電平。VDDT2T1vOvI飽和型飽和型NMOSNMOS反相器反相器GGDSSD 為了保證在為了保證在T1和和T2同時(shí)導(dǎo)通時(shí)滿足同時(shí)導(dǎo)通時(shí)滿足RDS1RDS2，制造時(shí)使，制造時(shí)使T1、T2在結(jié)構(gòu)在結(jié)構(gòu)上有不同的寬長比，即上有不同的寬長比，即W1/L

16、1W2/L2。NMOSNMOS反相器反相器T1管為工作管管為工作管(驅(qū)動(dòng)管、控制管驅(qū)動(dòng)管、控制管)，T2管為負(fù)載管，故此管為負(fù)載管，故此電路稱為有源負(fù)載反相器。電路稱為有源負(fù)載反相器。 當(dāng)輸入電壓當(dāng)輸入電壓vI為低電平時(shí)為低電平時(shí)(vIVT1)，T1管截止，輸出為管截止，輸出為高電平高電平(vO=VOH=VDD-VT2)。 VDDT2T1vOvI飽和型飽和型NMOSNMOS反相器反相器GGDSSDPMOSPMOS管的開關(guān)特性管的開關(guān)特性A=1，開關(guān)斷開，開關(guān)斷開A=0，開關(guān)閉合，開關(guān)閉合-VDDRDVIVOAGTSDF-VDDRDVI IVOGSDFA=1 1-VDDRDVI IVOGSDFA

17、=0 0PMOSPMOSVTP = 2 V3.1.4 CMOS 反相器反相器1.1.工作原理工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止截止導(dǎo)通導(dǎo)通 10 V10 V 10V 0V導(dǎo)通導(dǎo)通截止截止0 VVTN = 2 VVTP = 2 V邏輯圖邏輯圖AL 邏輯表達(dá)式邏輯表達(dá)式vi (A)0vO(L)1邏輯真值表邏輯真值表10)(TPTNDDVVV2. 電壓電壓傳輸特性和電流傳輸特性傳輸特性和電流傳輸特性)v(fvIO 電壓傳輸特性電壓傳輸特性+VDD+10VD1S1vivOTNTPD2S23.CMOS3.CM

18、OS反相器的工作速度反相器的工作速度在由于電路具有互補(bǔ)對(duì)稱的性質(zhì)，它的開通時(shí)間與關(guān)在由于電路具有互補(bǔ)對(duì)稱的性質(zhì)，它的開通時(shí)間與關(guān)閉時(shí)間是相等的。平均延遲時(shí)間：閉時(shí)間是相等的。平均延遲時(shí)間：10 ns。 帶電容負(fù)載帶電容負(fù)載A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止 導(dǎo)通導(dǎo)通 截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止 截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通1110與非門與非門1.CMOS 1.CMOS 與非門與非門vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)(a)電路結(jié)構(gòu)電路結(jié)構(gòu)(b)(b)工作原理

19、工作原理VTN = 2 VVTP = 2 V0V10VN輸入的與非門的電路輸入的與非門的電路?輸入端增加有什么問題輸入端增加有什么問題?3.1.5 CMOS 邏輯門邏輯門或非門或非門BAL 2.CMOS 2.CMOS 或非門或非門+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止 導(dǎo)通導(dǎo)通截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通1000AB10V10VVTN = 2 VVTP = 2 VN輸入的或非門的電路的結(jié)構(gòu)輸入的或非門的電路的結(jié)構(gòu)?輸入端增加有什么

20、問題輸入端增加有什么問題?3.3.輸入保護(hù)電路和緩沖電路輸入保護(hù)電路和緩沖電路采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門電路采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門電路具有相同的輸入和輸出特性。具有相同的輸入和輸出特性。基本邏輯功能電路基本邏輯功能電路 基本邏輯基本邏輯功能電路功能電路 輸入保護(hù)緩沖電路輸入保護(hù)緩沖電路 輸出緩沖電路輸出緩沖電路 vi vo （1 1）輸入端保護(hù)電路）輸入端保護(hù)電路: :(1) 0 vA VDD + vDF (3) vA vDF D1、D2截止截止D1導(dǎo)通導(dǎo)通, D2截止截止vG = VDD + vDFD2導(dǎo)通導(dǎo)通, D1截止截止 vG = vDF

21、RS和和MOS管的柵極電容組成積分網(wǎng)絡(luò)管的柵極電容組成積分網(wǎng)絡(luò)目的：目的：衰減過沖電壓衰減過沖電壓 D2 -分布式二極管分布式二極管(iD大大) VDD vI CN TP Rs D2 D1 TN CP vO 目的：目的：-0.7VvGiB0條件條件飽飽 和和放放 大大截截 止止工作狀態(tài)工作狀態(tài) 0 iB CSI CSI2. BJT的開關(guān)時(shí)間的開關(guān)時(shí)間從截止到導(dǎo)通從截止到導(dǎo)通開通開通時(shí)間時(shí)間ton(=td+tr)從導(dǎo)通到截止從導(dǎo)通到截止關(guān)閉時(shí)間關(guān)閉時(shí)間toff(= ts+tf) BJT飽和與截止兩種狀態(tài)的相飽和與截止兩種狀態(tài)的相互轉(zhuǎn)換需要一定的時(shí)間才能完成?；マD(zhuǎn)換需要一定的時(shí)間才能完成。 CL的

22、充、放電過程均需經(jīng)的充、放電過程均需經(jīng)歷一定的時(shí)間，必然會(huì)增加輸出歷一定的時(shí)間，必然會(huì)增加輸出電壓電壓 O波形的上升時(shí)間和下降時(shí)波形的上升時(shí)間和下降時(shí)間，導(dǎo)致基本的間，導(dǎo)致基本的BJT反相器的開反相器的開關(guān)速度不高。關(guān)速度不高。3.2.2基本基本BJT反相器的動(dòng)態(tài)性能反相器的動(dòng)態(tài)性能若帶電容負(fù)載若帶電容負(fù)載 故需設(shè)計(jì)有較快開關(guān)速度的故需設(shè)計(jì)有較快開關(guān)速度的實(shí)用型實(shí)用型TTL門電路。門電路。 輸出級(jí)輸出級(jí)T3、D、T4和和Rc4構(gòu)構(gòu)成推拉式的輸出級(jí)。成推拉式的輸出級(jí)。用于提高開關(guān)速度用于提高開關(guān)速度和帶負(fù)載能力。和帶負(fù)載能力。中間級(jí)中間級(jí)T2和電阻和電阻Rc2、Re2組成，從組成，從T2的集的集

23、電結(jié)和發(fā)射極同時(shí)電結(jié)和發(fā)射極同時(shí)輸出兩個(gè)相位相反輸出兩個(gè)相位相反的信號(hào)，作為的信號(hào)，作為T T3 3和和T T4 4輸出級(jí)的驅(qū)動(dòng)信輸出級(jí)的驅(qū)動(dòng)信號(hào)；號(hào)； Rb1 4k W Rc2 1.6k W Rc4 130 W T4 D T2 T1 + vI T3 + vO 負(fù)載 Re2 1K W VCC(5V) 輸入級(jí)輸入級(jí) 中間級(jí)中間級(jí)輸出級(jí)輸出級(jí) 3.2.3 TTL反相器的基本反相器的基本電路電路1. 電路組成電路組成輸入級(jí)輸入級(jí)T1和電阻和電阻Rb1組成。用于提高電組成。用于提高電路的開關(guān)速度路的開關(guān)速度2. TTL反相器的工作原理（邏輯關(guān)系、性能改善）反相器的工作原理（邏輯關(guān)系、性能改善） （1）

24、當(dāng)輸入為低電平（）當(dāng)輸入為低電平（ I = 0.2 V）2V.VV B2C10T1 深度飽和深度飽和V 3.6V 70705DBE4B4O ).(vvvvT2 、 T3截止截止T4 、D導(dǎo)通導(dǎo)通低電平低電平輸入輸入截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止飽和飽和T4D4T3T2T1高電平高電平輸出輸出（2）當(dāng)輸入為高電平（）當(dāng)輸入為高電平（ I = 3.6 V） T2、T3飽和導(dǎo)通飽和導(dǎo)通 T1:倒置的放大狀態(tài)。倒置的放大狀態(tài)。 T4和和D截止。截止。使輸出為低電平使輸出為低電平.vO=vC3=VCES3=0.2V輸入輸入A輸出輸出L0110邏輯真值表邏輯真值表 邏輯表達(dá)式邏輯表達(dá)式 L = A 飽和

25、飽和截止截止T4低電平低電平截止截止截止截止飽和飽和倒置工作倒置工作高電平高電平高電平高電平導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止飽和飽和低電平低電平輸出輸出D4T3T2T1輸入輸入（3 ）采用輸入級(jí)以提高工作速度）采用輸入級(jí)以提高工作速度 當(dāng)當(dāng)TTL反相器反相器 I由由3.6V變變0.2V的瞬間的瞬間 T2、T3管的狀態(tài)變化滯管的狀態(tài)變化滯后于后于T1管，仍處于導(dǎo)通管，仍處于導(dǎo)通狀態(tài)。狀態(tài)。T1管管Je正偏、正偏、Jc反偏，反偏， T1工作在放大狀態(tài)。工作在放大狀態(tài)。T1管射極電流（管射極電流（1+ 1 ） iB1很快地從很快地從T2的基區(qū)抽的基區(qū)抽走多余的存儲(chǔ)電荷走多余的存儲(chǔ)電荷,從而從而加速了輸出由低

26、電平到加速了輸出由低電平到高電平的轉(zhuǎn)換。高電平的轉(zhuǎn)換。 （4）采用推拉式輸出級(jí)以提高開關(guān)速度和帶負(fù)載能力）采用推拉式輸出級(jí)以提高開關(guān)速度和帶負(fù)載能力當(dāng)當(dāng) O=0.2V時(shí)時(shí) 當(dāng)輸出為低電平時(shí)，當(dāng)輸出為低電平時(shí)，T4截止，截止，T3飽和導(dǎo)通，其飽飽和導(dǎo)通，其飽和電流全部用來驅(qū)動(dòng)負(fù)載和電流全部用來驅(qū)動(dòng)負(fù)載a)帶負(fù)載能力帶負(fù)載能力當(dāng)當(dāng) O O= =3.6V時(shí)時(shí) T T3 3截止，截止，T T4 4組成的電壓組成的電壓跟隨器的輸出電阻很小，跟隨器的輸出電阻很小，輸出高電平穩(wěn)定，帶負(fù)載輸出高電平穩(wěn)定，帶負(fù)載能力也較強(qiáng)。能力也較強(qiáng)。 O由低到高電平跳變的由低到高電平跳變的瞬間，瞬間，CL充電，其時(shí)間常數(shù)充電

27、，其時(shí)間常數(shù)很小使輸出波形上升沿陡直。很小使輸出波形上升沿陡直。而當(dāng)而當(dāng) O由高變低后，由高變低后， CL很快很快放電，輸出波形的下降沿也放電，輸出波形的下降沿也很好。很好。輸出端接負(fù)載輸出端接負(fù)載電容電容CL時(shí)時(shí)，b)輸出級(jí)對(duì)提高開關(guān)速度的作用輸出級(jí)對(duì)提高開關(guān)速度的作用（4）采用推拉式輸出級(jí)以提高開關(guān)速度和帶負(fù)載能力）采用推拉式輸出級(jí)以提高開關(guān)速度和帶負(fù)載能力CLvO1. TTL與非門電路與非門電路多發(fā)射極多發(fā)射極BJT T1A B bc BAb cA& BALB3.2.4 TTL邏輯門電路邏輯門電路TTL與非門與非門電路的工作原理電路的工作原理 任一輸入端為低電平時(shí)任一輸入端為低電

28、平時(shí): : 輸出高電平輸出高電平 TTL與非門各級(jí)工作狀態(tài)與非門各級(jí)工作狀態(tài) IT1T2T4T5 O輸入全為高電輸入全為高電平平 (3.6V)倒置使用的放大倒置使用的放大狀態(tài)狀態(tài)飽和飽和截止截止飽和飽和低電平低電平（0.2V）輸入有低電平輸入有低電平 (0.2V)深飽和深飽和截止截止放大放大截止截止高電平高電平（3.6V）當(dāng)全部輸入端為高電平時(shí)：當(dāng)全部輸入端為高電平時(shí)： 輸出低電平輸出低電平2. TTL或非門或非門 若若A、B中有一個(gè)為高電平中有一個(gè)為高電平:若若A、B均為低電平均為低電平:T2A和和T2B均將截止，均將截止，T3截止。截止。 T4和和D飽和，飽和，輸出為高電平。輸出為高電平。

29、T2A或或T2B將飽和，將飽和，T3飽和，飽和，T4截止，截止，輸出為低電平。輸出為低電平。BAL 邏輯表達(dá)式邏輯表達(dá)式vOHvOL邏輯門輸出級(jí)的損壞邏輯門輸出級(jí)的損壞3.2.5 集電極開路門和三態(tài)門電路集電極開路門和三態(tài)門電路1.集電極開路門電路集電極開路門電路 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 a） 集電極開路與非門電路集電極開路與非門電路b） 使用時(shí)的外電路連接使用時(shí)的外電路連接VCC T

30、1 Re2 Rc2 Rc4 Rb1 T2 T3 T4 D A B L VCC T1 Re2 Rc2 Rb1 T2 T3 A B L VCC1.集電極開路門電路集電極開路門電路C C） 邏輯功能邏輯功能L = A BOC門輸出端連接實(shí)現(xiàn)線與門輸出端連接實(shí)現(xiàn)線與C D RP VDD L A B & & 1.集電極開路門電路集電極開路門電路2. 三態(tài)與非門三態(tài)與非門(TSL ) 當(dāng)當(dāng)EN= 3.6V時(shí)時(shí)EN數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端輸出端LAB10010111011100三態(tài)與非門真值表三態(tài)與非門真值表 當(dāng)當(dāng)EN= 0.2V時(shí)時(shí)EN數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端輸出端L LAB10010

31、111011100高阻高阻高電平高電平使能使能高阻狀態(tài)高阻狀態(tài)與非邏輯與非邏輯 ZL ABLEN = 0_EN =1真值表真值表邏輯符號(hào)邏輯符號(hào)ABEN & L EN74TTL系列命名規(guī)則系列命名規(guī)則，按四部分組成：，按四部分組成：（1）廠家器件型號(hào)前綴）廠家器件型號(hào)前綴（2）54/74族號(hào)族號(hào)（3）系列規(guī)格）系列規(guī)格（4）集成電路的功能編號(hào)）集成電路的功能編號(hào)例：例：HD74LS04CT74H04六反向器六反向器HITACHI器器件型號(hào)前綴件型號(hào)前綴六反向器六反向器1141AUccGND74LS041Y2A2Y3A3Y4Y4A5Y5A6Y6AAY0 1 1 074TTL系列引腳，系列

32、引腳，有三部分組成：有三部分組成：（1）電源正極）電源正極VCC(+5)，電源負(fù)極接地，電源負(fù)極接地GND(+0V)；（2）信號(hào)輸入端）信號(hào)輸入端（3）信號(hào)輸出端）信號(hào)輸出端1141AUccGND74LS041Y2A2Y3A3Y4Y4A5Y5A6Y6A集成電路的主要參數(shù)集成電路的主要參數(shù)VIH輸入高電平IIH輸入高電平時(shí)流入輸入端的電流VIL輸入低電平IIL輸入低電平時(shí)流入輸入端的電流VOH輸出高電平IOH輸出高電平時(shí)流入輸出端的電流VOL輸出低電平IOL輸出低電平時(shí)流入輸出端的電流VCC /VDD電源電壓VGND /VSS電源負(fù)極NO扇出系數(shù)tpd傳輸延遲時(shí)間fcp最高工作頻率特點(diǎn)特點(diǎn): :

33、功耗低、速度快、驅(qū)動(dòng)力強(qiáng)功耗低、速度快、驅(qū)動(dòng)力強(qiáng)3.2.6 BiCMOS門電路門電路 I I=“1”=“1”MN、M1和和T2導(dǎo)通，導(dǎo)通，MP、M2和和T1截止，輸出截止，輸出 O O為低電平。為低電平。工作原理工作原理: :M1的導(dǎo)通的導(dǎo)通, , 迅速拉走迅速拉走T1的基區(qū)存儲(chǔ)的基區(qū)存儲(chǔ)電荷電荷; ; M2截止截止, , MN的輸出電流全的輸出電流全部作為部作為T2管的驅(qū)動(dòng)電流管的驅(qū)動(dòng)電流, , M1 、 M2加快輸出狀態(tài)的轉(zhuǎn)換加快輸出狀態(tài)的轉(zhuǎn)換采用采用BJTBJT管作為管作為CMOSCMOS電路輸出級(jí)電路輸出級(jí) I I=“0”=“0”MP、M2和和T1導(dǎo)通，導(dǎo)通，MN、M1和和T2截止，輸

34、出截止，輸出 O O為高電平。為高電平。T2基區(qū)的存儲(chǔ)電荷通過基區(qū)的存儲(chǔ)電荷通過M2而消散。而消散。 M1 、 M2加快輸出狀態(tài)的轉(zhuǎn)換加快輸出狀態(tài)的轉(zhuǎn)換電電路的開關(guān)速度可得到改善路的開關(guān)速度可得到改善M1截止，截止，MP的輸出的輸出電流全部作為電流全部作為T1的驅(qū)動(dòng)電流。的驅(qū)動(dòng)電流。上海第二工業(yè)大學(xué)上海第二工業(yè)大學(xué) *3.3 射極耦合邏輯門電路射極耦合邏輯門電路*3.4 砷化鎵邏輯門電路砷化鎵邏輯門電路上海第二工業(yè)大學(xué)上海第二工業(yè)大學(xué)3.5邏輯描述中的幾個(gè)問題邏輯描述中的幾個(gè)問題3.5.1 正負(fù)邏輯問題正負(fù)邏輯問題3.5 邏輯描述中的幾個(gè)問題邏輯描述中的幾個(gè)問題3.5.2 基本邏輯門的等效符號(hào)

35、及其應(yīng)用基本邏輯門的等效符號(hào)及其應(yīng)用3.5.1 正負(fù)邏輯問題正負(fù)邏輯問題1. 1. 正負(fù)邏輯的規(guī)定正負(fù)邏輯的規(guī)定 0 01 1 1 10 0正邏輯正邏輯負(fù)邏輯負(fù)邏輯3.5 邏輯描述中的幾個(gè)問題邏輯描述中的幾個(gè)問題正邏輯體制正邏輯體制: :將高電平用邏輯將高電平用邏輯1 1表示，低電平用邏輯表示，低電平用邏輯0 0表示表示負(fù)邏輯體制負(fù)邏輯體制: :將高電平用邏輯將高電平用邏輯0 0表示，低電平用邏輯表示，低電平用邏輯1 1表示表示 A B L 1 1 0 1 0 0 0 1 0 0 0 1 _與非門與非門A B L 0 0 1 0 1 1 1 0 1 1 1 0 某電路輸入與輸出電平表某電路輸入

36、與輸出電平表A B L L L H L H H H L H H H L 采用正邏輯采用正邏輯_或非門或非門采用負(fù)邏輯采用負(fù)邏輯與非與非 或非或非負(fù)邏輯負(fù)邏輯 正邏輯正邏輯2. 正負(fù)邏輯等效正負(fù)邏輯等效變換變換 與與 或或非非 非非3.5.2 基本邏輯門電路的等效符號(hào)及其應(yīng)用基本邏輯門電路的等效符號(hào)及其應(yīng)用1、 基本邏輯門電路的等效符號(hào)基本邏輯門電路的等效符號(hào)ABL LA B & B A 與非門及其等效符號(hào)與非門及其等效符號(hào) B A BAL 1 系統(tǒng)輸入信號(hào)中，有的是高電平有效，有的是低電平有效。系統(tǒng)輸入信號(hào)中，有的是高電平有效，有的是低電平有效。低電平有效，輸入端加小圓圈；高電平有效，

37、輸入端不加低電平有效，輸入端加小圓圈；高電平有效，輸入端不加小圓圈。小圓圈。BA RE & 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 D0 D1 D2 D3 D4 D5 D6 D7 IC L EN AL G1 G2 控制電路控制電路REALL0 AL1 RE2、邏輯門等效符號(hào)強(qiáng)調(diào)低電平有效、邏輯門等效符號(hào)強(qiáng)調(diào)低電平有效L=0001上海第二工業(yè)大學(xué)上海第二工業(yè)大學(xué)3.6邏輯門電路使用中邏輯門電路使用中的幾個(gè)實(shí)際問題的幾個(gè)實(shí)際問題3.6 邏輯門電路使用中的幾個(gè)實(shí)際問題邏輯門電路使用中的幾個(gè)實(shí)際問題3.6.1 各種門電路之間的接口問題各種門電路之間的接口問題3.6.2 門電路帶負(fù)載

38、時(shí)的接口問題門電路帶負(fù)載時(shí)的接口問題 1) 1)電壓：電壓： 驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍，包括高、低電壓值（屬于電壓兼容性的問題）。輸入電壓范圍，包括高、低電壓值（屬于電壓兼容性的問題）。 在數(shù)字電路或系統(tǒng)的設(shè)計(jì)中，往往將在數(shù)字電路或系統(tǒng)的設(shè)計(jì)中，往往將TTL和和CMOS兩種兩種器件混合使用，以滿足工作速度或者功耗指標(biāo)的要求。器件混合使用，以滿足工作速度或者功耗指標(biāo)的要求。 2) 2)電流：電流： 驅(qū)動(dòng)器件必須對(duì)負(fù)載器件提供足夠大的拉電流和驅(qū)動(dòng)器件必須對(duì)負(fù)載器件提供足夠大的拉電流和灌灌電流電流（屬于門電路的扇出數(shù)問題）。（屬

39、于門電路的扇出數(shù)問題）。3.6.1 各種門電路之間的接口問題各種門電路之間的接口問題存在問題：存在問題：器件的電壓和電流參數(shù)相同器件的電壓和電流參數(shù)相同1 1、連接條件、連接條件滿足驅(qū)動(dòng)器件和負(fù)載器件以下兩個(gè)條件：滿足驅(qū)動(dòng)器件和負(fù)載器件以下兩個(gè)條件：vOvI驅(qū)動(dòng)門驅(qū)動(dòng)門 負(fù)載門負(fù)載門1 1 VOH(min)vO VOL (max) vI VIH(min)VIL (max ) 負(fù)載器件所要求的輸入電壓負(fù)載器件所要求的輸入電壓VOH(min) VIH(min)VOL(max) VIL(max)灌電流灌電流IILIOLIIL拉電流拉電流IIHIOHIIH101111n個(gè)個(gè)011101n個(gè)個(gè)對(duì)負(fù)載器件

40、提供足夠大的拉電流和灌電流對(duì)負(fù)載器件提供足夠大的拉電流和灌電流IOL(max) IIL(total)IOH(max) IIH(total)驅(qū)動(dòng)電路必須能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流驅(qū)動(dòng)電路必須能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流 驅(qū)動(dòng)電路驅(qū)動(dòng)電路 負(fù)載電路負(fù)載電路1、）、）VOH(min) VIH(min)2、）、）VOL(max) VIL(max)驅(qū)動(dòng)電路必須能為負(fù)載電路提供合乎相應(yīng)標(biāo)準(zhǔn)的高、低電平驅(qū)動(dòng)電路必須能為負(fù)載電路提供合乎相應(yīng)標(biāo)準(zhǔn)的高、低電平4、）、） IOL(max) IIL(total) IOH(max) IIH(total)3、）、）2、 CMOS門驅(qū)動(dòng)門驅(qū)動(dòng)TTL門門VOH（min

41、)=4.9V VOL(max) =0.1VTTL門（門（74系列）系列）：IOH（max)=-0.51mAIIH（max)=20 AVOH(min) VIH(min)VOL(max) VIL(max)帶拉電流負(fù)載帶拉電流負(fù)載輸出、輸入電壓輸出、輸入電壓帶灌電流負(fù)載帶灌電流負(fù)載?T3 VCC VDD T4 R1 R2 R3 T1 T2 CMOS門門(4000系列）：系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max) IIH(total)VIH(min) = 2V VIL(max )= 0.8V將將CMOSCMOS驅(qū)動(dòng)門電路并聯(lián)驅(qū)動(dòng)門電路并聯(lián)以提高帶負(fù)載能力以提

42、高帶負(fù)載能力 用用40004000系列系列CMOSCMOS電路驅(qū)動(dòng)電路驅(qū)動(dòng)7474系列系列TTLTTL電路方法電路方法 （1 1）、直接連接）、直接連接 無論負(fù)載門是無論負(fù)載門是7474系列系列TTLTTL電路還是電路還是74LS74LS系列系列TTLTTL電路，都可電路，都可以直接用以直接用74HC74HC或或74HCT74HCT系列系列 CMOSCMOS門驅(qū)動(dòng)。門驅(qū)動(dòng)。 如果負(fù)載門如果負(fù)載門74LS74LS只有一個(gè)，可直接用只有一個(gè)，可直接用40004000系列系列CMOSCMOS電路驅(qū)電路驅(qū)動(dòng)動(dòng)74LS74LS系列系列TTLTTL電路。電路。（2 2）、）、 將同一封裝內(nèi)的將同一封裝內(nèi)的

43、CMOSCMOS門并聯(lián)使用門并聯(lián)使用 以擴(kuò)大輸出低電平時(shí)以擴(kuò)大輸出低電平時(shí)的帶負(fù)載能力，如圖所示。的帶負(fù)載能力，如圖所示。 （3 3）、將）、將CMOSCMOS輸出端增加一級(jí)輸出端增加一級(jí)CMOSCMOS驅(qū)動(dòng)器（如驅(qū)動(dòng)器（如40104010、40107 40107 等），等），4010740107輸出低電平時(shí)輸出低電平時(shí)I IOLOL16mA,16mA,能驅(qū)動(dòng)能驅(qū)動(dòng)1010個(gè)個(gè)54/7454/74系列的系列的TTLTTL門。若找不到合適的驅(qū)動(dòng)器，可用三極管放大器來門。若找不到合適的驅(qū)動(dòng)器，可用三極管放大器來實(shí)現(xiàn)電流的擴(kuò)展，如圖所示。實(shí)現(xiàn)電流的擴(kuò)展，如圖所示。(a)(a)通過通過CMOSCMOS

44、驅(qū)動(dòng)器驅(qū)動(dòng)驅(qū)動(dòng)器驅(qū)動(dòng)TTLTTL電路電路(b)(b)通過電流放大器驅(qū)動(dòng)通過電流放大器驅(qū)動(dòng)TTLTTL電路電路例：例：用一個(gè)用一個(gè)74HC00與非門電路驅(qū)動(dòng)一個(gè)與非門電路驅(qū)動(dòng)一個(gè)74系列系列TTL反相器反相器和六個(gè)和六個(gè)74LS系列邏輯門電路。試驗(yàn)算此時(shí)的系列邏輯門電路。試驗(yàn)算此時(shí)的CMOS門電路是否門電路是否過載？過載？VOH（min)=3.84V， VOL(max) =0.33VIOH（max)=-4mAIOL（max)=4mA 74HC00：IIH（max)=0.04mAIIL（max)=1.6mA74系列：系列：VIH（min)=2V， VIL(max) =0.8V&111CMO

45、S門門74系列系列74LS74LS系列系列74LS系列系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min) VIH(min)VOL(max) VIL(max)總的輸入電流總的輸入電流IIL(total)=1.6mA+6 0.4mA=4mA灌電流情況灌電流情況 拉電流情況拉電流情況 74HC00: IOH(max)=4mA74系列反相器系列反相器: IIH(max)=0.04mA74LS門：門： IIH(max)=0.02mA總的輸入電流總的輸入電流IIH(total)=0.04mA+6 0.02mA=0.16mA 74HC00: IOL(max)=4mA74系列

46、反相器系列反相器: IIL(max)=1.6mA74LS門：門： IIL(max)=0.4mA驅(qū)動(dòng)電路能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流驅(qū)動(dòng)電路能為負(fù)載電路提供足夠的驅(qū)動(dòng)電流&111CMOS門門 74系列系列74LS74LS系列系列3. 3. TTL門驅(qū)動(dòng)門驅(qū)動(dòng)CMOS門門(如如74HC ）VOH(min)= =2.7V VIH(min)為為3.5VTTL（74LS ） CMOS（7474HC）式式2、3、4、都能滿足，、都能滿足，但式但式1 1 VOH(min) VIH(min)不滿足不滿足 驅(qū)動(dòng)電路驅(qū)動(dòng)電路 負(fù)載電路負(fù)載電路1、）、）VOH(min) VIH(min)2、）、）VOL(

47、max) VIL(max)4、）、） IOL(max) IIL(total) IOH(max) IIH(total)3、）、）設(shè)法將設(shè)法將TTLTTL電路輸出的高電平提升到電路輸出的高電平提升到3.5V3.5V以上。以上?？刹扇∠铝腥N辦法：可采取下列三種辦法：當(dāng)當(dāng)TTLTTL電路的輸出為高電平時(shí)，輸出級(jí)的負(fù)載管和驅(qū)動(dòng)管同時(shí)截止電路的輸出為高電平時(shí)，輸出級(jí)的負(fù)載管和驅(qū)動(dòng)管同時(shí)截止(1) (1) 在在TTLTTL電路的輸出端與電源之間接入上拉電阻電路的輸出端與電源之間接入上拉電阻R RP P3. 3. TTL門驅(qū)動(dòng)門驅(qū)動(dòng)CMOS門門(如如74HC ）（ IO ：TTL輸出級(jí)輸出級(jí)T3截止管的漏電

48、流）截止管的漏電流）IHOOHn(IIRVVPDD 由于由于I IO O和和I IIHIH都很小，所以只要都很小，所以只要R RP P的阻值不是特別大，輸出高的阻值不是特別大，輸出高電平將被提升至電平將被提升至U UOHOHVVDDDD。 (2) (2) 當(dāng)當(dāng)CMOSCMOS電路采用的電源電壓較高，使電路采用的電源電壓較高，使U UIHIHminmin值超過值超過TTL TTL 輸出級(jí)所能承受的電壓時(shí)，例如輸出級(jí)所能承受的電壓時(shí)，例如V VDDDD=15V=15V，U UIHmIHminin會(huì)達(dá)到會(huì)達(dá)到11V11V，這時(shí)，這時(shí)應(yīng)采用應(yīng)采用OCOC門作驅(qū)動(dòng)門（其輸出級(jí)耐壓可達(dá)門作驅(qū)動(dòng)門（其輸出級(jí)耐壓可達(dá)30V30V）。）。OCOC門上拉電阻門上拉電阻應(yīng)按規(guī)定正確選擇。應(yīng)按規(guī)定正確選擇。3. 3. TTL門驅(qū)動(dòng)門驅(qū)動(dòng)CMOS門門(如如74HC ）VCC T1 Re2 Rc2 Rb1 T2 T3 A B L +VDDvOT4T5HRP (3) (3) 當(dāng)當(dāng)TTLTTL與與CMOSCMOS電源不同時(shí)，可采用具有電平轉(zhuǎn)移作用于電源不同時(shí)，可采用具有電平轉(zhuǎn)移作用于的專用芯片進(jìn)行接口。的專用芯片進(jìn)行接口。3. 3. TTL門驅(qū)動(dòng)門驅(qū)動(dòng)CMOS門門(如如74HC ） 如如4010940109，它有兩個(gè)電源端，它有兩個(gè)電源端，V VCCCC=5