集成電路高溫動(dòng)態(tài)老化系統(tǒng)

1、集成電路高溫動(dòng)態(tài)老化系統(tǒng)產(chǎn)品詳情符合標(biāo)準(zhǔn)：GJB548（等同MIL-STD-883）、GJB597（等同MIL-M-38510）g用范圍：適用于對(duì)各種數(shù)字、模擬、數(shù)?；旌霞呻娐泛蚐OC電路、微處理器、存儲(chǔ)器等微電子電路進(jìn)行高溫動(dòng)態(tài) 化試驗(yàn)。工作特性： 一板一區(qū)工作方式，最多可同時(shí)進(jìn)行16種規(guī)格、批次的器件進(jìn)行篩選試驗(yàn)，適應(yīng)多品種、小批量。 超溫報(bào)警裝置，確保溫度條件安全施加。 可檢測(cè)各組電源工作情況及試驗(yàn)箱溫度并描繪其與時(shí)間相關(guān)的曲線(xiàn)。 軟件全編輯信號(hào)產(chǎn)生方式，可滿(mǎn)足包括存儲(chǔ)器在內(nèi)的多種集成電路器件的動(dòng)態(tài)老化要求。 集成的用戶(hù)軟件包基于WINDOWS臺(tái)開(kāi)發(fā)，功能完備并有良好的可擴(kuò)展性。 主從

2、式RS485全雙工高速串行通訊接口，遠(yuǎn)距離通訊能力強(qiáng)，數(shù)據(jù)傳輸安全可靠。 試驗(yàn)容量和系統(tǒng)分區(qū)可根據(jù)實(shí)際情況另行配置。 試驗(yàn)箱可選擇兩個(gè)小型試1箱，每個(gè)試驗(yàn)箱裝8塊老化板，可同時(shí)進(jìn)行兩個(gè)溫度條件的試驗(yàn)。 可提供專(zhuān)用調(diào)式臺(tái)，具備獨(dú)立的DUT試運(yùn)行接口和維修接口，方便試驗(yàn)前或試驗(yàn)中對(duì)DU井口老化板進(jìn)亍試驗(yàn)狀態(tài)檢查?！白与娐愤M(jìn)行高溫動(dòng)態(tài)老化試驗(yàn)。技術(shù)性能：型號(hào)ELEA-VELEH-V系統(tǒng)分區(qū)16區(qū)（標(biāo)準(zhǔn)）試驗(yàn)容量208X16（以DIP14計(jì)）/試驗(yàn)溫度最高150c數(shù)字信號(hào)路數(shù)每板64路每板8路數(shù)字信號(hào)每路可獨(dú)立編輯信號(hào)的數(shù)據(jù)、地址、控制、三態(tài)特性；信號(hào)最高頻率：2MHz最小編程分辨率100ns,最小編

3、程步長(zhǎng)100ns；編程深度256k;信號(hào)幅度程控范圍：2.0V18.0V;最大尋址深度：64G;數(shù)字信號(hào)可采用直接輸入、字符輸入、程序輸入三種方，編程；|模擬信號(hào)多路多種類(lèi)模擬信號(hào)發(fā)生單元及驅(qū)動(dòng)電路，最高頻率可達(dá)1MHz最大驅(qū)動(dòng)電流：1A;信號(hào)幅度Vpp20V;直流偏移量：01/2Vpp；試驗(yàn)狀態(tài)監(jiān)測(cè)64路信號(hào)示波監(jiān)測(cè)接口；寬范圍數(shù)字、模擬信號(hào)頻率自動(dòng)測(cè)試、記錄；二級(jí)電源電壓卜測(cè)；1級(jí)電源電流、信號(hào)峰值監(jiān)測(cè)（可選）|通訊速率500K二級(jí)電源可程控VCCVMUXVEE;輸出能力：2V18V/10A;“備灌電流能力；2組正電源：VCC1（+2V+36V、VCC2（+2V+36S;2組負(fù)電源：VEE

4、1（-2V-36V）、VEE2（-2V-36V）;電流為最大10A;具有過(guò)流、過(guò)壓及過(guò)熱保護(hù)功能；電源要求輸入：AC380V,50Hz,三相（220V單相可選）；整機(jī)功率：8kW以下整機(jī)功率：12kW以下重量約500kg外形尺寸（寬X高1313m由1950m由1350mmX深)摘要：在數(shù)/?；旌霞呻娐吩O(shè)計(jì)中電壓基準(zhǔn)是重要的模塊之一。針對(duì)傳統(tǒng)電路產(chǎn)生的基準(zhǔn)電壓易受電源電壓和溫度影響的缺點(diǎn)，提出一種新的設(shè)計(jì)方案，電路中不使用雙極晶體管，利用PMOS和NMOS的閾值電壓產(chǎn)生兩個(gè)獨(dú)立于電源電壓和晶體管遷移率的負(fù)溫度系數(shù)電壓，通過(guò)將其相減抵消溫度系數(shù)，從而得到任意大小的零溫度系數(shù)基準(zhǔn)電壓值。該設(shè)計(jì)方案

5、基于某公司0.5“mCMOS工藝設(shè)計(jì)，經(jīng)HSpice仿真驗(yàn)證表明，各項(xiàng)指標(biāo)均已達(dá)到設(shè)計(jì)要求。電壓基準(zhǔn)是混合信號(hào)電路設(shè)計(jì)中一個(gè)非常重要的組成單元，它廣泛應(yīng)用于振蕩器、鎖相環(huán)、穩(wěn)壓器、ADC,DAC等電路中。產(chǎn)生基準(zhǔn)的目的是建立一個(gè)與工藝和電源電壓無(wú)關(guān)、不隨溫度變化的直流電壓。目前最常見(jiàn)的實(shí)現(xiàn)方式是帶隙(Bandgap)電壓基準(zhǔn)，它是利用一個(gè)正溫度系數(shù)電壓與一個(gè)負(fù)溫度系數(shù)電壓加權(quán)求和來(lái)獲得零溫度系數(shù)的基準(zhǔn)電壓。但是，在這種設(shè)計(jì)中，由于正溫度系數(shù)的電壓一般都是通過(guò)晶體管的be結(jié)壓差得到的，負(fù)溫度系數(shù)電壓則直接利用晶體管的be結(jié)電壓。由于晶體管固有的溫度特性使其具有以下局限性：(1)CMOS工藝中對(duì)寄

6、生晶體管的參數(shù)描述不十分明確；(2)寄生晶體管基極接地的接法使其只能輸出固定的電壓；(3)在整個(gè)溫度區(qū)間內(nèi)，由于Vbe和溫度的非線(xiàn)性關(guān)系，當(dāng)需要輸出精確的基準(zhǔn)電壓時(shí)要進(jìn)行相應(yīng)的曲率補(bǔ)償。為了解決這些問(wèn)題，提出一種基于CMOS閾值電壓的基準(zhǔn)設(shè)計(jì)方案。它巧妙利用PMOS和NMOS閾值電壓的溫度特性，合成產(chǎn)生與溫度無(wú)關(guān)的電壓基準(zhǔn)，整個(gè)電路不使用雙極晶體管，克服了非線(xiàn)性的溫度因子，并能產(chǎn)生任意大小的基準(zhǔn)電壓值。1傳統(tǒng)帶隙電壓基準(zhǔn)電路圖1為典型帶隙基準(zhǔn)的原理示意圖。圖1典型帶隙基準(zhǔn)原理示意圖假設(shè)R1=R2,根據(jù)運(yùn)算放大器兩輸入端電壓相等的原則，可以得到Va=Vb,又Vbe1-Vbe2=VTlnn,因此輸

7、出電壓為：=vhe2-i空1y七+能)=K*+VTln冗(+RJ3)(1)故：3Vout/0T=弭&/JT+lnMl+R"R)。2)Vbe在室溫下的溫度系數(shù)約為-2.0mV/K,而熱電壓、VT在室溫下的溫度系數(shù)約為0.085mV/K合理設(shè)置R2,R3和n的值，可以得到零溫度系數(shù)的基準(zhǔn)電壓。但是，由于前述有關(guān)晶體管溫度特性的缺陷，使得實(shí)際設(shè)計(jì)中會(huì)存在很多困難。鑒于此，將對(duì)傳統(tǒng)帶隙基準(zhǔn)進(jìn)行改進(jìn)，基于MOS閾值電壓設(shè)計(jì)一款零溫度系數(shù)的基準(zhǔn)電路。2新型電壓基準(zhǔn)電路2.1MOS器件的溫度特性對(duì)長(zhǎng)?道MOS器件而言，其工作區(qū)域可劃分為飽和區(qū)和線(xiàn)性區(qū)。飽和區(qū)的工作電流為：%=(1/2)孫心

8、(卬兒)(,(3)線(xiàn)性區(qū)的工作電流為；式中：COX為單位面積的柵電容；pN為電子的遷移率；W,L為柵的寬和長(zhǎng)；VTN為NMOS的閾值電壓。在式(3)和式(4)中，有兩項(xiàng)與溫度相關(guān)的參數(shù)：閾值電壓VTN以及遷移率gNo閾值電壓與溫度關(guān)系式為：式中：VT(TNOM)是標(biāo)稱(chēng)溫度下的閾值電壓；KT1是閾值電壓的溫度系數(shù)；KT1l是閾值電壓的溝道調(diào)制系數(shù)；KT2是閾值電壓的襯偏系數(shù)。從該式可以看出，閾值電壓和溫度呈線(xiàn)性關(guān)系。相反，遷移率盧N與溫度呈非線(xiàn)性的函數(shù)關(guān)系，表達(dá)式為：UTE<6)式中：vN(TNOM)為標(biāo)稱(chēng)溫度下的遷移率；Ute為“N的溫度系數(shù)，典型值一般在-2.0-1.5之間由于遷移率弘

9、N是溫度的非線(xiàn)性函數(shù)，所以很難利用MOS特性產(chǎn)生精確的基準(zhǔn)電壓。一種方法是利用晶體管產(chǎn)生PTAT電壓進(jìn)行補(bǔ)償。但是，PTAT電壓恒定的溫度系數(shù)使得基準(zhǔn)電壓只能在一個(gè)固定的溫度點(diǎn)上產(chǎn)生零溫度系數(shù)的基準(zhǔn)電壓。因此，在該設(shè)計(jì)中，為了克服遷移率非線(xiàn)性的影響，通過(guò)兩個(gè)分別與PMOS和NMOS閾值電壓成正比的電壓相減而進(jìn)行抵消。2.2設(shè)計(jì)原理圖2為該基準(zhǔn)電路的設(shè)計(jì)原理圖圖2電壓基準(zhǔn)設(shè)計(jì)原理圖如圖2所示，首先產(chǎn)生兩路分別與PMOS和NMOS閾值電壓成正比的電壓VP和VN,通過(guò)設(shè)置合理的系數(shù)K1,K2,使得兩者的溫度系數(shù)相抵消，從而得到低溫度系數(shù)或零溫度系數(shù)的基準(zhǔn)電壓。產(chǎn)生的基準(zhǔn)電壓表達(dá)式如式（7）所示：爐房

10、=K：%+K£Vx(7)并且該電壓值可以根據(jù)要求進(jìn)行設(shè)置O圖3為該設(shè)計(jì)原理的模塊示意圖。模塊1為電壓VP的產(chǎn)生電路；模塊2為電壓VN的產(chǎn)生電路；VP與VN再通過(guò)模塊3所示的減法器電路進(jìn)行相減，使得兩者的溫度系數(shù)相抵消，從而得到零溫度系數(shù)的基準(zhǔn)電壓Vref。圖3電壓基準(zhǔn)模塊示意圖2.3基于PMOS閾值電壓產(chǎn)生VP電路設(shè)計(jì)如圖3中模塊1所示，VP是由PMOS管MP1,MP2產(chǎn)生的一個(gè)隨溫度變化的線(xiàn)性電壓。運(yùn)放A1使MP2的漏極電壓等于Va,通過(guò)適當(dāng)調(diào)整R1和R2阻值，使得MP1工作在飽和區(qū)，MP2工作在線(xiàn)性區(qū)。電路中MP1與MP2形成正反饋，而R1與R2形成負(fù)反饋，且負(fù)反饋的作用大于正反

11、饋?？梢钥闯觯诋a(chǎn)生線(xiàn)性電壓VP的過(guò)程中，當(dāng)VP為0時(shí)，流過(guò)MP1,MP2電流為0,即存在一個(gè)零點(diǎn)。所以增加MOS管MP3作為啟動(dòng)管，通過(guò)給MP3的源端提供一個(gè)啟動(dòng)電壓VST1來(lái)使其脫離零點(diǎn)，進(jìn)入正常工作。當(dāng)VP=0V時(shí)，MP3導(dǎo)通，并向MP1灌人電流，使得MP1的源極電壓升高，從而運(yùn)放A1開(kāi)始工作。當(dāng)正常工作后，MP3關(guān)斷，降低功耗。由于啟動(dòng)電壓VST1并沒(méi)有精確的要求，所以可以直接從輸入電壓分壓得到。從圖3中模塊1中分析可以得到，經(jīng)過(guò)MP1,MP2的電流分別為：MP（二用小（卬兒）加（匕一|撲）2（8）友二乂W/L）乩（W-|V#|）（%一匕）一（%-匕）'/2假設(shè)運(yùn)放A不存在失調(diào)

12、，則,(9)(10)*MP.一MP.由式（8）式（11）可以得到；(II)%(1H-A)4*(10i)v1+ft式中：的=R21-淄（1+昆）_（W7L）巴'防一（W/L）p/Vtp(12)從結(jié)果可以看到，遷移率vn對(duì)電壓Vp的影響已經(jīng)被消除；Vp是Vtp的線(xiàn)性函數(shù)，并且VP/VTP僅由MP1,MP2的寬長(zhǎng)比和R1,R2的阻值決定。根據(jù)式（5）中VT和溫度之間的線(xiàn)性關(guān)系可得，VP也是隨溫度線(xiàn)性變化的電壓值。圖4所示的是HSpice的仿真波形，從圖中可以看出，當(dāng)溫度從-40C變化到125C時(shí),VP隨溫度線(xiàn)形變化。04208642086470842033332222211111o(>

13、oO?-2.工2,22z22.Z2.2.2.2tr-iZ工7i圖4電壓隨溫度的變化曲線(xiàn)2.4基于NMOS閾值電壓產(chǎn)生VN電路設(shè)計(jì)如圖3中模塊2所示，VN是由MN1,MN2產(chǎn)生的一個(gè)隨溫度變化的線(xiàn)性電壓。與VP產(chǎn)生電路不同的是，通過(guò)合理設(shè)置R3,R4的值，使得MN1與MN2都工作在飽和區(qū)。MP4為啟動(dòng)管，它使得電路盡快擺脫零點(diǎn)進(jìn)入正常工作，然后自行關(guān)閉。經(jīng)過(guò)MN1和MN2的電流分別為：人叫=；依仁（卬/。用（%匕（13）lU式中：VTN為MN2的閾值電壓；VTNo為Vsb=0的閾值電壓同樣暫時(shí)假設(shè)運(yùn)放A2不存在失調(diào)，則：(15)綜合式（13）式（16）可得:(16)(17)式中：蟲(chóng),g=(W/工

14、)*由式（17）可知，VN僅為閾值電壓的函數(shù)，并且，忽略體效應(yīng)對(duì)VN的影響，VN仍然可以看作是溫度的線(xiàn)形函數(shù)。圖5所示的是HSpice的仿真驗(yàn)證波形，同樣，從圖中可以看到，當(dāng)溫度從-40C變化到125C時(shí)，VN亦隨溫度線(xiàn)形變化。3.4：33：-3.23J30V2,92.8:2.7262.52412.3PIIII,40-20020406080100120ire電壓Vn隨溫度的變化曲線(xiàn)2.5減法器電路設(shè)計(jì)從式（12）、式（17）可以看出，VP與VN均為負(fù)溫度系數(shù)，所以可以通過(guò)VP與VN相減得到一個(gè)近似零溫度系數(shù)的基準(zhǔn)電壓。減法器的電路設(shè)計(jì)如圖3中模塊3所示。從圖中可以得到，減法器的傳輸函數(shù)為:Vp

15、=（1+應(yīng)/«+&/凡）.一（4/七）八二（Ry/K5）L<1+RJ&+KJ兄）/一0（18）那么：aVM/JT=+|&/七）通過(guò)合理設(shè)置（1+R5/R6+R5/R7）可以抵消VP與VN的溫度系數(shù)，而R7/R5可以用來(lái)設(shè)置設(shè)計(jì)者需要的基準(zhǔn)電壓值?？梢?jiàn)，通過(guò)這種方式設(shè)計(jì)的基準(zhǔn)電壓不一定是一個(gè)固定的1.25V電壓，而是可以通過(guò)調(diào)整R7和R5的阻值來(lái)達(dá)到設(shè)計(jì)者需要的基準(zhǔn)電壓。2.6運(yùn)放設(shè)計(jì)為了提高基準(zhǔn)電路的特性，設(shè)計(jì)電路中的運(yùn)放A1,A2,A3均采用折疊式的共源共柵結(jié)構(gòu)，具有很高的電壓增益與寬的線(xiàn)性區(qū)間，保證了較高的基準(zhǔn)精度與較大的調(diào)整空間，電路結(jié)構(gòu)如圖6所示

16、。在輸出端采用一個(gè)：PMOS源跟F1器M14以提高運(yùn)放的輸出擺幅。經(jīng)HSpice仿真驗(yàn)證，該運(yùn)放開(kāi)環(huán)增益105dB,CMRR和PSRR均在150dB以上，保證了較好的電源特性和共模特性，仿真波形如圖7所示。VIN圖6運(yùn)放實(shí)際電路圖圖7開(kāi)環(huán)增益特性由于工藝及實(shí)際生產(chǎn)中存在偏差，運(yùn)放通常會(huì)受到輸入失調(diào)”的影響。假設(shè)失調(diào)電壓為Vos,以A1為例，原來(lái)的式（10）與式（12）變?yōu)椋贺?D7%十匕日20N十M1-4?（1+劣（昨八，77>"-2口一。（1十用】一Vosi/VTP）（F'%F）一戶(hù)+（1+0）L2V/Vjr一（Vcsi/Vtp）3=0（21）因?yàn)閂OS1«

17、VTP,所以含有VOS1的多項(xiàng)式的值也很小，其對(duì)于VP的影響也小。同理對(duì)A2,A3,式（17）,式（18）變?yōu)椋?22)(23)“卸KNOtV仆14用V5J=-11一日（1Tr'f）1。（1+V#）%=乳（1+£十鼾%+%）同樣，由于VOS2VTN,VOS3«VP,所以A2,A3的失調(diào)電壓對(duì)于VN和Vref的影響也很小，并且，其對(duì)于Vref的作用還可以通過(guò)R7/R5來(lái)補(bǔ)償。3電路設(shè)計(jì)基于上面分析，該電路基于某公司0.5“m工藝設(shè)計(jì)，表1所示的是圖3中部分器件的設(shè)計(jì)參數(shù)。表1設(shè)計(jì)電路的部分器件設(shè)計(jì)叁數(shù)器件%器件限值/knMP】2J16Ri63MP.2.424K?120MNi6：3.G取120MN.54.660心50%124.514.“二為了減小運(yùn)放的失調(diào)電壓，MP1,MP2對(duì)和MN1,MN2對(duì)均采用相同的寬度以確保較好的匹配性。另外，由式（11）、式（16）分析可以看出，閾值電壓也需要一定的匹配，因此設(shè)計(jì)中使用一些大尺