第五章： 微型計算機存儲器系統(tǒng)結構

1、n5.1 存儲器概述存儲器概述n5.2 半導體存儲半導體存儲器器n5.3 微型計算機微型計算機中存儲器的系統(tǒng)中存儲器的系統(tǒng)組成組成n5.4 高速緩沖存高速緩沖存儲器技術儲器技術n 通過本章的學習，使學生掌握微型計算機中通過本章的學習，使學生掌握微型計算機中存儲器的基本概念、存儲器的系統(tǒng)組成以及高存儲器的基本概念、存儲器的系統(tǒng)組成以及高速緩沖存儲器技術。速緩沖存儲器技術。n 了解半導體存儲器的主要性能指標、半導體了解半導體存儲器的主要性能指標、半導體存儲器的分類等。存儲器的分類等。教學目的和教學要求：教學目的和教學要求：重點：重點：n SRAMSRAM和和DRAMDRAM的組成原理的組成原理n

2、高速緩沖存儲器的組成原理高速緩沖存儲器的組成原理n 微型計算機中存儲器的組成結構微型計算機中存儲器的組成結構難點：難點：n 存儲器與存儲器與CPUCPU的連接及內存條的組成的連接及內存條的組成n 高速緩沖存儲器的工作原理高速緩沖存儲器的工作原理 本章重點、難點本章重點、難點 5.1 5.1 存儲器概述存儲器概述 5.1.1 存儲器的分類存儲器的分類一、存儲器基本概念一、存儲器基本概念 存儲器由大量的記憶單元組成，記憶單元是一種存儲器由大量的記憶單元組成，記憶單元是一種具有兩個穩(wěn)定狀態(tài)的物理器件，可用來表示二進制具有兩個穩(wěn)定狀態(tài)的物理器件，可用來表示二進制的的0 0和和1 1，這種物理器件一般由

3、半導體器件或磁性材，這種物理器件一般由半導體器件或磁性材料等構成。料等構成。 由若干個最基本的存儲單元存儲一個字，字長由若干個最基本的存儲單元存儲一個字，字長有有4 4位、位、8 8位、位、1616位以及位以及3232位等，在微機中，存儲位等，在微機中，存儲器一律按器一律按8 8位二進制數(shù)（一個字節(jié)）編址，習慣上位二進制數(shù)（一個字節(jié)）編址，習慣上把一個地址所尋址的把一個地址所尋址的8 8位二進制數(shù)稱為一個存儲單位二進制數(shù)稱為一個存儲單元。元。 存儲器容量一般都很大，無論內存還是外存，存儲器容量一般都很大，無論內存還是外存，均以字節(jié)為單元，常用的有均以字節(jié)為單元，常用的有2 21010字節(jié)字節(jié)=

4、1KB=1KB，2 22020字節(jié)字節(jié)=1024KB=1MB=1024KB=1MB，2 23030字節(jié)字節(jié)=1024MB=1GB=1024MB=1GB，2 24040字節(jié)字節(jié)=1024GB=1TB=1024GB=1TB。 存儲器的容量與微機的地址線有關存儲器的容量與微機的地址線有關CPU(Cache)CACHE主存（內存）主存（內存）輔存（外存）輔存（外存）微機中存儲器的層次微機中存儲器的層次1.內存內存內存或稱主存內存或稱主存, ,也稱半導體存儲器，用于存也稱半導體存儲器，用于存放當前計算機正在執(zhí)行或經(jīng)常要使用的程序或放當前計算機正在執(zhí)行或經(jīng)常要使用的程序或數(shù)據(jù)，數(shù)據(jù)，CPUCPU可直接從內

5、存中讀取指令并執(zhí)行，還可直接從內存中讀取指令并執(zhí)行，還可直接從內存中存取數(shù)據(jù)。內存一般由快速的可直接從內存中存取數(shù)據(jù)。內存一般由快速的存儲器件構成，存儲器件構成，它與它與CPUCPU交換數(shù)據(jù)的速度很快交換數(shù)據(jù)的速度很快，在共享存儲器的多處理機系統(tǒng)中，內存中數(shù)據(jù)在共享存儲器的多處理機系統(tǒng)中，內存中數(shù)據(jù)可以共享，并可實現(xiàn)多處理機間的通信?？梢怨蚕?，并可實現(xiàn)多處理機間的通信。 二、內存和外存二、內存和外存 一般是由磁性材料以及運用激光技術等實一般是由磁性材料以及運用激光技術等實現(xiàn)的存儲器，分為硬磁盤、軟磁盤、光盤等?，F(xiàn)的存儲器，分為硬磁盤、軟磁盤、光盤等。外存容量很大，但存取速度很慢，外存容量很大，

6、但存取速度很慢，通常使用通常使用DMADMA技術和技術和IOPIOP技術來實現(xiàn)內存與外存之間的技術來實現(xiàn)內存與外存之間的數(shù)據(jù)直接傳送。數(shù)據(jù)直接傳送。2.外存或輔存外存或輔存按工藝結構分類按工藝結構分類 雙極型雙極型和和金屬氧化物型金屬氧化物型存儲器存儲器按存儲器原理分類按存儲器原理分類 靜態(tài)存儲器靜態(tài)存儲器SRAMSRAM和動態(tài)存儲器和動態(tài)存儲器DRAMDRAM按數(shù)據(jù)傳輸?shù)膶挾确诸惏磾?shù)據(jù)傳輸?shù)膶挾确诸?并行并行I/OI/O的存儲器，的存儲器，串行串行I/OI/O的存儲器的存儲器按存取方式分類按存取方式分類 隨機存取存儲器隨機存取存儲器RAMRAM，只讀存儲器，只讀存儲器ROMROM三、半導體存

7、儲器分類三、半導體存儲器分類圖51半導體存儲器的分類半導體半導體存儲器存儲器只讀存儲器只讀存儲器 （ROM）隨機存取存儲器隨機存取存儲器（RAM）靜態(tài)靜態(tài)RAM（SRAM）動態(tài)動態(tài)RAM（DRAM，IRAM） 非易失非易失RAM（NVRAM）掩膜式掩膜式ROM一次性可編程一次性可編程ROM（PROM） 紫外線擦除可編程紫外線擦除可編程ROM（EPROM）電擦除可編程電擦除可編程ROM（EEPROM）詳細展開，注意對比讀寫存儲器讀寫存儲器RAMRAM組成單元組成單元速度速度集成度集成度應用應用SRAM觸發(fā)器觸發(fā)器快快低低小容量系統(tǒng)小容量系統(tǒng)DRAM極間電容極間電容慢慢高高大容量系統(tǒng)大容量系統(tǒng)NV

8、RAM帶微型電池帶微型電池慢慢低低小容量非易失小容量非易失只讀存儲器只讀存儲器ROMROMn掩膜掩膜ROM：信息制作在芯片中，不可更改信息制作在芯片中，不可更改nPROM：允許一次編程，此后不可更改允許一次編程，此后不可更改nEPROM：用紫外光擦除，擦除后可編程；用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程并允許用戶多次擦除和編程nEEPROM（E2PROM）：）：采用加電方法在采用加電方法在線進行擦除和編程，也可多次擦寫線進行擦除和編程，也可多次擦寫nFlash Memory（閃存）：能夠快速擦寫的（閃存）：能夠快速擦寫的EEPROM，但只能按塊（，但只能按塊（Block）擦除）擦

9、除5.1.2 半導體存儲器的主要性能指標半導體存儲器的主要性能指標 存儲容量存儲容量微機存儲器的容量是指存儲器所微機存儲器的容量是指存儲器所能容納的最大字節(jié)數(shù)能容納的最大字節(jié)數(shù) 。 存取周期存取周期存取周期是指存儲器從接收到地存取周期是指存儲器從接收到地址，到實現(xiàn)一次完整的讀出和寫入數(shù)據(jù)的時間，址，到實現(xiàn)一次完整的讀出和寫入數(shù)據(jù)的時間，也稱為存取時間，是存儲器進行連續(xù)讀和寫操也稱為存取時間，是存儲器進行連續(xù)讀和寫操作所允許的最短時間間隔作所允許的最短時間間隔 。易失性易失性指存儲器的供電電源斷開后，存指存儲器的供電電源斷開后，存儲器中的內容是否丟失。儲器中的內容是否丟失。功功 耗耗半導體存儲器

10、在額定工作電壓下，半導體存儲器在額定工作電壓下，外部電源保證它正常工作的前提下所提供的外部電源保證它正常工作的前提下所提供的最大電功率稱之為功耗。最大電功率稱之為功耗。 可靠性可靠性指它抵抗干擾，正確完成讀指它抵抗干擾，正確完成讀/寫寫數(shù)據(jù)的性能。數(shù)據(jù)的性能。 5.2 半導體存儲器半導體存儲器5.2.1 存儲器中地址譯碼的兩種方式存儲器中地址譯碼的兩種方式一、存儲器芯片邏輯圖一、存儲器芯片邏輯圖地地址址寄寄存存地地址址譯譯碼碼存儲體存儲體控制電路控制電路AB數(shù)數(shù)據(jù)據(jù)寄寄存存讀讀寫寫電電路路DBOE WE CS 存儲體存儲體n存儲器芯片的主要部分，用來存儲信息。存儲器芯片的主要部分，用來存儲信息

11、。 地址譯碼電路地址譯碼電路n根據(jù)輸入的地址編碼來選中芯片內某個特根據(jù)輸入的地址編碼來選中芯片內某個特定的存儲單元。定的存儲單元。 片選和讀寫控制邏輯片選和讀寫控制邏輯n選中存儲芯片，控制讀寫操作。選中存儲芯片，控制讀寫操作。 存儲體存儲體n每個存儲單元具有一個唯一的地址，每個存儲單元具有一個唯一的地址，可存儲可存儲1 1位（位片結構）或多位（字片位（位片結構）或多位（字片結構）二進制數(shù)據(jù)。結構）二進制數(shù)據(jù)。n存儲容量與地址、數(shù)據(jù)線個數(shù)有關：存儲容量與地址、數(shù)據(jù)線個數(shù)有關：芯片的存儲容量芯片的存儲容量2 2M MN N存儲單元數(shù)存儲單元數(shù)存儲單元的位數(shù)存儲單元的位數(shù) M M：芯片的：芯片的地址

12、線根數(shù)地址線根數(shù) N N：芯片的：芯片的數(shù)據(jù)線根數(shù)數(shù)據(jù)線根數(shù) 。 地址譯碼電路地址譯碼電路譯譯碼碼器器A5A4A3A2A1A06301存儲單元存儲單元64個單元個單元行行譯譯碼碼A2A1A0710列譯碼列譯碼A3A4A501764個單元個單元單譯碼雙譯碼n單譯碼結構單譯碼結構n雙譯碼結構雙譯碼結構n雙譯碼可簡化芯片設計雙譯碼可簡化芯片設計n主要采用的譯碼結構主要采用的譯碼結構 片選和讀寫控制邏輯片選和讀寫控制邏輯n片選端片選端CSCS* *或或CECE* *n有效時，可以對該芯片進行讀寫操作有效時，可以對該芯片進行讀寫操作n輸出輸出OEOE* *n控制讀操作。有效時，芯片內數(shù)據(jù)輸出控制讀操作。

13、有效時，芯片內數(shù)據(jù)輸出n該控制端對應系統(tǒng)的讀控制線該控制端對應系統(tǒng)的讀控制線n寫寫WEWE* *（WRWR* *和和RDRD* *）n控制寫操作。有效時，數(shù)據(jù)進入芯片中控制寫操作。有效時，數(shù)據(jù)進入芯片中n該控制端對應系統(tǒng)的寫控制線該控制端對應系統(tǒng)的寫控制線表表5-1 存儲器芯片的工作方式存儲器芯片的工作方式操操 作作 1 無操作無操作 0 0 1RAMCPU操作操作 0 1 0CPURAM操作操作 0 0 0非法非法 0 1 1無操作無操作 CSRDWR二、存儲器芯片的存儲矩陣與地址譯碼的兩種方式二、存儲器芯片的存儲矩陣與地址譯碼的兩種方式 1單譯碼方式單譯碼方式雙譯碼結構存儲器示意圖如圖雙譯

14、碼結構存儲器示意圖如圖5-45-4所示所示2 2雙譯碼方式雙譯碼方式n 比較圖比較圖5-35-3和圖和圖5-45-4可以看出，外部地址線與可以看出，外部地址線與數(shù)據(jù)線分別都是數(shù)據(jù)線分別都是1111位和位和8 8位，而且都是每次只位，而且都是每次只能訪問一個字節(jié)，內部存儲陣列中所存儲的能訪問一個字節(jié)，內部存儲陣列中所存儲的二進制總信息也相等。二進制總信息也相等。n 不同之處是：單譯碼結構只需要一個譯碼不同之處是：單譯碼結構只需要一個譯碼電路，譯碼輸出選擇線電路，譯碼輸出選擇線20482048根，而雙譯碼結根，而雙譯碼結構 需 要構 需 要 2 2 個 譯 碼 電 路 ， 譯 碼 輸 出 選 擇

15、線個 譯 碼 電 路 ， 譯 碼 輸 出 選 擇 線64+32=9664+32=96根，相比之下，采用雙譯碼結構其根，相比之下，采用雙譯碼結構其譯碼輸出選擇線大大減少，所以，許多譯碼輸出選擇線大大減少，所以，許多SRAMSRAM及及ROMROM存儲芯片都采用雙譯碼結構，在存儲芯片都采用雙譯碼結構，在3232位微位微機中也都采用雙譯碼方式。機中也都采用雙譯碼方式。 存儲器芯片的存儲器芯片的I/OI/O控制邏輯如圖控制邏輯如圖5-55-5所示所示 三、存儲器芯片的三、存儲器芯片的I/O控制邏輯控制邏輯5.2.2 5.2.2 靜態(tài)隨機存取存儲器靜態(tài)隨機存取存儲器SRAMSRAM靜態(tài)隨機存取存儲器靜態(tài)

16、隨機存取存儲器SRAMSRAM的基本存儲單元的基本存儲單元一般由六管靜態(tài)存儲電路構成，集成度較低，一般由六管靜態(tài)存儲電路構成，集成度較低，功耗較大，無需刷新電路，由于存取速度快，功耗較大，無需刷新電路，由于存取速度快，一般用作高檔微機中的高速緩沖存儲器。一般用作高檔微機中的高速緩沖存儲器。 Intel 6264Intel 6264的引腳圖和內部結構框圖如的引腳圖和內部結構框圖如圖圖5-65-6和圖和圖5-75-7所示所示表表5-2 Intel 6264的工作方式的工作方式方式方式 操操 作作 0 0 0 非法非法 不允許不允許WEWE與與OEOE同時為低電同時為低電平平 0 1 0 讀出讀出

17、從從RAMRAM中讀出數(shù)據(jù)中讀出數(shù)據(jù) 0 0 1 寫入寫入 將數(shù)據(jù)寫入將數(shù)據(jù)寫入RAMRAM中中 0 1 1 選中選中 62646264內部內部I/OI/O三態(tài)門均處于三態(tài)門均處于高阻高阻 1 未選中未選中 62646264內部內部I/OI/O三態(tài)門均處于三態(tài)門均處于高阻高阻 CEWEOE 圖圖5-8 SARM讀時序讀時序nt tRCRC : :讀周期時間讀周期時間 nt tAAAA : :地址有效到數(shù)據(jù)出現(xiàn)到外部數(shù)據(jù)線上的地址有效到數(shù)據(jù)出現(xiàn)到外部數(shù)據(jù)線上的時間時間 nt tOROR :OE :OE* *結束后地址應保持的時間結束后地址應保持的時間 nt tRPRP : :讀信號有效的時間讀信

18、號有效的時間 nt tOEOE : OE : OE* *有效到數(shù)據(jù)出現(xiàn)在外部數(shù)據(jù)線上的有效到數(shù)據(jù)出現(xiàn)在外部數(shù)據(jù)線上的時間時間 nt tCWCW : :片號信號有效的寬度片號信號有效的寬度nt tACEACE : :CECE* *有效到數(shù)據(jù)出現(xiàn)在外部數(shù)據(jù)線上的有效到數(shù)據(jù)出現(xiàn)在外部數(shù)據(jù)線上的時間時間nt tRHRH : :地址無效后數(shù)據(jù)應保持的時間地址無效后數(shù)據(jù)應保持的時間 nt tOHOH : :OEOE* *結束后數(shù)據(jù)應保持的時間結束后數(shù)據(jù)應保持的時間 nT TWCWC : :寫周期時間寫周期時間 nt tAWAW : :地址有效到片選信號失效的間隔時間地址有效到片選信號失效的間隔時間 nT

19、TWBWB : :寫信號撤銷后地址應保持的時間寫信號撤銷后地址應保持的時間 nT TCWCW : :片選信號有效寬度片選信號有效寬度 nT TASAS : :地址有效到地址有效到WEWE* *最早有效時間最早有效時間 nt tWPWP : :寫信號有效時間寫信號有效時間 nT TWHZWHZ : :寫信號有效到寫入數(shù)據(jù)有效所允許的最寫信號有效到寫入數(shù)據(jù)有效所允許的最大時間大時間 nT TDWDW : :寫信號結束之前寫入數(shù)據(jù)有效的最小時寫信號結束之前寫入數(shù)據(jù)有效的最小時間間 nT TDHDH : :寫信號結束之后寫入數(shù)據(jù)應保持的時間寫信號結束之后寫入數(shù)據(jù)應保持的時間 圖圖5-9 SRAM寫時序

20、寫時序5.2.3 5.2.3 只讀存儲器只讀存儲器ROMROM一、掩膜式只讀存儲器一、掩膜式只讀存儲器ROMROM由由MOSMOS管組成掩膜式只讀存儲器的結構圖如圖管組成掩膜式只讀存儲器的結構圖如圖5-105-10所示：所示：掩膜式掩膜式ROMROM圖中的存儲陣列及位線上的公用圖中的存儲陣列及位線上的公用負載管均由負載管均由NMOSNMOS場效應管組成，采用單譯碼方場效應管組成，采用單譯碼方式，每根譯碼輸出選擇線可以選中一個字，字式，每根譯碼輸出選擇線可以選中一個字，字長長4 4位，共有位，共有4 4個字，所有的字只能讀出，不能個字，所有的字只能讀出，不能寫入。存儲陣列中的基本存儲單元僅由一只

21、寫入。存儲陣列中的基本存儲單元僅由一只MOSMOS管構成，或缺省，凡有管構成，或缺省，凡有MOSMOS管處表示存儲管處表示存儲0 0，反之為反之為1 1，顯然，字，顯然，字0 0到字到字3 3所存儲的信息分別所存儲的信息分別為：為：00010001、00100010、00110011及及01000100。這種存儲陣列。這種存儲陣列的內容一旦制造好后，只能讀出，不能寫入，的內容一旦制造好后，只能讀出，不能寫入，用戶是無法改寫的。用戶是無法改寫的。 可編程只讀存儲器可編程只讀存儲器PROMPROM工作原理是存儲陣列除了三工作原理是存儲陣列除了三極管之外，還有熔點較低的連線（熔斷絲）串接在每極管之外

22、，還有熔點較低的連線（熔斷絲）串接在每只存儲三極管的某一電極上，例如發(fā)射極，編程之前，只存儲三極管的某一電極上，例如發(fā)射極，編程之前，存儲信息全為存儲信息全為0 0，或全為，或全為1 1，編程寫入時，外加比工作，編程寫入時，外加比工作電壓高的編程電壓，根據(jù)需要使某些存儲三極管通電，電壓高的編程電壓，根據(jù)需要使某些存儲三極管通電，由于此時電流比正常工作電流大，于是熔斷絲熔斷開由于此時電流比正常工作電流大，于是熔斷絲熔斷開路，一旦開路之后就無法恢復連通狀態(tài)，所以只能編路，一旦開路之后就無法恢復連通狀態(tài)，所以只能編程一次。如果把開路的三極管存儲的信息當作程一次。如果把開路的三極管存儲的信息當作0 0

23、，反之，反之，存儲的信息就為存儲的信息就為1 1。二、可編程只讀存儲器二、可編程只讀存儲器PROMPROM 1、 EPROM的基本存儲電路如圖的基本存儲電路如圖5-11所示所示三、可擦除可編程只讀存儲器三、可擦除可編程只讀存儲器EPROMnFAMOSFAMOS管與管與MOSMOS管結構相似，它是在管結構相似，它是在N N型半導體基片型半導體基片上生長出兩個高濃度的上生長出兩個高濃度的P P型區(qū)，通過歐姆接觸分別引型區(qū)，通過歐姆接觸分別引出漏極出漏極D D和源極和源極S S，在漏源之間的，在漏源之間的SiOSiO2 2絕緣層中，包絕緣層中，包圍了一多晶硅材料，與四周無直接電氣連接，稱之圍了一多晶

24、硅材料，與四周無直接電氣連接，稱之為浮置柵極，在對其編程時，在漏源之間加上編程為浮置柵極，在對其編程時，在漏源之間加上編程電壓（高于工作電壓）時，會產生雪崩擊穿現(xiàn)象，電壓（高于工作電壓）時，會產生雪崩擊穿現(xiàn)象，獲得能量的電子會穿過獲得能量的電子會穿過SiOSiO2 2注入到多晶硅中，編程注入到多晶硅中，編程結束后，在漏源之間相對感應出的正電荷導電溝道結束后，在漏源之間相對感應出的正電荷導電溝道將會保持下來，如果將漏源之間感應出正電荷導電將會保持下來，如果將漏源之間感應出正電荷導電溝道的溝道的MOSMOS管表示存入管表示存入0 0，反之，浮置柵不帶負電，反之，浮置柵不帶負電，即漏源之間無正電荷導

25、電溝道的即漏源之間無正電荷導電溝道的MOSMOS管表示存入管表示存入1 1狀狀態(tài)。態(tài)。2EPROM芯片舉例芯片舉例nIntel2764Intel2764的引腳與內部結構圖如圖的引腳與內部結構圖如圖5-125-12所示。所示。在在EPROMEPROM芯片的上方，有一圓形石英窗，從而芯片的上方，有一圓形石英窗，從而允許紫外線穿過透明的圓形石英窗而照射到允許紫外線穿過透明的圓形石英窗而照射到半導體芯片上，將它放在紫外線光源下一般半導體芯片上，將它放在紫外線光源下一般照射照射1010分鐘左右，分鐘左右，EPROMEPROM中的內容就被抹掉，中的內容就被抹掉，即所有浮置柵即所有浮置柵MOSMOS管的漏源

26、處于斷開狀態(tài)，然管的漏源處于斷開狀態(tài)，然后，才能對它進行編程輸入。后，才能對它進行編程輸入。 nIntel2764內部有內部有256256存儲陣列，采存儲陣列，采用雙譯碼方式，用于尋址用雙譯碼方式，用于尋址8KB存儲單元，并存儲單元，并有輸出緩沖器。具有有輸出緩沖器。具有28腳雙列直插式封裝，腳雙列直插式封裝，其中其中A12A0是地址線，是地址線， O7O0是是8根地址線。根地址線。CE*是片選，是片選，OE*是輸出允許信號，二者均是輸出允許信號，二者均為低電平有效。為低電平有效。 nVccVcc是電源電壓，工作電壓是電源電壓，工作電壓+5V+5V。V VPPPP是編程電是編程電壓，在編程時接

27、壓，在編程時接1225V1225V電壓，注意，一定要電壓，注意，一定要根據(jù)根據(jù)27642764芯片上實際標注的電壓值外加編程芯片上實際標注的電壓值外加編程電壓，電壓，PGMPGM* *是編程控制端。是編程控制端。EPROMn頂部開有一個圓形的石英窗口，用頂部開有一個圓形的石英窗口，用于紫外線透過擦除原有信息于紫外線透過擦除原有信息n一般使用專門的編程器（燒寫器）一般使用專門的編程器（燒寫器）進行編程進行編程n編程后，應該貼上不透光封條編程后，應該貼上不透光封條n出廠未編程前，每個基本存儲單元出廠未編程前，每個基本存儲單元都是信息都是信息1 1n編程就是將某些單元寫入信息編程就是將某些單元寫入信

28、息0 0四、電擦除只讀存儲器四、電擦除只讀存儲器EEPROM1、EEPROMEEPROM基本存儲電路如圖基本存儲電路如圖5-135-13所示所示: : nEEPROMEEPROM基本存儲電路如圖基本存儲電路如圖5-135-13所示。與所示。與EPROMEPROM相比，它是在相比，它是在EPROMEPROM基本存儲單元電路的浮置基本存儲單元電路的浮置柵柵MOSMOS管管T T1 1上面再生成一個浮置柵上面再生成一個浮置柵MOSMOS管管T T2 2，將，將T T2 2浮置柵引出一個電極，使該電極接某一電浮置柵引出一個電極，使該電極接某一電壓壓V VG2G2，若，若V VG2G2為正電壓，為正電壓

29、，T T1 1浮置柵極與漏極之浮置柵極與漏極之間產生一個隧道效應，使電子注入間產生一個隧道效應，使電子注入T T1 1浮置柵浮置柵極，于是極，于是T T1 1的漏源接通，便實現(xiàn)了對該位的的漏源接通，便實現(xiàn)了對該位的寫入編程。寫入編程。 n若若V VG2G2加負電壓，迫使加負電壓，迫使T T1 1管多晶硅體上的自由管多晶硅體上的自由電子返回到襯底，復合正電荷，使電子返回到襯底，復合正電荷，使T T1 1的漏源的漏源處于斷開狀態(tài)，便實現(xiàn)了擦除操作。一旦擦處于斷開狀態(tài)，便實現(xiàn)了擦除操作。一旦擦除后又可重新寫入數(shù)據(jù)。除后又可重新寫入數(shù)據(jù)。EEPROMn用加電方法，進行在線（無需拔下，用加電方法，進行在

30、線（無需拔下，直接在電路中）擦寫（擦除和編程一直接在電路中）擦寫（擦除和編程一次完成）次完成）n有字節(jié)擦寫、塊擦寫和整片擦寫方法有字節(jié)擦寫、塊擦寫和整片擦寫方法n并行并行EEPROMEEPROM：多位同時進行：多位同時進行n串行串行EEPROMEEPROM：只有一位數(shù)據(jù)線：只有一位數(shù)據(jù)線2 2EEPROMEEPROM芯片舉例芯片舉例EEPROMEEPROM芯片芯片2864A2864An存儲容量為存儲容量為8K8n28個個引腳：引腳：n13根地址線根地址線A12A0n8根數(shù)據(jù)線根數(shù)據(jù)線I/O7I/O0n片選片選CE*n讀寫讀寫OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7

31、I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615nCECE* *是片選，是片選，OEOE* *是輸出允許，是輸出允許，WEWE* *是寫入允許，是寫入允許，28642864需在輸入端加需在輸入端加21V21V電壓信號才能進行編程電壓信號才能進行編程（改寫），而（改寫），而2864A2864A僅需要僅需要+5V+5V或或TTLTTL電壓信號電壓信號就可以進行改寫，所以適合于在線編程操作。就可以進行改寫，所以適合于在線編程操作。電源電壓電源電壓V V

32、CCCC加加+5V+5V，最大電流，最大電流160mA160mA。28642864內內部結構圖與部結構圖與27642764類似，主要差別是存儲陣列類似，主要差別是存儲陣列是是8K8K8 8位的位的EEPROMEEPROM，而不是，而不是8K8K8 8位的位的EPROMEPROM存儲陣列。存儲陣列。n第一種是按字節(jié)為單位進行擦除和寫入，擦除和寫第一種是按字節(jié)為單位進行擦除和寫入，擦除和寫入是同一種操作，即都是寫入，只不過擦除是固定入是同一種操作，即都是寫入，只不過擦除是固定寫寫“1”1”而已，在擦除時，輸入的數(shù)據(jù)是而已，在擦除時，輸入的數(shù)據(jù)是TTLTTL高電平。高電平。在以字節(jié)為單位進行擦除和寫

33、入時，在以字節(jié)為單位進行擦除和寫入時，CECE* *為低電平，為低電平，OEOE* *為高電平，從為高電平，從WEWE* *端加入編程脈沖，幅度因型號端加入編程脈沖，幅度因型號而異，而異，28642864為為21V21V，2864A2864A為為+5V+5V，編程脈沖寬度為，編程脈沖寬度為5ms5ms左右。注意，左右。注意，EEPROMEEPROM在進行字節(jié)改寫之前自動在進行字節(jié)改寫之前自動對所要寫入的字節(jié)單元進行擦除，對所要寫入的字節(jié)單元進行擦除，CPUCPU只需要像寫普只需要像寫普通通RAMRAM一樣寫其中某一字節(jié)，但一定要等到一樣寫其中某一字節(jié)，但一定要等到5ms5ms之后，之后，CPU

34、CPU才能接著對才能接著對EEPROMEEPROM進行下一次寫入操作，因而，進行下一次寫入操作，因而，以字節(jié)為單元寫入是常用的一種簡便方式。以字節(jié)為單元寫入是常用的一種簡便方式。n第二種方式是頁面寫入方式，頁面寫入在第二種方式是頁面寫入方式，頁面寫入在28642864內部設有內部設有1616字節(jié)的頁緩沖器，整個字節(jié)的頁緩沖器，整個28642864分為分為512512頁，寫入操作時，首先把待寫入數(shù)據(jù)頁，寫入操作時，首先把待寫入數(shù)據(jù)寫入到頁緩沖器中，然后，在內部定時電路寫入到頁緩沖器中，然后，在內部定時電路的控制下把頁緩沖器中的所有數(shù)據(jù)寫入到的控制下把頁緩沖器中的所有數(shù)據(jù)寫入到EEPROMEEPR

35、OM中所指定的存儲單元，顯然，相對字中所指定的存儲單元，顯然，相對字節(jié)寫入方式，第二種方式的效率高，寫入速節(jié)寫入方式，第二種方式的效率高，寫入速度快。度快。特點特點1 1、使內部存儲信息在不加電的情況下保持、使內部存儲信息在不加電的情況下保持1010年左右。年左右。2 2、可以用比較快的速度將信息擦除以后重寫，、可以用比較快的速度將信息擦除以后重寫，反復擦寫達幾十萬次，可以實現(xiàn)分塊擦除和重反復擦寫達幾十萬次，可以實現(xiàn)分塊擦除和重寫，也可以按字節(jié)擦除與重寫。還具有非易失寫，也可以按字節(jié)擦除與重寫。還具有非易失性，可靠性能好，速度快以及容量大等許多優(yōu)性，可靠性能好，速度快以及容量大等許多優(yōu)點。點。

36、五、閃爍存儲器（五、閃爍存儲器（Flash MemoryFlash Memory）n閃爍存儲器也稱快速擦寫存儲器。實際上閃閃爍存儲器也稱快速擦寫存儲器。實際上閃爍存儲器屬于爍存儲器屬于EEPROMEEPROM類型，又稱類型，又稱Flash ROMFlash ROM，性能優(yōu)于普通性能優(yōu)于普通EEPROMEEPROM。它是。它是IntelIntel公司率先推公司率先推出的一種新型存儲器，在出的一種新型存儲器，在PentiumPentium機主板上，機主板上，用用128KB128KB或或256KB256KB的的Flash ROMFlash ROM存放存放BIOSBIOS，取代，取代了了EPROMEP

37、ROM和和EEPROMEEPROM。因此現(xiàn)在稱。因此現(xiàn)在稱BIOSBIOS為為Flash Flash BIOSBIOS。 n它的基本存儲單元電路如圖它的基本存儲單元電路如圖5-155-15所示。與所示。與EEPROMEEPROM類類似，主要還是由似，主要還是由T T1 1和和T T2 2兩只浮置柵兩只浮置柵MOSMOS管構成，管構成，T T1 1MOSMOS管浮置柵介質很薄，作為隧道氧化層，與管浮置柵介質很薄，作為隧道氧化層，與EEPROMEEPROM相相同，在同，在T T2 2浮置柵引出的電極上加正電壓時，使電子浮置柵引出的電極上加正電壓時，使電子進入進入T T1 1MOSMOS管的浮置柵，

38、管的浮置柵，T T1 1的漏源形成導通溝道。讀的漏源形成導通溝道。讀出操作與出操作與EPROMEPROM芯片的讀出操作相同，即首先對位芯片的讀出操作相同，即首先對位線上預充電電容充滿電荷，當行選線為高電平時，線上預充電電容充滿電荷，當行選線為高電平時，此存儲單元電路被選中，如果此存儲單元電路被選中，如果T T1 1管漏源之間已形成管漏源之間已形成導通溝道，則電容上存儲電荷通過導通溝道，則電容上存儲電荷通過T T3 3、T T1 1形成回路形成回路放電，位線上輸出放電，位線上輸出0V0V，若，若T T1 1的漏源之間未有形成導的漏源之間未有形成導通溝道，則在位線上輸出高電平，即電容兩端已充通溝道

39、，則在位線上輸出高電平，即電容兩端已充滿電荷所形成的高電位滿電荷所形成的高電位 。n擦除的方法是在擦除的方法是在T T1 1MOSMOS管的源極加正電壓，利管的源極加正電壓，利用用T T1 1管浮置柵與源極之間的隧道效應，把注管浮置柵與源極之間的隧道效應，把注入在浮置柵（多晶硅）的負電荷吸引到源極。入在浮置柵（多晶硅）的負電荷吸引到源極。在圖在圖5-155-15中，當中，當V VPPPP接通高電壓時，接通高電壓時，T T4 4管導通，管導通，T T5 5管漏極上所外加的管漏極上所外加的V VCCCC通過通過T T4 4、T T5 5管加到所有管加到所有存儲單元中的存儲單元中的T T1 1管，實

40、現(xiàn)了全片擦除或分塊管，實現(xiàn)了全片擦除或分塊擦除，這就是實現(xiàn)塊擦除的基本原理。擦除，這就是實現(xiàn)塊擦除的基本原理。 5.2.4 5.2.4 動態(tài)隨機存儲器動態(tài)隨機存儲器DRAMDRAMnDRAMDRAM的基本存儲單元是單個場效應管及其的基本存儲單元是單個場效應管及其極間電容極間電容n必須配備必須配備“讀出再生放大電路讀出再生放大電路”進行刷新進行刷新n每次同時對一行的存儲單元進行刷新每次同時對一行的存儲單元進行刷新n每個基本存儲單元存儲二進制數(shù)一位每個基本存儲單元存儲二進制數(shù)一位n許多個基本存儲單元形成行列存儲矩陣許多個基本存儲單元形成行列存儲矩陣nDRAMDRAM一般采用一般采用“位結構位結構”

41、存儲體：存儲體：n每個存儲單元存放一位每個存儲單元存放一位n需要需要8 8個存儲芯片構成一個字節(jié)單元個存儲芯片構成一個字節(jié)單元n每個字節(jié)存儲單元具有一個地址每個字節(jié)存儲單元具有一個地址1單元存儲電路及刷新放大器單元存儲電路及刷新放大器 一、基本存儲單元電路及存儲陣列一、基本存儲單元電路及存儲陣列n 寫入操作寫入操作 首先由正脈沖信號首先由正脈沖信號使使T T5 5導通，平衡導通，平衡觸發(fā)器，接著觸發(fā)器，接著T T5 5管關斷，行、列選通信號為有效高管關斷，行、列選通信號為有效高電平，電平，T T6 6、T T0 0兩管導通，若兩管導通，若I/OI/O數(shù)據(jù)線上輸入邏輯數(shù)據(jù)線上輸入邏輯0 0電平，

42、則電平，則T T1 1管截止，由管截止，由T T1 1、T T3 3所構成的反相器則以高所構成的反相器則以高電平通過電平通過T T0 0存入存入C C中，對電容中，對電容C C充電。相反，若充電。相反，若I/OI/O輸輸入線以邏輯入線以邏輯1 1電平作為輸入，則經(jīng)電平作為輸入，則經(jīng)T T1 1反相后以邏輯反相后以邏輯0 0電平存入電平存入C C中，若原中，若原C C中有電荷，則會形成一個放電中有電荷，則會形成一個放電回路，泄放掉電容回路，泄放掉電容C C中存儲的電荷。從以上分析可知，中存儲的電荷。從以上分析可知，該存儲單元電路將輸入邏輯信號反相后存入該存儲單元電路將輸入邏輯信號反相后存入C C

43、中。中。 n 讀出操作讀出操作 與寫入操作的開始條件相同，與寫入操作的開始條件相同，此時此時T T6 6、T T0 0兩管導通，如果電容兩管導通，如果電容C C中有電荷即中有電荷即為高電平，經(jīng)為高電平，經(jīng)T T0 0管后傳送到管后傳送到T T2 2的柵極，在的柵極，在T T2 2漏漏極輸出一個原先存入的低電平，此低電平可極輸出一個原先存入的低電平，此低電平可反過來使反過來使T T1 1可靠截止，于是可靠截止，于是T T1 1、T T3 3組成的反相組成的反相器輸出一個標準的高電平經(jīng)器輸出一個標準的高電平經(jīng)T T0 0又對又對C C充電，因充電，因而，讀出操作既實現(xiàn)了正確讀出，又實現(xiàn)了而，讀出操

44、作既實現(xiàn)了正確讀出，又實現(xiàn)了再生（刷新）。再生（刷新）。 n 刷新操作刷新操作 刷新操作也稱為再生操作。實刷新操作也稱為再生操作。實現(xiàn)刷新一般采用現(xiàn)刷新一般采用“僅行地址有效僅行地址有效”法進行刷法進行刷新，此時，列地址處于無效狀態(tài)，由行地址新，此時，列地址處于無效狀態(tài)，由行地址有效選中有效選中DRAMDRAM中某一行，將此行中存入的所中某一行，將此行中存入的所有二進制信息全部實現(xiàn)一次讀操作，從上述有二進制信息全部實現(xiàn)一次讀操作，從上述讀操作過程可知，讀操作既可以實現(xiàn)讀又可讀操作過程可知，讀操作既可以實現(xiàn)讀又可實現(xiàn)再生。因為此時列地址無效，讀訪問到實現(xiàn)再生。因為此時列地址無效，讀訪問到的所有二

45、進制信息并不會輸出到外部的所有二進制信息并不會輸出到外部I/OI/O數(shù)據(jù)數(shù)據(jù)線上去。線上去。 2DRAM的電路結構的電路結構 DRAM芯片芯片414256/41L4256二、二、DRAM舉例舉例n由于由于DRAMDRAM存儲單元電路比存儲單元電路比SRAMSRAM簡單得多，因簡單得多，因此，此，DRAMDRAM存儲器集成度相對高得多，而且省存儲器集成度相對高得多，而且省電，因此常被用作微型計算機的主存儲器，電，因此常被用作微型計算機的主存儲器，目前常用的目前常用的DRAMDRAM芯片有芯片有41644164（64k64k1 1）、）、41256/41L425641256/41L4256（256

46、k256k4 4）、）、4146441464（64k64k4 4）以及以及414256414256（256k256k4 4）等類型。）等類型。 n存儲器陣列是存儲器陣列是5125125125124 4位位=256K=256K4 4位，由于行、位，由于行、列地址譯碼輸出選擇線各有列地址譯碼輸出選擇線各有512512根，則行、列地址譯根，則行、列地址譯碼器各有碼器各有9 9位地址線作輸入，兩個行、列地址譯碼器位地址線作輸入，兩個行、列地址譯碼器分別對應一個行、列地址緩沖器，兩個分別對應一個行、列地址緩沖器，兩個9 9位地址緩沖位地址緩沖器有三個作用：一是它們分時寄存器有三個作用：一是它們分時寄存C

47、PUCPU送來的高低送來的高低9 9位地址；二是產生位地址；二是產生9 9位地址的反變量；三是具有驅動位地址的反變量；三是具有驅動作用，以滿足行、列地址譯碼器的需要。在作用，以滿足行、列地址譯碼器的需要。在DRAMDRAM控控制器的作用下，制器的作用下，DRAMDRAM控制器將控制器將CPUCPU發(fā)出的訪問發(fā)出的訪問DRAMDRAM的地址分時送給的地址分時送給DRAMDRAM芯片芯片414256414256。n首先行地址鎖存信號有效，將首先行地址鎖存信號有效，將CPUCPU發(fā)出的高發(fā)出的高9 9位地址經(jīng)位地址經(jīng)A A8 8AA0 0在在1# 1# 時鐘發(fā)生器的同步作用下時鐘發(fā)生器的同步作用下鎖

48、存于行地址緩沖器中，然后，列地址鎖存鎖存于行地址緩沖器中，然后，列地址鎖存信號有效，將低信號有效，將低9 9位地址也經(jīng)位地址也經(jīng)A A8 8AA0 0在在2# 2# 時鐘時鐘發(fā)生器的同步作用下鎖存于列地址緩沖器中。發(fā)生器的同步作用下鎖存于列地址緩沖器中。 增強型增強型DRAMDRAM（Enhanced DRAMEnhanced DRAM）n 增強型增強型DRAMDRAM（Enhanced DRAMEnhanced DRAM）n增強型增強型DRAMDRAM簡稱為簡稱為EDRAMEDRAM，它是在，它是在DRAMDRAM芯片上芯片上集成了一個小容量的集成了一個小容量的SRAMSRAM作為內部高速緩

49、沖作為內部高速緩沖存儲器（存儲器（CacheCache），從而使），從而使DRAMDRAM的存取速度大的存取速度大為提高。如圖為提高。如圖5-195-19所示是所示是1M1M4 4位位EDRAMEDRAM芯片芯片的結構圖。的結構圖。n該該EDRAMEDRAM芯片的存儲陣列是芯片的存儲陣列是204820485125124 4位位=1M=1M4 4位，共有位，共有20482048行和行和512512列，每次選中列，每次選中4 4位二進制數(shù)進位二進制數(shù)進行讀或寫操作。訪問行讀或寫操作。訪問1M1M4 4位的位的EDRAMEDRAM芯片需要芯片需要2020位位內存地址，但芯片引腳設有內存地址，但芯片引

50、腳設有1111位地址輸入。當位地址輸入。當EDRAMEDRAM被第一次讀訪問時，首先有效，內存地址高被第一次讀訪問時，首先有效，內存地址高1111位經(jīng)位經(jīng)A A1010AA0 0同時送入內部行地址鎖存器和最后讀出同時送入內部行地址鎖存器和最后讀出行地址鎖存器中，行地址鎖存器中的行地址鎖存器中，行地址鎖存器中的1111位行地址經(jīng)位行地址經(jīng)行譯碼器譯碼后，指定行譯碼器譯碼后，指定DRAMDRAM陣列中的某一行，將此陣列中的某一行，將此行中數(shù)據(jù)（行中數(shù)據(jù)（5125124 4位）全部讀取到位）全部讀取到5125124 4位的位的SRAMSRAM中，即映射到中，即映射到CacheCache中。中。 n在

51、列地址鎖存信號的作用下，內存地址的低在列地址鎖存信號的作用下，內存地址的低9 9位地址經(jīng)位地址經(jīng)A A1010AA0 0中中9 9位地址線輸入，保存到位地址線輸入，保存到9 9位位列地址鎖存器中，經(jīng)列地址譯碼后，選中列地址鎖存器中，經(jīng)列地址譯碼后，選中CacheCache中中4 4個存儲單元，在讀命令信號有效時，個存儲單元，在讀命令信號有效時，將選中的四位二進制數(shù)從芯片的數(shù)據(jù)線將選中的四位二進制數(shù)從芯片的數(shù)據(jù)線D D3 3DD0 0讀出。讀出。n在下一次讀訪問時，首先輸入的在下一次讀訪問時，首先輸入的1111位行地址位行地址立即與最后讀出行地址鎖存器的內容進行比立即與最后讀出行地址鎖存器的內容

52、進行比較，若兩地址相符合，說明要讀出的四位二較，若兩地址相符合，說明要讀出的四位二進制數(shù)在進制數(shù)在SRAMSRAM中，訪問中，訪問CacheCache命令，則由輸入命令，則由輸入的列地址從的列地址從SRAMSRAM中選擇指定的四位二進制數(shù)中選擇指定的四位二進制數(shù)并讀出。若兩地址不符合，則訪問并讀出。若兩地址不符合，則訪問CacheCache未命未命中，則需要從中，則需要從DRAMDRAM陣列中讀出新的一行存入陣列中讀出新的一行存入SRAMSRAM中，并從中讀出由列地址指出的四位二中，并從中讀出由列地址指出的四位二進制數(shù)。進制數(shù)。 n還要將當前的還要將當前的1111位行地址保存到最后讀出行地址鎖

53、位行地址保存到最后讀出行地址鎖存器中去。如果存器中去。如果CPUCPU連續(xù)訪問連續(xù)訪問DRAMDRAM陣列中某一行，陣列中某一行，共有共有5125124 4位二進制信息，除第位二進制信息，除第1 1次必須將此行內次必須將此行內容由容由DRAMDRAM陣列中傳送到陣列中傳送到SRAMSRAM中外，其他中外，其他511511次只需次只需從從SRAMSRAM中讀取指定的中讀取指定的4 4位二進制信息。勢必能大大位二進制信息。勢必能大大提高提高CPUCPU訪問訪問EDRAMEDRAM的速度。這種的速度。這種EDRAMEDRAM的結構還有的結構還有2 2個特點：由于使用了高速緩存技術，訪問個特點：由于使

54、用了高速緩存技術，訪問CacheCache命命中率很高，在讀中率很高，在讀SRAMSRAM期間可同時對期間可同時對DRAMDRAM陣列進行刷陣列進行刷新；由于芯片內部四位二進制數(shù)的輸出路徑與輸入新；由于芯片內部四位二進制數(shù)的輸出路徑與輸入路徑是分開的，所以在寫操作完成的同時允許啟動路徑是分開的，所以在寫操作完成的同時允許啟動同一行的讀操作。同一行的讀操作。n這是本章的重點內容這是本章的重點內容nSRAM、EPROM與與CPU的連接的連接n譯碼方法同樣適合譯碼方法同樣適合I/O端口端口5.35.3微型計算機中存儲器的系統(tǒng)組成微型計算機中存儲器的系統(tǒng)組成5.3.1 5.3.1 存儲器芯片與存儲器芯

55、片與CPUCPU連接連接存儲芯片的數(shù)據(jù)線存儲芯片的數(shù)據(jù)線 存儲芯片的地址線存儲芯片的地址線 存儲芯片的片選端存儲芯片的片選端 存儲芯片的讀寫控制線存儲芯片的讀寫控制線1 1CPUCPU總線的負載能力總線的負載能力CPUCPU的地址、數(shù)據(jù)及控制總線的直流負載一般能的地址、數(shù)據(jù)及控制總線的直流負載一般能帶帶1 1個或幾個個或幾個TTLTTL負載。半導體存儲器基本上是由負載。半導體存儲器基本上是由MOSMOS器件組成，直流負載很小，一般在很小的計算機系器件組成，直流負載很小，一般在很小的計算機系統(tǒng)中，例如單片機應用系統(tǒng)，統(tǒng)中，例如單片機應用系統(tǒng)，CPUCPU可以直接與存儲器可以直接與存儲器芯片相連接

56、。除此之外，為了減輕芯片相連接。除此之外，為了減輕CPUCPU的負載，增強的負載，增強系統(tǒng)的可靠性，一般要采用總線驅動隔離措施，對系統(tǒng)的可靠性，一般要采用總線驅動隔離措施，對于數(shù)據(jù)總線要采用雙向驅動，對于地址總線與控制于數(shù)據(jù)總線要采用雙向驅動，對于地址總線與控制總線則要加上單向驅動，將驅動器的輸出連至存儲總線則要加上單向驅動，將驅動器的輸出連至存儲器或其他電路。器或其他電路。 一、幾點考慮一、幾點考慮2 2CPUCPU的時序與存儲器存取速度之間的配合的時序與存儲器存取速度之間的配合高速高速CPUCPU與低速存儲器之間的速度如果不與低速存儲器之間的速度如果不匹配，應在匹配，應在CPUCPU訪問存

57、儲器的周期內插入訪問存儲器的周期內插入等待脈沖等待脈沖T TW W 。3 3存儲器結構的選定存儲器結構的選定由于由于CPUCPU的數(shù)據(jù)線有的數(shù)據(jù)線有8 8、1616、3232、6464位位等幾類，相應存儲器的結構分為單體、等幾類，相應存儲器的結構分為單體、2 2體、體、4 4體、體、8 8體等，存儲器結構的選定是指體等，存儲器結構的選定是指CPUCPU與存儲器連接時，存儲器是單體結構與存儲器連接時，存儲器是單體結構還是多體結構還是多體結構 。4 4片選信號及行、列地址產生機制片選信號及行、列地址產生機制由于存儲器芯片的容量是有限的，微機中存由于存儲器芯片的容量是有限的，微機中存儲器的總容量一般

58、遠大于存儲器芯片的容量，儲器的總容量一般遠大于存儲器芯片的容量，因此，存儲器往往由多片存儲器芯片組成，在因此，存儲器往往由多片存儲器芯片組成，在CPUCPU與存儲器芯片之間必須設有片選擇譯碼電路，與存儲器芯片之間必須設有片選擇譯碼電路，一般由一般由CPUCPU的高位地址譯碼產生片選，而低位地的高位地址譯碼產生片選，而低位地址送給存儲器芯片的地址輸入端，以提供存儲址送給存儲器芯片的地址輸入端，以提供存儲芯片內部的行、列地址。芯片內部的行、列地址。 5 5DRAMDRAM控制器控制器 它是它是CPUCPU和和DRAMDRAM芯片之間的接口電路，目前芯片之間的接口電路，目前已生產出不同型號的集成芯片

59、。它將已生產出不同型號的集成芯片。它將CPUCPU的信的信號變換成適合號變換成適合DRAMDRAM芯片的信號。不同的計算芯片的信號。不同的計算機系統(tǒng)有不同的機系統(tǒng)有不同的DRAMDRAM控制器?？刂破?。 存儲芯片數(shù)據(jù)線的處理存儲芯片數(shù)據(jù)線的處理n若芯片的數(shù)據(jù)線正好若芯片的數(shù)據(jù)線正好8 8根：根：n一次可從芯片中訪問到一次可從芯片中訪問到8 8位數(shù)據(jù)位數(shù)據(jù)n全部數(shù)據(jù)線與系統(tǒng)的全部數(shù)據(jù)線與系統(tǒng)的8 8位數(shù)據(jù)總線相連位數(shù)據(jù)總線相連n若芯片的數(shù)據(jù)線不足若芯片的數(shù)據(jù)線不足8 8根：根：n一次不能從一個芯片中訪問到一次不能從一個芯片中訪問到8 8位數(shù)據(jù)位數(shù)據(jù)n利用多個芯片擴充數(shù)據(jù)位利用多個芯片擴充數(shù)據(jù)位n

60、這個擴充方式簡稱這個擴充方式簡稱“位擴充位擴充”位擴充位擴充2114（1）A9A0I/O4I/O1片選片選D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECEn多個位擴充的存儲芯片的數(shù)據(jù)線多個位擴充的存儲芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)n其它連接都一樣其它連接都一樣n這些芯片應被看作是一個整體這些芯片應被看作是一個整體n常被稱為常被稱為“芯片組芯片組”存儲芯片地址線的連接存儲芯片地址線的連接n芯片的地址線通常應全部與系統(tǒng)芯片的地址線通常應全部與系統(tǒng)的低位地址總線相連。的低位地址總線相連。n尋址時，這部分地址的譯碼是在尋址時，這部分地址的譯碼