存儲(chǔ)器接口技術(shù)——不同系統(tǒng)連接方式

1、1微型計(jì)算機(jī)原理及其應(yīng)用微型計(jì)算機(jī)原理及其應(yīng)用第五章：第五章：存儲(chǔ)器芯片的擴(kuò)展及其與系統(tǒng)總線的連接存儲(chǔ)器芯片的擴(kuò)展及其與系統(tǒng)總線的連接2第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)一般情況下，一個(gè)存儲(chǔ)器系統(tǒng)由以下幾部分組成。一般情況下，一個(gè)存儲(chǔ)器系統(tǒng)由以下幾部分組成。1.1. 基本存儲(chǔ)單元：基本存儲(chǔ)單元：一個(gè)基本存儲(chǔ)單元可以存放一位二進(jìn)制信息，其內(nèi)部一個(gè)基本存儲(chǔ)單元可以存放一位二進(jìn)制信息，其內(nèi)部具有兩個(gè)穩(wěn)定的且相互對(duì)立的狀態(tài)，并能夠在外部對(duì)其狀態(tài)進(jìn)行識(shí)別具有兩個(gè)穩(wěn)定的且相互對(duì)立的狀態(tài)，并能夠在外部對(duì)其狀態(tài)進(jìn)行識(shí)別和改

2、變。不同類型的基本存儲(chǔ)單元，決定了由其所組成的存儲(chǔ)器件的和改變。不同類型的基本存儲(chǔ)單元，決定了由其所組成的存儲(chǔ)器件的類型不同。類型不同。 2.2. 存儲(chǔ)體：存儲(chǔ)體：一個(gè)基本存儲(chǔ)單元只能保存一位二進(jìn)制信息，若要存放一個(gè)基本存儲(chǔ)單元只能保存一位二進(jìn)制信息，若要存放M MN N個(gè)二進(jìn)制信息，就需要用個(gè)二進(jìn)制信息，就需要用M MN N個(gè)基本存儲(chǔ)單元，它們按一定的規(guī)則排個(gè)基本存儲(chǔ)單元，它們按一定的規(guī)則排列起來，由這些基本存儲(chǔ)單元所構(gòu)成的陣列稱為存儲(chǔ)體或存儲(chǔ)矩陣。列起來，由這些基本存儲(chǔ)單元所構(gòu)成的陣列稱為存儲(chǔ)體或存儲(chǔ)矩陣。3.3. 地址譯碼器：地址譯碼器：由于存儲(chǔ)器系統(tǒng)是由許多存儲(chǔ)單元構(gòu)成的，每個(gè)存儲(chǔ)單由

3、于存儲(chǔ)器系統(tǒng)是由許多存儲(chǔ)單元構(gòu)成的，每個(gè)存儲(chǔ)單元一般存放元一般存放8 8位二進(jìn)制信息，為了加以區(qū)分，我們必須首先為這些存儲(chǔ)位二進(jìn)制信息，為了加以區(qū)分，我們必須首先為這些存儲(chǔ)單元編號(hào)，即分配給這些存儲(chǔ)單元不同的地址。地址譯碼器的作用就單元編號(hào)，即分配給這些存儲(chǔ)單元不同的地址。地址譯碼器的作用就是用來接受是用來接受CPUCPU送來的地址信號(hào)并對(duì)它進(jìn)行譯碼，選擇與此地址碼相對(duì)送來的地址信號(hào)并對(duì)它進(jìn)行譯碼，選擇與此地址碼相對(duì)應(yīng)的存儲(chǔ)單元，以便對(duì)該單元進(jìn)行讀應(yīng)的存儲(chǔ)單元，以便對(duì)該單元進(jìn)行讀/ /寫操作。存儲(chǔ)器地址譯碼有兩種寫操作。存儲(chǔ)器地址譯碼有兩種方式，通常稱為單譯碼與雙譯碼。方式，通常稱為單譯碼與雙

4、譯碼。單譯碼：單譯碼：單譯碼方式又稱字結(jié)構(gòu)，適用于小容量存儲(chǔ)器。單譯碼方式又稱字結(jié)構(gòu)，適用于小容量存儲(chǔ)器。雙譯碼：雙譯碼：雙譯碼結(jié)構(gòu)中，將地址譯碼器分成兩部分，即行譯碼器雙譯碼結(jié)構(gòu)中，將地址譯碼器分成兩部分，即行譯碼器( (又叫又叫X X譯碼器譯碼器) )和列譯碼器和列譯碼器( (又叫又叫Y Y譯碼器譯碼器) )。X X譯碼器輸出行地址選擇信號(hào)，譯碼器輸出行地址選擇信號(hào)，Y Y譯碼器輸出列地址選擇信號(hào)，行列選擇線交叉處即為所選中的單元。譯碼器輸出列地址選擇信號(hào)，行列選擇線交叉處即為所選中的單元。3第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 存儲(chǔ)器的

5、系統(tǒng)結(jié)構(gòu)存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)4.4. 片選與讀片選與讀/寫控制電路：寫控制電路：片選信號(hào)用以實(shí)現(xiàn)芯片的選擇。對(duì)于一片選信號(hào)用以實(shí)現(xiàn)芯片的選擇。對(duì)于一個(gè)芯片來講，只有當(dāng)片選信號(hào)有效時(shí)，才能對(duì)其進(jìn)行讀個(gè)芯片來講，只有當(dāng)片選信號(hào)有效時(shí)，才能對(duì)其進(jìn)行讀/寫操作。寫操作。片選信號(hào)一般由地址譯碼器的輸出及一些控制信號(hào)來形成，而讀片選信號(hào)一般由地址譯碼器的輸出及一些控制信號(hào)來形成，而讀/寫控制電路則用來控制對(duì)芯片的讀寫控制電路則用來控制對(duì)芯片的讀/寫操作。寫操作。 5. I/O電路：電路：I/O電路位于系統(tǒng)數(shù)據(jù)總線與被選中的存儲(chǔ)單元之間，電路位于系統(tǒng)數(shù)據(jù)總線與被選中的存儲(chǔ)單元之間，用來控制信息的讀出與寫入，必要

6、時(shí)，還可包含對(duì)用來控制信息的讀出與寫入，必要時(shí)，還可包含對(duì)I/O信號(hào)的驅(qū)信號(hào)的驅(qū)動(dòng)及放大處理功能。動(dòng)及放大處理功能。 6. 集電極開路或三態(tài)輸出緩沖器：集電極開路或三態(tài)輸出緩沖器：為了擴(kuò)充存儲(chǔ)器系統(tǒng)的容量，常為了擴(kuò)充存儲(chǔ)器系統(tǒng)的容量，常常需要將幾片常需要將幾片RAM芯片的數(shù)據(jù)線并聯(lián)使用或與雙向的數(shù)據(jù)線相芯片的數(shù)據(jù)線并聯(lián)使用或與雙向的數(shù)據(jù)線相連，這就要用到集電極開路或三態(tài)輸出緩沖器。連，這就要用到集電極開路或三態(tài)輸出緩沖器。 7. 其它外圍電路：其它外圍電路：對(duì)不同類型的存儲(chǔ)器系統(tǒng)，有時(shí)，還專門需要一對(duì)不同類型的存儲(chǔ)器系統(tǒng)，有時(shí)，還專門需要一些特殊的外圍電路，如動(dòng)態(tài)些特殊的外圍電路，如動(dòng)態(tài)RAM

7、中的預(yù)充電及刷新操作控制電中的預(yù)充電及刷新操作控制電路等，這也是存儲(chǔ)器系統(tǒng)的重要組成部分。路等，這也是存儲(chǔ)器系統(tǒng)的重要組成部分。 4第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)CPU時(shí)序/控制控制信號(hào)控制信號(hào)存儲(chǔ)體MB讀寫驅(qū)動(dòng)器MDR地址譯碼器MARN位數(shù)據(jù)總線M位地址總線5第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)存儲(chǔ)器的系統(tǒng)結(jié)構(gòu)3232=1024存儲(chǔ)單元驅(qū)動(dòng)器X譯碼器地址反向器I/O電路Y譯碼器地址反向器控制電路輸出驅(qū)動(dòng)12321232輸入輸出321

8、231讀/寫選片1A0A2A3A4A5A6A7A8A9A3212316第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 基本存儲(chǔ)器芯片模型基本存儲(chǔ)器芯片模型 在微型系統(tǒng)中，在微型系統(tǒng)中，CPU對(duì)存儲(chǔ)器進(jìn)行讀寫操作，首先要由地址總對(duì)存儲(chǔ)器進(jìn)行讀寫操作，首先要由地址總線給出地址信號(hào)，選擇要進(jìn)行讀線給出地址信號(hào)，選擇要進(jìn)行讀/寫操作的存儲(chǔ)單元，然后通過控制總寫操作的存儲(chǔ)單元，然后通過控制總線發(fā)出相應(yīng)的讀線發(fā)出相應(yīng)的讀/寫控制信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)交換。寫控制信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)交換。所以，存儲(chǔ)器芯片與所以，存儲(chǔ)器芯片與CPU之間的連接

9、，實(shí)質(zhì)上就是其與系統(tǒng)總線的連之間的連接，實(shí)質(zhì)上就是其與系統(tǒng)總線的連接，包括接，包括(1)地址線的連接；地址線的連接；(2)數(shù)據(jù)線的連接；數(shù)據(jù)線的連接；(3)控制線的連接。控制線的連接。7第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 基本存儲(chǔ)器芯片模型基本存儲(chǔ)器芯片模型 1. 地址線的位數(shù)：地址線的位數(shù)：從圖中可看出地址線的位數(shù)決定了芯片內(nèi)可尋址的單從圖中可看出地址線的位數(shù)決定了芯片內(nèi)可尋址的單元數(shù)目，如元數(shù)目，如Intel2114(1K4)有有10條地址線，則可尋址的單元數(shù)為條地址線，則可尋址的單元數(shù)為1024個(gè)；個(gè)；Intel2116(16K1)有

10、有14條地址線，則可尋址的單元數(shù)條地址線，則可尋址的單元數(shù)為為16K個(gè)。個(gè)。2. 數(shù)據(jù)線的根數(shù)：數(shù)據(jù)線的根數(shù)：RAM芯片的數(shù)據(jù)線多數(shù)為芯片的數(shù)據(jù)線多數(shù)為1條，靜態(tài)條，靜態(tài)RAM芯片一般有芯片一般有4條和條和8條。若為條。若為1條數(shù)據(jù)線，則稱為位片存貯芯片；若有條數(shù)據(jù)線，則稱為位片存貯芯片；若有4條數(shù)據(jù)線，條數(shù)據(jù)線，則該芯片可作為數(shù)據(jù)的低則該芯片可作為數(shù)據(jù)的低4位或高位或高4位；若有位；若有8條數(shù)據(jù)線，則該芯片正條數(shù)據(jù)線，則該芯片正好作為一個(gè)字節(jié)數(shù)，其引腳已指定相應(yīng)數(shù)據(jù)位的名稱。好作為一個(gè)字節(jié)數(shù)，其引腳已指定相應(yīng)數(shù)據(jù)位的名稱。 3. 控制線：控制線：RAM芯片的控制引腳信號(hào)一般有：芯片選擇信號(hào)、

11、讀芯片的控制引腳信號(hào)一般有：芯片選擇信號(hào)、讀/寫控寫控制信號(hào)，對(duì)動(dòng)態(tài)制信號(hào)，對(duì)動(dòng)態(tài)RAM（DRAM）還有行、列地址選通信號(hào)。）還有行、列地址選通信號(hào)。 8第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 基本存儲(chǔ)器芯片模型基本存儲(chǔ)器芯片模型 存儲(chǔ)芯片型號(hào)存儲(chǔ)芯片型號(hào) 存儲(chǔ)容量存儲(chǔ)容量 地址線地址線數(shù)據(jù)線數(shù)據(jù)線2101（1K1B）10241BA0A9D02114（1K4B）10244BA0A9D0D34118（1K8B） 10248B A0A9D0D76116（2K8B） 20488B A0A10D0D76232（4K8B）410248BA0A11 D0D

12、76264（8K8B）810248BA0A12D0D761256（32K8B） 3210248B A0A14D0D72732（4K8B）410248BA0A11D0D79第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 存儲(chǔ)器芯片與存儲(chǔ)器芯片與CPU的連接的連接 在實(shí)際應(yīng)用中，進(jìn)行存儲(chǔ)器與在實(shí)際應(yīng)用中，進(jìn)行存儲(chǔ)器與CPUCPU的連接需要考慮以下幾的連接需要考慮以下幾個(gè)問題：個(gè)問題：CPUCPU的總線負(fù)載能力；的總線負(fù)載能力；CPUCPU與存儲(chǔ)器之間的速度匹配；與存儲(chǔ)器之間的速度匹配；存儲(chǔ)器地址分配和片選；控制信號(hào)的連接。存儲(chǔ)器地址分配和片選；控制信號(hào)的連

13、接。(1)(1)控制線的連接：控制線的連接：即如何用即如何用CPUCPU的存儲(chǔ)器讀寫信號(hào)同存儲(chǔ)器芯片的控的存儲(chǔ)器讀寫信號(hào)同存儲(chǔ)器芯片的控制信號(hào)線連接，以實(shí)現(xiàn)對(duì)存儲(chǔ)器的讀寫操作。制信號(hào)線連接，以實(shí)現(xiàn)對(duì)存儲(chǔ)器的讀寫操作。簡單系統(tǒng)：簡單系統(tǒng)：CPUCPU讀寫信號(hào)與存儲(chǔ)器芯片的讀寫信號(hào)直接相連。讀寫信號(hào)與存儲(chǔ)器芯片的讀寫信號(hào)直接相連。復(fù)雜系統(tǒng)：復(fù)雜系統(tǒng)：CPUCPU讀寫信號(hào)和其它信號(hào)組合后與存儲(chǔ)器芯片的讀寫信讀寫信號(hào)和其它信號(hào)組合后與存儲(chǔ)器芯片的讀寫信號(hào)直接相連。號(hào)直接相連。 CPUCPU讀信號(hào)最終和存儲(chǔ)器的讀信號(hào)相連，讀信號(hào)最終和存儲(chǔ)器的讀信號(hào)相連，CPUCPU寫信號(hào)最終和存寫信號(hào)最終和存儲(chǔ)器的寫信

14、號(hào)相連。儲(chǔ)器的寫信號(hào)相連。10第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 存儲(chǔ)器芯片與存儲(chǔ)器芯片與CPU的連接的連接(2) 數(shù)據(jù)線的連接：數(shù)據(jù)線的連接：若一個(gè)芯片內(nèi)的存儲(chǔ)單元是若一個(gè)芯片內(nèi)的存儲(chǔ)單元是8位，則它自身就作位，則它自身就作為一組，其引腳為一組，其引腳D0D7可以和系統(tǒng)數(shù)據(jù)總線可以和系統(tǒng)數(shù)據(jù)總線D0D7或或D8D15直接相連。若一組芯片直接相連。若一組芯片(4個(gè)或個(gè)或8個(gè)個(gè))才能組成才能組成8位存儲(chǔ)單元的結(jié)構(gòu)，位存儲(chǔ)單元的結(jié)構(gòu)，則組內(nèi)不同芯片應(yīng)與不同的數(shù)據(jù)總線相連。則組內(nèi)不同芯片應(yīng)與不同的數(shù)據(jù)總線相連。 61168086D7D0I/O8I

15、/O12164(0)8086D7D0DIN(DOUT)2164(6)DIN(DOUT)2164(7)DIN(DOUT)D611第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 存儲(chǔ)器芯片與存儲(chǔ)器芯片與CPU的連接的連接存儲(chǔ)器芯片分組存儲(chǔ)器芯片分組位擴(kuò)展位擴(kuò)展(加大字長加大字長) 例例 用用8個(gè)個(gè)16K1bit芯片組成芯片組成16K8bit的存儲(chǔ)器。的存儲(chǔ)器。A0A13D0D1D2D716K1CSCSCSCSWEWEWEWE16K1D0D1D2D712第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 存儲(chǔ)器芯片與存儲(chǔ)

16、器芯片與CPU的連接的連接(3) 地址線的連接：地址線的連接：將用以將用以“字選字選”的低位地址總線直接與存貯芯的低位地址總線直接與存貯芯片的地址引腳相連，將用以片的地址引腳相連，將用以“片選片選”的高位地址總線送入譯碼器。的高位地址總線送入譯碼器。 可以根據(jù)所選用的半導(dǎo)體存儲(chǔ)器芯片地址線的多少，把可以根據(jù)所選用的半導(dǎo)體存儲(chǔ)器芯片地址線的多少，把CPUCPU的地址線分為芯片的地址線分為芯片外外( (指存儲(chǔ)器芯片指存儲(chǔ)器芯片) )地址和芯片內(nèi)的地址，地址和芯片內(nèi)的地址，片外地址經(jīng)地址譯碼器譯碼后輸出片外地址經(jīng)地址譯碼器譯碼后輸出。作。作為存儲(chǔ)器芯片的片選信號(hào)，用來選中為存儲(chǔ)器芯片的片選信號(hào)，用來

17、選中CPUCPU所要訪問的存儲(chǔ)器芯片。所要訪問的存儲(chǔ)器芯片。片內(nèi)地址線片內(nèi)地址線直接接到所要訪問的存儲(chǔ)器芯片的地址引腳直接接到所要訪問的存儲(chǔ)器芯片的地址引腳，用來直接選中該芯片中的一個(gè)存儲(chǔ)，用來直接選中該芯片中的一個(gè)存儲(chǔ)單元。對(duì)單元。對(duì)4 4K K 8b8b的的27322732而言，片外地址線為而言，片外地址線為A A19A A1212，片內(nèi)地址線為片內(nèi)地址線為A A1111A A0 0；對(duì)對(duì)2 2K K 8b8b的的61166116而言，片外地址線為而言，片外地址線為A A1919A A1111，片內(nèi)地址線為，片內(nèi)地址線為A A1010A A0 0。27328086譯碼器A19A12A11A

18、0A11A061168086譯碼器A19A11A10A0A10A013第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 存儲(chǔ)器芯片與存儲(chǔ)器芯片與CPU的連接的連接字?jǐn)U展字?jǐn)U展(擴(kuò)大地址擴(kuò)大地址) CSWECSWECSWECSWE16K416K416K416K4A0A13WED0D1D2D3譯碼器譯碼器A14A15123D0 D3D0 D3D0 D3D0 D314第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 存儲(chǔ)器芯片與存儲(chǔ)器芯片與CPU的連接的連接 組成一個(gè)存儲(chǔ)系統(tǒng)通常是由多個(gè)存儲(chǔ)芯片組成。組成一個(gè)存儲(chǔ)系統(tǒng)通常

19、是由多個(gè)存儲(chǔ)芯片組成。CPUCPU每次訪每次訪問內(nèi)存只能對(duì)一個(gè)存儲(chǔ)單元進(jìn)行讀或?qū)?，這個(gè)單元位于某個(gè)芯片問內(nèi)存只能對(duì)一個(gè)存儲(chǔ)單元進(jìn)行讀或?qū)?，這個(gè)單元位于某個(gè)芯片中或一組芯片中。因此，首先要找到這個(gè)或這組芯片，這就是所中或一組芯片中。因此，首先要找到這個(gè)或這組芯片，這就是所謂的片選問題。換句話說，就是每當(dāng)謂的片選問題。換句話說，就是每當(dāng)CPUCPU訪問內(nèi)存，如何產(chǎn)生相應(yīng)訪問內(nèi)存，如何產(chǎn)生相應(yīng)芯片的片選信號(hào)。指定一個(gè)存貯單元是由芯片的片選信號(hào)。指定一個(gè)存貯單元是由CPUCPU給出的地址來決定的，給出的地址來決定的，硬件尋址的方法是將地址總線分成兩部分。一部分直接送入芯片硬件尋址的方法是將地址總線分成

20、兩部分。一部分直接送入芯片進(jìn)行進(jìn)行“片內(nèi)地址譯碼片內(nèi)地址譯碼”，確定片內(nèi)單元的位置；另一部分送入譯，確定片內(nèi)單元的位置；另一部分送入譯碼器進(jìn)行碼器進(jìn)行“片外地址譯碼片外地址譯碼”產(chǎn)生片選信號(hào)。產(chǎn)生片選信號(hào)。 通常我們有三種片選方法：通常我們有三種片選方法：線選法、全譯碼法、部分譯碼法線選法、全譯碼法、部分譯碼法。 15第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 存儲(chǔ)器芯片與存儲(chǔ)器芯片與CPU的連接的連接線選法線選法 在剩余的高位地址總線中，任選一位作為片選信號(hào)直接與在剩余的高位地址總線中，任選一位作為片選信號(hào)直接與存貯芯片的存貯芯片的CS引腳相連，

21、這種方式就稱為線選法。其特點(diǎn)是無需引腳相連，這種方式就稱為線選法。其特點(diǎn)是無需譯碼器，但有較多的地址重疊區(qū)。該方法適用于存儲(chǔ)器容量不大，譯碼器，但有較多的地址重疊區(qū)。該方法適用于存儲(chǔ)器容量不大，所使用的存儲(chǔ)芯片數(shù)量不多，而所使用的存儲(chǔ)芯片數(shù)量不多，而CPU尋址空間遠(yuǎn)遠(yuǎn)大于存儲(chǔ)器容尋址空間遠(yuǎn)遠(yuǎn)大于存儲(chǔ)器容量。量。（1）1KBCS（2）1KBCS（3）1KBCS（4）1KBCSA10A11A13A11A0A916第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 存儲(chǔ)器芯片與存儲(chǔ)器芯片與CPU的連接的連接線選法線選法 例例5-1：用：用5片片Intel6116

22、(2K8)組成組成10K8位的存儲(chǔ)器位的存儲(chǔ)器系統(tǒng)。求每塊芯片的地址范圍。系統(tǒng)。求每塊芯片的地址范圍。RAM2KBRAM2KBRAM2KBCSCSCSCSCSA11A12A13A14A15D0-D7A0-A10（3）（4）（5）RAM2KBRAM2KB（1）（2）17第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 存儲(chǔ)器芯片與存儲(chǔ)器芯片與CPU的連接的連接線選法線選法A15 A14 A13 A 12 A11 A10-A0 地 址范圍 0 1 1 1 1 0 0 7800H 0 1 1 1 1 1 1 7FFFH 1 0 1 1 1 0 0 B800H

23、1 0 1 1 1 1 1 BFFFH 1 1 0 1 1 0 0 C800H 1 1 0 1 1 1 1 CFFFH 1 1 1 0 1 0 0 E800H 1 1 1 0 1 1 1 EFFFH 1 1 1 1 0 0 0 F000H 1 1 1 1 0 1 1 F7FFH存儲(chǔ)器存儲(chǔ)器5地址范圍地址范圍存儲(chǔ)器存儲(chǔ)器4地址范圍地址范圍存儲(chǔ)器存儲(chǔ)器3地址范圍地址范圍存儲(chǔ)器存儲(chǔ)器2地址范圍地址范圍存儲(chǔ)器存儲(chǔ)器1地址范圍地址范圍18第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 存儲(chǔ)器芯片與存儲(chǔ)器芯片與CPU的連接的連接線選法線選法A19 A18 A17

24、A16 A15 A14 A13 A 12 A11 A10-A0 地 址范圍? 0 1 1 1 1 0 0 ?7800H? 0 1 1 1 1 1 1 ?7FFFH ? 1 0 1 1 1 0 0 ?B800H? 1 0 1 1 1 1 1 ?BFFFH ? 1 1 0 1 1 0 0 ?C800H? 1 1 0 1 1 1 1 ?CFFFH? 1 1 1 0 1 0 0 ?E800H? 1 1 1 0 1 1 1 ?EFFFH ? 1 1 1 1 0 0 0 ?F000H? 1 1 1 1 0 1 1 ?F7FFH19第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片

25、的擴(kuò)展與連接 存儲(chǔ)器芯片與存儲(chǔ)器芯片與CPU的連接的連接全譯碼法全譯碼法 除去與存儲(chǔ)芯片直接相連的低位地址總線之外，將剩余的地址總線全部除去與存儲(chǔ)芯片直接相連的低位地址總線之外，將剩余的地址總線全部送入送入“片外地址譯碼器片外地址譯碼器”中進(jìn)行譯碼的方法就稱為全譯碼法。其特點(diǎn)是物理地址中進(jìn)行譯碼的方法就稱為全譯碼法。其特點(diǎn)是物理地址與實(shí)際存儲(chǔ)單元一一對(duì)應(yīng)，但譯碼電路復(fù)雜。與實(shí)際存儲(chǔ)單元一一對(duì)應(yīng)，但譯碼電路復(fù)雜。 8KB(2)CS8KB(1)CS 8KB(8)CS 3-8譯碼器A0A12A13A15Y0Y1Y720第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展

26、與連接 存儲(chǔ)器芯片與存儲(chǔ)器芯片與CPU的連接的連接全譯碼法全譯碼法 例例5-2：用：用16片片Intel6232(4K8)組成組成64K8位的存儲(chǔ)器位的存儲(chǔ)器系統(tǒng)。求每塊芯片的地址范圍。系統(tǒng)。求每塊芯片的地址范圍。4KB (1)4KB (2)4KB (16)譯譯碼碼器器CSCSCSY0Y1Y15A15-A12.21第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 存儲(chǔ)器芯片與存儲(chǔ)器芯片與CPU的連接的連接全譯碼法全譯碼法A15 A14 A13 A 12 A11 A10-A0 地地 址范圍址范圍 0 0 0 0 0 0 0 Y1 0000H-0FFFH 0

27、 0 0 1 0 0 0 Y2 1000H-1FFFH 0 0 1 0 0 0 0 Y3 2000H-2FFFH 1 1 0 1 0 0 0 Y14 D000H-DFFFH 1 1 1 0 0 0 0 Y15 E000H-EFFFH 1 1 1 1 0 0 0 Y16 F000H-FFFFH 存儲(chǔ)器存儲(chǔ)器1地址范圍地址范圍存儲(chǔ)器存儲(chǔ)器2地址范圍地址范圍存儲(chǔ)器存儲(chǔ)器3地址范圍地址范圍存儲(chǔ)器存儲(chǔ)器14地址范圍地址范圍存儲(chǔ)器存儲(chǔ)器15地址范圍地址范圍存儲(chǔ)器存儲(chǔ)器16地址范圍地址范圍22第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 存儲(chǔ)器芯片與存儲(chǔ)器芯片與C

28、PU的連接的連接部分譯碼法部分譯碼法 除去與存儲(chǔ)芯片直接相連的低位地址總線之外，剩余的部分不是全部參除去與存儲(chǔ)芯片直接相連的低位地址總線之外，剩余的部分不是全部參與譯碼的方法就稱為部分譯碼。其特點(diǎn)是譯碼電路比較簡單，但出現(xiàn)與譯碼的方法就稱為部分譯碼。其特點(diǎn)是譯碼電路比較簡單，但出現(xiàn)“地址重疊地址重疊區(qū)區(qū)”，一個(gè)存貯單元可以由多個(gè)地址對(duì)應(yīng)。，一個(gè)存貯單元可以由多個(gè)地址對(duì)應(yīng)。 23第五章：存儲(chǔ)器及其接口第五章：存儲(chǔ)器及其接口存儲(chǔ)器芯片的擴(kuò)展與連接存儲(chǔ)器芯片的擴(kuò)展與連接 存儲(chǔ)器芯片與存儲(chǔ)器芯片與CPU的連接的連接部分譯碼法部分譯碼法 例例5-3：用：用8片片Intel6116(2K8)組成組成16K8位的存儲(chǔ)器系位的存儲(chǔ)器系統(tǒng)。求每塊芯片的地址范圍。統(tǒng)。求每塊芯片的地址范圍。2KB (1)2KB (2)2KB (8)譯譯碼碼器器CSCSCSY0Y1Y7A