第6章 總線系統(tǒng)

1、第6章 總線系統(tǒng)總線是計(jì)算機(jī)系統(tǒng)中多個(gè)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路提供了信息傳輸和功能擴(kuò)展的通道采用總線結(jié)構(gòu)方式，主要是由于其在系統(tǒng)設(shè)計(jì)、生產(chǎn)、使用和維護(hù)方面具有諸多的優(yōu)越性6.1 總線系統(tǒng)概述6.1.1 總線的基本概念6.1.2 總線的連接方式6.1.3 總線接口6.1.4 總線的內(nèi)部結(jié)構(gòu)6.1.1總線的基本概念數(shù)字計(jì)算機(jī)是由若干個(gè)系統(tǒng)功能部件構(gòu)成的這些部件連接在一起才能形成完整的計(jì)算機(jī)系統(tǒng)總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路由系統(tǒng)中各個(gè)功能部件所共享總線的特點(diǎn)在于其公用性可同時(shí)掛接多個(gè)部件或設(shè)備借助于總線連接，計(jì)算機(jī)在各系統(tǒng)功能部件之間實(shí)現(xiàn)地址、

2、數(shù)據(jù)和控制信息的交換，并在爭(zhēng)用資源的基礎(chǔ)上進(jìn)行工作6.1.1總線的基本概念一個(gè)單處理器系統(tǒng)中的總線，大致可分為三類：內(nèi)部總線系統(tǒng)總線外部總線6.1.1總線的基本概念 內(nèi)部總線： CPU內(nèi)部連接各寄存器及運(yùn)算部件的總線 系統(tǒng)總線：CPU同計(jì)算機(jī)系統(tǒng)的其他功能部件（如存儲(chǔ)器、通道等）連接的總線系統(tǒng)總線有多種標(biāo)準(zhǔn)接口從16位的ISA，到32/64位的PCI、AGP乃至PCI Express系統(tǒng)總線中包括局部總線局部總線是系統(tǒng)總線向多層結(jié)構(gòu)發(fā)展的結(jié)果6.1.1總線的基本概念 外部總線：用來連接外部設(shè)備或其他計(jì)算機(jī)的總線，又稱為I/O接口如用于連接并行打印機(jī)的Centronics總線用于串行通信的RS-

3、232總線、通用串行總線USB和IEEE-1394用于硬磁盤接口的IDE、SCSI總線等6.1.1總線的基本概念1. 總線的特性2. 總線的標(biāo)準(zhǔn)化3. 總線的主要參數(shù)1. 總線的特性1）物理特性2）功能特性3）電氣特性4）時(shí)間特性1）物理特性指總線的物理連接方式包括總線的根數(shù)，總線的插頭插座的形狀，引腳線的排列方式等2）功能特性描述總線中每一根線的功能地址總線的寬度指明了總線能夠直接訪問的存儲(chǔ)器地址空間范圍；數(shù)據(jù)總線的寬度指明了訪問一次存儲(chǔ)器或外設(shè)所能交換數(shù)據(jù)的位數(shù)；控制總線包括CPU發(fā)出的各種控制命令（如存儲(chǔ)器讀/寫、I/O讀/寫等），請(qǐng)求信號(hào)與仲裁信號(hào)，外設(shè)與CPU的時(shí)序同步信號(hào)，中斷信號(hào)

4、，DMA控制信號(hào)等等3）電氣特性定義每一根線上信號(hào)的傳遞方向及有效電平范圍送入CPU的信號(hào)叫輸入信號(hào)（IN），從CPU發(fā)出的信號(hào)叫輸出信號(hào)（OUT）例如，IBM PC/XT總線的A0A19是地址輸出線，D0D7是雙向數(shù)據(jù)線，既可作為數(shù)據(jù)輸入線又可作為數(shù)據(jù)輸出線總線的電平都符合TTL電平的定義4）時(shí)間特性定義每根線在什么時(shí)間有效即規(guī)定總線上各信號(hào)有效的時(shí)序關(guān)系2. 總線的標(biāo)準(zhǔn)化對(duì)于相同的指令系統(tǒng)、相同的功能，不同廠家生產(chǎn)的功能部件在具體實(shí)現(xiàn)上幾乎沒有相同的但各廠家生產(chǎn)的相同功能部件卻可以互換使用這是由于它們都遵守了相同的系統(tǒng)總線要求IBM PC兼容微機(jī)系統(tǒng)中采用的標(biāo)準(zhǔn)總線ISA總線（16位，帶寬

5、16MB/s）EISA總線（32位，帶寬33MB/s）VESA總線（32位，帶寬133MB/s）PCI總線（64位，帶寬533MB/s）2. 總線的參數(shù)1）總線寬度2）總線頻率3）總線帶寬1）總線寬度總線寬度總線能同時(shí)傳送的數(shù)據(jù)的二進(jìn)制位（bit）數(shù)如16位總線、32位總線指的就是總線具有16位或32位的數(shù)據(jù)傳輸能力2）總線頻率總線頻率總線的實(shí)際工作頻率也就是一秒鐘傳輸數(shù)據(jù)的次數(shù)是總線工作速度的一個(gè)重要參數(shù)工作頻率越高，速度越快總線頻率通常用MHz表示如33MHz、100 MHz、400 MHz、800 MHz等1Hz = 1/s3）總線帶寬總線帶寬總線本身所能達(dá)到的最高數(shù)據(jù)傳輸速率單位是兆字

6、節(jié)每秒（MB/s）是衡量總線性能的重要指標(biāo)總線帶寬越寬，傳輸效率也就越高總線帶寬與總線寬度和總線頻率的關(guān)系：(MHz) 總線頻率(bit/B) 8(bit) 總線寬度(MB/s) 總線帶寬【例6-1】 某總線在一個(gè)總線周期中并行傳送32位數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，總線帶寬是多少? 如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，總線帶寬是多少?【解】總線帶寬=(32bit/8bit/B)33MHz=(32bit/8bit/B)33M/s=132MB/s 總線帶寬=(64bit/8bit/B)66MHz=(64bit/8bit/B)6

7、6M/s=528MB/s 6.1.2總線的連接方式總線的排列布置、總線與其他各類部件的連接方式，對(duì)計(jì)算機(jī)系統(tǒng)性能而言尤其重要根據(jù)連接方式的不同，單機(jī)系統(tǒng)中采用的總線結(jié)構(gòu)可分成三種基本類型：?jiǎn)慰偩€結(jié)構(gòu)、雙總線結(jié)構(gòu)、三總線結(jié)構(gòu)6.1.2總線的連接方式總線的排列布置、總線與其他各類部件的連接方式，對(duì)計(jì)算機(jī)系統(tǒng)性能而言尤其重要根據(jù)連接方式的不同，單機(jī)系統(tǒng)中采用的總線結(jié)構(gòu)可分成三種基本類型：?jiǎn)慰偩€結(jié)構(gòu)、雙總線結(jié)構(gòu)、三總線結(jié)構(gòu)1）單總線結(jié)構(gòu)在許多單處理器的計(jì)算機(jī)中，使用一條單一的系統(tǒng)總線來連接CPU、主存和I/O設(shè)備要求連接到總線上的邏輯部件都必須高速運(yùn)行，以便在某些設(shè)備需要使用總線時(shí)能迅速獲得總線控制權(quán)

8、，當(dāng)不再使用總線時(shí)也能迅速放棄總線控制權(quán)否則，由于一條總線由多個(gè)功能部件共用，有可能導(dǎo)致很大的時(shí)間延遲在單總線系統(tǒng)中，對(duì)輸入/輸出設(shè)備的操作與主存的操作方法完全一樣當(dāng)CPU把指令的地址字段送到總線上時(shí)，如果該地址字段對(duì)應(yīng)的地址是主存地址，則主存予以響應(yīng)，在CPU和主存間發(fā)生數(shù)據(jù)傳送數(shù)據(jù)傳送的方向由指令操作碼決定如果該地址字段對(duì)應(yīng)的地址是外圍設(shè)備地址，則外圍設(shè)備予以響應(yīng)，在CPU和對(duì)應(yīng)的外圍設(shè)備間發(fā)生數(shù)據(jù)傳送數(shù)據(jù)傳送的方向也由指令操作碼決定在單總線系統(tǒng)中，某些外圍設(shè)備也可以指定地址外圍設(shè)備通過與CPU中的總線控制部件交換控制信號(hào)的方式占有總線一旦外圍設(shè)備得到總線控制權(quán)，就可以向總線發(fā)送地址信號(hào)，

9、指定要與哪一個(gè)設(shè)備進(jìn)行信息交換如果一個(gè)由外圍設(shè)備指定的地址對(duì)應(yīng)于一個(gè)主存單元，則主存予以響應(yīng)于是在主存和外設(shè)間將進(jìn)行直接存儲(chǔ)器傳送（Direct Memory Access，DMA）單總線結(jié)構(gòu)的優(yōu)點(diǎn)容易擴(kuò)展成多CPU系統(tǒng)只要在系統(tǒng)總線上掛接多個(gè)CPU即可單總線結(jié)構(gòu)的缺點(diǎn)由于所有邏輯部件都掛在同一個(gè)總線上，因此總線只能分時(shí)工作即某一個(gè)時(shí)間只能允許一對(duì)部件之間傳送數(shù)據(jù)這就使信息傳送的吞吐量受到限制2）雙總線結(jié)構(gòu)雙總線系統(tǒng)結(jié)構(gòu)在CPU和主存間設(shè)置了一組高速的存儲(chǔ)總線使CPU可通過專用的存儲(chǔ)總線與存儲(chǔ)器交換信息，減輕系統(tǒng)總線的負(fù)擔(dān)同時(shí)主存仍可通過系統(tǒng)總線與外設(shè)進(jìn)行DMA操作，而不必經(jīng)過CPU當(dāng)然，這種

10、雙總線系統(tǒng)是以增加硬件為代價(jià)的3）三總線結(jié)構(gòu)總線系統(tǒng)結(jié)構(gòu)是在雙總線系統(tǒng)基礎(chǔ)上增加I/O總線形成的系統(tǒng)總線是CPU、主存和通道（IOP）之間進(jìn)行數(shù)據(jù)傳送的公共通路I/O總線是多個(gè)外圍設(shè)備與通道之間進(jìn)行數(shù)據(jù)傳送的公共通路DMA方式中，外設(shè)與主存間直接交換數(shù)據(jù)而不經(jīng)過CPU，從而減輕了CPU對(duì)數(shù)據(jù)輸入輸出的控制通道方式I/O可進(jìn)一步提高CPU的效率通道實(shí)際上是一臺(tái)具有特殊功能的處理器，又稱為IOP（I/O Processor，I/O處理器）分擔(dān)CPU的一部分功能，實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理，完成外設(shè)與主存之間的數(shù)據(jù)傳送由于增加了IOP，整個(gè)系統(tǒng)的工作效率可以大大提高然而，這是以增加更多的硬件為代價(jià)的4）多

11、總線結(jié)構(gòu) 多總線：在CPU、主存、I/O之間互聯(lián)采用多條總線。如圖所示。 高速的CPU總線：CPU和cache之間采用 系統(tǒng)總線：主存連在其上。 高速總線上可以連接高速LAN（100Mb/s局域網(wǎng)）、視頻接口、圖形接口、SCSI接口（支持本地磁盤驅(qū)動(dòng)器和其他外設(shè)）、Firewire接口（支持大容量I/O設(shè)備）。高速總線通過擴(kuò)充總線接口與擴(kuò)充總線相連，擴(kuò)充總線上可以連接串行方式工作的I/O設(shè)備。 通過橋CPU總線、系統(tǒng)總線和高速總線彼此相連。橋?qū)嵸|(zhì)上是一種具有緩沖、轉(zhuǎn)換、控制功能的邏輯電路。 多總線結(jié)構(gòu)體現(xiàn)了高速、中速、低速設(shè)備連接到不同的總線上同時(shí)進(jìn)行工作，以提高總線的效率和吞吐量，而且處理器

12、結(jié)構(gòu)的變化不影響高速總線。6.1.3總線的內(nèi)部結(jié)構(gòu)1早期總線的內(nèi)部結(jié)構(gòu)2當(dāng)代總線的內(nèi)部結(jié)構(gòu)1早期總線內(nèi)部結(jié)構(gòu)實(shí)際上是處理器芯片引腳的延伸，是處理器與I/O設(shè)備適配器的通道這種簡(jiǎn)單的總線一般由50100根信號(hào)線組成按功能特性可分為：數(shù)據(jù)（總）線、地址（總）線、控制（總）線1）數(shù)據(jù)總線數(shù)據(jù)總線（Data Bus，DB）是在計(jì)算機(jī)系統(tǒng)各部件之間傳輸數(shù)據(jù)信息的信號(hào)線，數(shù)據(jù)總線是雙向的數(shù)據(jù)線的根數(shù)稱為數(shù)據(jù)總線的寬度，通常為8、16、32或64由于每根數(shù)據(jù)線每次傳送1位二進(jìn)制數(shù)，所以數(shù)據(jù)線的根數(shù)決定了每次能同時(shí)傳送的二進(jìn)制的位數(shù)數(shù)據(jù)總線的寬度是表現(xiàn)系統(tǒng)總體性能的關(guān)鍵因素之一如果數(shù)據(jù)總線的寬度為8位，而指令

13、長(zhǎng)度為16位，那么在每個(gè)指令周期中需要兩次訪問存儲(chǔ)器才能取回完整的16位指令2）地址總線地址總線（Address Bus，AB）是在計(jì)算機(jī)系統(tǒng)各個(gè)部件之間傳輸?shù)刂沸畔⒌男盘?hào)線用來規(guī)定數(shù)據(jù)總線上的數(shù)據(jù)來自何處或?qū)⒈凰屯翁幍刂房偩€是單向的如果CPU要從存儲(chǔ)器中讀取一個(gè)信息，將要讀取的信息的存儲(chǔ)器地址放到地址總線上從給定的存儲(chǔ)器地址中取出所需要的信息地址總線的寬度決定了計(jì)算機(jī)系統(tǒng)能夠使用的最大的存儲(chǔ)器容量3）控制總線控制總線（Control Bus，CB）是在計(jì)算機(jī)系統(tǒng)各部件之間傳輸控制信息的信號(hào)線作用是對(duì)數(shù)據(jù)總線、地址總線的訪問及使用實(shí)施控制控制線中每一根線都是單向的用來指明數(shù)據(jù)傳送的方向、中斷

14、請(qǐng)求和定時(shí)控制等控制總線上傳輸?shù)目刂菩畔?，其作用就是在?jì)算機(jī)系統(tǒng)各個(gè)部件之間發(fā)送操作命令和定時(shí)信息命令信息規(guī)定了要執(zhí)行的具體操作定時(shí)信息則規(guī)定了數(shù)據(jù)信息和地址信息的時(shí)效性隨著計(jì)算機(jī)技術(shù)的發(fā)展，這種簡(jiǎn)單總線結(jié)構(gòu)逐漸暴露出一些不足：第一，CPU是總線上的惟一主控者即使后來增加了具有簡(jiǎn)單仲裁邏輯的DMA控制器以支持DMA傳送，但是仍不能滿足多CPU環(huán)境的要求第二，總線信號(hào)是CPU引腳信號(hào)的延伸所以總線結(jié)構(gòu)與CPU緊密相關(guān)，通用性較差2當(dāng)代總線內(nèi)部結(jié)構(gòu)當(dāng)代總線是一些標(biāo)準(zhǔn)總線追求與結(jié)構(gòu)、CPU、技術(shù)無關(guān)的開發(fā)標(biāo)準(zhǔn)滿足包括多CPU在內(nèi)的主控者環(huán)境需求在當(dāng)代總線結(jié)構(gòu)中，CPU與Cache作為一個(gè)模塊與總線相

15、連系統(tǒng)中允許存在多個(gè)這樣的處理器模塊總線控制器負(fù)責(zé)在幾個(gè)總線請(qǐng)求者之間進(jìn)行協(xié)調(diào)與仲裁整個(gè)總線結(jié)構(gòu)分成四個(gè)部分：1）數(shù)據(jù)傳送總線2）仲裁總線3）中斷和同步總線4）公用線1）數(shù)據(jù)傳送總線由地址線、數(shù)據(jù)線、控制線組成，結(jié)構(gòu)與早期總線類似，有32條地址線，32或64條數(shù)據(jù)線2）仲裁總線包括總線請(qǐng)求線和總線授權(quán)線3）中斷和同步總線處理帶優(yōu)先級(jí)的中斷操作，包括中斷請(qǐng)求線和中斷認(rèn)可線4）公用線包括時(shí)鐘信號(hào)線、電源線、地線、系統(tǒng)復(fù)位線以及加電或斷電的時(shí)序信號(hào)線等3總線結(jié)構(gòu)實(shí)例 大多數(shù)計(jì)算機(jī) 采用了分層次 的多總線結(jié)構(gòu)。 右圖它是一個(gè) 三層次的多總 線結(jié)構(gòu)即有 CPU總線、 PCI總線和 ISA總線。3總線結(jié)構(gòu)

16、實(shí)例Pentium機(jī)的總線結(jié)構(gòu)分為三層：CPU總線、PCI總線和ISA總線。 CPUCPUPCIPCIISAISA北北橋橋南南橋橋6.2 總線接口6.2.1 信息傳送方式6.2.2 總線的接口的基本概念6.2.1信息傳送方式信息的傳送方式信息的傳送方式 計(jì)算機(jī)系統(tǒng)中，傳輸信息基本有三種方式：串行傳送并行傳送分時(shí)傳送出于速度和效率上的考慮，系統(tǒng)總線上傳送的信息必須采用并行傳送方式。分時(shí)傳送即總線的分時(shí)復(fù)用。6.2.1信息傳送方式 串行傳送使用一條傳輸線，采用脈沖傳送。主要優(yōu)點(diǎn)是只需要一條傳輸線，這一點(diǎn)對(duì)長(zhǎng)距離傳輸顯得特別重要，不管傳送的數(shù)據(jù)量有多少，只需要一條傳輸線，成本比較低廉。缺點(diǎn)就是速度慢

17、6.2.1信息傳送方式 并行傳送每一數(shù)據(jù)位需要一條傳輸線，一般采用電位傳送。分時(shí)傳送總線復(fù)用或是共享總線的部件分時(shí)使用總線。 6.2.2總線接口的基本概念外圍設(shè)備種類繁多，速度各異，不可能簡(jiǎn)單地把外圍設(shè)備全部連接到CPU上，而是將外圍設(shè)備同適配器（Adapter）部件連接起來通過適配器實(shí)現(xiàn)高速CPU與低速外設(shè)間工作速度上的匹配和同步完成計(jì)算機(jī)和外設(shè)間的所有數(shù)據(jù)傳送和控制適配器通常稱為接口（Interface）6.2.2總線接口的基本概念接口就是指CPU和主存、外圍設(shè)備之間通過總線進(jìn)行連接的邏輯部件接口部件在動(dòng)態(tài)連接的兩個(gè)部件之間起著“轉(zhuǎn)換器”的作用，以便實(shí)現(xiàn)彼此之間的信息傳送一個(gè)典型的計(jì)算機(jī)系

18、統(tǒng)具有不同類型的外圍設(shè)備，因而會(huì)有不同類型的接口CPU、接口和外圍設(shè)備間的連接關(guān)系外圍設(shè)備本身帶有設(shè)備控制器通過接口接收來自CPU的信息，并將信息傳送到設(shè)備或者從設(shè)備中讀出信息傳送到接口，由接口傳給CPU由于外圍設(shè)備種類繁多且速度不同，因而每種設(shè)備都有適應(yīng)自己工作特點(diǎn)的設(shè)備控制器外圍設(shè)備本身與它自己的控制電路，統(tǒng)稱為外圍設(shè)備一使所有外圍設(shè)備彼此兼容并能在一起工作，CPU規(guī)定了不同的信息傳送控制方法不管什么外圍設(shè)備，只要選用某種數(shù)據(jù)傳送方法，并按其規(guī)定通過總線和主機(jī)連接，就可以進(jìn)行信息交換通常在總線和每個(gè)外圍設(shè)備的設(shè)備控制器之間，使用一個(gè)適配器（接口）電路來保證外圍設(shè)備用計(jì)算機(jī)系統(tǒng)特性所要求的形

19、式發(fā)送和接收信息接口邏輯通常做成標(biāo)準(zhǔn)化的部件，稱為標(biāo)準(zhǔn)接口一個(gè)標(biāo)準(zhǔn)接口可連接一個(gè)設(shè)備，也可連接多個(gè)設(shè)備典型的接口通常具有如下功能：1）控制接口靠程序的指令信息來控制外圍設(shè)備的動(dòng)作，如啟動(dòng)、關(guān)閉設(shè)備等2）緩沖接口在外圍設(shè)備和計(jì)算機(jī)系統(tǒng)其他部件間起緩沖器作用，用以補(bǔ)償各種設(shè)備在速度上的差異3）狀態(tài)接口監(jiān)視外圍設(shè)備的工作狀態(tài)并保存狀態(tài)信息，供CPU查詢外圍設(shè)備時(shí)進(jìn)行分析之用4）轉(zhuǎn)換接口可完成所要求的數(shù)據(jù)轉(zhuǎn)換工作，如并串轉(zhuǎn)換或串并轉(zhuǎn)換，數(shù)據(jù)能在外圍設(shè)備和CPU間正確傳送5）整理接口可完成一些特別的功能，如在需要時(shí)修改字計(jì)數(shù)器或當(dāng)前主存地址寄存器6）程序中斷每當(dāng)外圍設(shè)備向CPU請(qǐng)求某種動(dòng)作時(shí)，接口即向C

20、PU發(fā)出中斷請(qǐng)求信號(hào)；如果設(shè)備完成了一個(gè)操作或設(shè)備發(fā)生錯(cuò)誤，接口也會(huì)產(chǎn)生中斷事實(shí)上，一個(gè)適配器必然有兩個(gè)接口：一是和系統(tǒng)總線的接口CPU和適配器進(jìn)行數(shù)據(jù)交換采用并行方式二是和外設(shè)的接口適配器和外設(shè)進(jìn)行數(shù)據(jù)交換可采用并行方式，也可采用串行方式根據(jù)外圍設(shè)備采用的數(shù)據(jù)交換方式的不同，適配器（接口）可分為串行數(shù)據(jù)接口和并行數(shù)據(jù)接口兩大類6.3 總線的仲裁6.3.1 集中式仲裁6.3.2 分布式仲裁總線的控制就是決定共享總線的部件如何獲得總線的使用權(quán)（控制權(quán)），總線控制部件是總線的仲裁機(jī)構(gòu)連接到總線上的功能模塊有主動(dòng)和被動(dòng)兩種模式主動(dòng)模式的模塊稱為主方（Master）可以啟動(dòng)一個(gè)總線周期被動(dòng)模式的模塊稱

21、為從方（Slave）只能響應(yīng)主方的請(qǐng)求CPU模塊在不同時(shí)間里既可用作主方，也可用作從方，而存儲(chǔ)器模塊只能用作從方由于總線是在多個(gè)部件之間共享的，每一次總線操作只能有一個(gè)主方占用總線控制權(quán)，但是同一時(shí)間里可以有一個(gè)或多個(gè)從方主方是那些在某個(gè)時(shí)刻獨(dú)占總線的部件，一般會(huì)在占有總線之前發(fā)出總線占用請(qǐng)求除了CPU模塊外，I/O功能模塊、DMA控制器也可以作為主方提出總線請(qǐng)求為解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)的問題，必須設(shè)置總線仲裁部件以某種方式選擇其中一個(gè)主設(shè)備作為總線的下一個(gè)主方對(duì)多個(gè)主設(shè)備提出的占用總線請(qǐng)求，一般可采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁按照總線仲裁電路位置的不同，仲裁方式分為集中式仲裁和分布式

22、仲裁兩類6.3.1集中式仲裁在集中式仲裁中，每個(gè)功能模塊有兩條線連到中央仲裁器一條是送往仲裁器的總線請(qǐng)求信號(hào)線BR一條是仲裁器送出的總線授權(quán)信號(hào)線BG對(duì)單處理器系統(tǒng)總線而言，中央仲裁器又稱為總線控制器是CPU的一部分按照目前的總線標(biāo)準(zhǔn)，中央仲裁器一般是一個(gè)單獨(dú)的功能模塊1）菊花鏈查詢方式總線中有一條BS線，標(biāo)明總線的狀態(tài)1表示總線正被某個(gè)主方所使用0表示總線空閑中央仲裁器設(shè)備接口0設(shè)備接口n設(shè)備接口1DABSBRBG(a)鏈?zhǔn)讲樵兎绞教攸c(diǎn)：特點(diǎn)：總線授權(quán)信號(hào)BG采用串行方式從一個(gè)I/O接口傳送到下一個(gè)I/O接口如BG到達(dá)的接口無總線請(qǐng)求，則繼續(xù)往下查詢?nèi)鏐G到達(dá)的接口有總線請(qǐng)求，BG信號(hào)便不再

23、往下查詢意味著該I/O接口獲得了總線控制權(quán)顯然，在查詢鏈中離中央仲裁器最近的設(shè)備具有最高優(yōu)先級(jí)，離中央仲裁器越遠(yuǎn)的設(shè)備其優(yōu)先級(jí)越低因此，鏈?zhǔn)讲樵兪峭ㄟ^接口的優(yōu)先級(jí)排隊(duì)電路來實(shí)現(xiàn)的特點(diǎn)：特點(diǎn)：優(yōu)點(diǎn)只用很少幾根線就能按一定的優(yōu)先次序?qū)崿F(xiàn)總線仲裁，且這種結(jié)構(gòu)很容易擴(kuò)充新的設(shè)備缺點(diǎn)對(duì)查詢鏈的電路故障非常敏感如果第i個(gè)設(shè)備的接口中有關(guān)查詢鏈的電路發(fā)生故障，那么第i個(gè)以后的設(shè)備就都不能工作了查詢鏈的優(yōu)先級(jí)是固定的如果優(yōu)先級(jí)高的設(shè)備頻繁發(fā)出總線請(qǐng)求，則優(yōu)先級(jí)較低的設(shè)備有可能長(zhǎng)期無法使用總線2）計(jì)數(shù)器定時(shí)查詢方式總線上任一設(shè)備需要使用總線時(shí)，通過BR線發(fā)出總線請(qǐng)求中央仲裁器接到請(qǐng)求后，在BS線為“0”的情況下

24、讓計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值通過一組地址線發(fā)向各個(gè)設(shè)備每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備的地址一致時(shí)，該設(shè)備將BS線置“1”，獲得總線使用權(quán)，同時(shí)終止計(jì)數(shù)查詢中央仲裁器 BSBR(b)計(jì)數(shù)器定時(shí)查詢方式設(shè)備接口0設(shè)備接口1設(shè)備接口n設(shè)備地址DA每次計(jì)數(shù)既可以從“0”開始，也可以從終止點(diǎn)開始：如果從“0”開始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤?，?yōu)先級(jí)的順序是固定的；如果從終止點(diǎn)開始，則每個(gè)設(shè)備使用總線的優(yōu)先級(jí)相等計(jì)數(shù)器的初值也可用程序來設(shè)置可以方便地改變優(yōu)先次序但這種靈活性是以增加線數(shù)為代價(jià)的3）獨(dú)立請(qǐng)求方式每一個(gè)共享總線的設(shè)備均有一對(duì)總線請(qǐng)求線BRi和總線授權(quán)線

25、BGi當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)中央仲裁器中有個(gè)排隊(duì)電路，根據(jù)自己的優(yōu)先策略決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，給該設(shè)備以授權(quán)信號(hào)BGi中央仲裁器 BR0(c)獨(dú)立請(qǐng)求方式設(shè)備接口0設(shè)備接口1設(shè)備接口nBG0BR1BG1BRnBGnDA優(yōu)點(diǎn)響應(yīng)速度快確定優(yōu)先響應(yīng)的設(shè)備所花時(shí)間少，用不著一個(gè)個(gè)查詢對(duì)優(yōu)先次序的控制相當(dāng)靈活可預(yù)先固定也可通過程序來改變還可用屏蔽（禁止）某個(gè)請(qǐng)求的辦法，不響應(yīng)來自無效設(shè)備的請(qǐng)求因此，現(xiàn)代的總線標(biāo)準(zhǔn)普遍采用獨(dú)立請(qǐng)求方式6.3.2分布式仲裁不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器當(dāng)它們有總線請(qǐng)求時(shí)，把它們惟一的仲裁號(hào)發(fā)送到共享的仲裁總線上

26、每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)最后，獲勝者的仲裁號(hào)保留在仲裁總線上顯然，分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)的為了同步主方、從方的操作，必須制訂通信定時(shí)協(xié)議所謂定時(shí)，是指事件出現(xiàn)在總線上的時(shí)序關(guān)系計(jì)算機(jī)系統(tǒng)中有兩種截然不同的通信方式同步通信異步通信1）同步定時(shí)CPU發(fā)出讀命令信號(hào)，將存儲(chǔ)器地址發(fā)到地址線上存儲(chǔ)器模塊識(shí)別地址碼，經(jīng)過一個(gè)時(shí)鐘周期延遲（存取時(shí)間）后，將數(shù)據(jù)和認(rèn)可信息放到總線上，被CPU讀取總線時(shí)鐘總線時(shí)鐘啟動(dòng)信號(hào)啟動(dòng)信號(hào)讀命令讀命令地址線地址線數(shù)據(jù)線數(shù)據(jù)線認(rèn)可認(rèn)可（a a）同步時(shí)序同步時(shí)序地址地址數(shù)據(jù)數(shù)據(jù)

27、事件出現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘信號(hào)來確定讀數(shù)據(jù)的同步時(shí)序所有事件出現(xiàn)在時(shí)鐘信號(hào)上升沿，多數(shù)事件只占一個(gè)時(shí)鐘周期由于采用公共時(shí)鐘，每個(gè)功能模塊什么時(shí)候發(fā)送或接收信息都由統(tǒng)一時(shí)鐘規(guī)定,因此，同步通信具有較高的傳輸頻率同步通信適用于總線長(zhǎng)度較短、各功能模塊存取時(shí)間比較接近的情況同步方法對(duì)于任何兩個(gè)功能模塊的通信都給予相同的時(shí)間安排由于同步總線必須按最慢的模塊來設(shè)計(jì)公共時(shí)鐘，當(dāng)各功能模塊的存取時(shí)間相差很大時(shí)，總線效率會(huì)大大損失2）異步定時(shí)在異步通信協(xié)議中，后一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件的出現(xiàn)即建立在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上不需要統(tǒng)一的公共時(shí)鐘信號(hào)總線周期的長(zhǎng)度可變CPU發(fā)出讀命令信號(hào)和存儲(chǔ)器

28、地址信號(hào)經(jīng)過一段時(shí)間延遲，待信號(hào)穩(wěn)定后，它啟動(dòng)主同步（MSYN）信號(hào)引發(fā)存儲(chǔ)器以從同步（SSYN）信號(hào)予以響應(yīng)，并將數(shù)據(jù)放到數(shù)據(jù)線上SSYN信號(hào)使CPU讀數(shù)據(jù)，然后撤消MSYN信號(hào)MSYN信號(hào)撤消又使SSYN信號(hào)撤消最后地址線、數(shù)據(jù)線不再有有效信息，于是讀數(shù)據(jù)總線周期結(jié)束（b b）異步時(shí)序異步時(shí)序讀命令讀命令地址線地址線數(shù)據(jù)線數(shù)據(jù)線主同步主同步（MSYNMSYN）從同步從同步（SSYNSSYN）地址地址數(shù)據(jù)數(shù)據(jù)異步通信的優(yōu)點(diǎn)總線周期長(zhǎng)度可變，不把響應(yīng)時(shí)間強(qiáng)加到功能模塊上允許快速和慢速的功能模塊連接到同一總線上但這是以增加總線的復(fù)雜性和成本為代價(jià)的正因如此，目前多數(shù)微機(jī)的總線還是采用同步通信方法6.4總線的定時(shí)和數(shù)據(jù)傳送模式6.4.1 總線的定時(shí)6.4.2 總線數(shù)據(jù)傳送模式6.4.1總線的定時(shí)總線定時(shí)總線定時(shí) 總線的信息傳送過程：請(qǐng)求總線、總線仲裁、尋址、信息傳送、狀態(tài)返回。 定時(shí)：事件出現(xiàn)在總線上的時(shí)序關(guān)系。 同步定時(shí)：異步定時(shí)：731同步定時(shí)742.異步定時(shí)75【例】某CPU采用集中式仲裁方式，使用獨(dú)立請(qǐng)求與菊花鏈查詢相結(jié)合的二維總線控制結(jié)構(gòu)。每一對(duì)請(qǐng)求線BRi和授權(quán)線BGi組成一對(duì)菊花鏈查詢電路。每一根請(qǐng)求線可以被若干個(gè)傳輸速率接近的設(shè)備共享。當(dāng)這些設(shè)備要求傳送時(shí)通過BRi線向仲裁器發(fā)出請(qǐng)求，對(duì)應(yīng)的BGi線則串行查詢每個(gè)設(shè)備，從