基于Verilog的數(shù)模轉(zhuǎn)換器設(shè)計

1、 南 陽 理 工 學(xué) 院 本科生畢業(yè)設(shè)計（論文）基于Verilog-HDL的數(shù)模轉(zhuǎn)換器的設(shè)計院 系：電子與電氣工程學(xué)院專 業(yè)：電子信息工程 姓 名：王 曉 寧 學(xué) 號： 指導(dǎo)老師：曹 原 摘要 隨著計算機(jī)技術(shù)以及集成電路的迅速發(fā)展，對于芯片部分的數(shù)字部分和模擬部分接口電路的研究尤為重要。電子設(shè)計自動化逐漸成為重要的設(shè)計手段，已經(jīng)廣泛應(yīng)用于模擬與數(shù)字電路系統(tǒng)等許多領(lǐng)域。尤其是計算機(jī)在自動控制、自動檢測以及其他許多領(lǐng)域中的廣泛應(yīng)用，使得對于數(shù)字部分與模擬部分的研究顯得尤為重要。本文主要研究了基于Verilog-HDL語言的DA轉(zhuǎn)換器的高層次行為模型。目錄第一章 引言 1.1 研究的目的與意義 1.

2、2 數(shù)模轉(zhuǎn)換器研究現(xiàn)狀 1.3 研究的內(nèi)容第二章 D/A轉(zhuǎn)換器的基本設(shè)計原理第三章 EDA技術(shù)及Verilog-HDL設(shè)計 3.1 EDA技術(shù) 3.2 Verilog-HDL語言 3.3 EDA技術(shù)的開發(fā)環(huán)境-Quartus II第四章 設(shè)計實現(xiàn) 4.1 系統(tǒng)方框圖和結(jié)構(gòu)設(shè)計 4.2 各模塊的Verilog-HDL源程序 4.3 1引言在計算機(jī)技術(shù)的推動下，20世紀(jì)末，電子技術(shù)獲得飛速的發(fā)展。20世紀(jì)90年代，國際上電子與計算機(jī)技術(shù)比較先進(jìn)的國家，一直都在積極研究心得電子電路設(shè)計的方法。電子設(shè)計自動化EDA（Electronic Design Automation）技術(shù)作為現(xiàn)代電子設(shè)計的核心，

3、它依賴計算機(jī)技術(shù)，在EDA工具軟件（Quartus II）平臺上，使用硬件描述語言（Verilog-HDL）來完成對系統(tǒng)硬件功能的設(shè)計。電子設(shè)計自動化工具給電子設(shè)計帶來了巨大變革，特別是可編程邏輯器件和硬件描述語言的出現(xiàn)與發(fā)展，解決了諸多不便。VHDL是目前通用的硬件描述語言之一，可用來描述一個數(shù)字電路的輸入、輸出以及相互間的行為與功能。它特有的層次性由上到下的結(jié)構(gòu)式語法適合大型項目的設(shè)計，而且修改方便、移植性強(qiáng)，它的源代碼已經(jīng)成為一種輸入標(biāo)準(zhǔn)，可用于各種EDA工具。使用VHDL設(shè)計數(shù)字系統(tǒng)已經(jīng)成為當(dāng)今電子設(shè)計技術(shù)的趨勢。1.1課題研究的意義對于數(shù)模轉(zhuǎn)換器的設(shè)計，大部分是采用C語言以及單片機(jī)編

4、程來實現(xiàn)的。隨著數(shù)字電路技術(shù)和計算機(jī)技術(shù)的發(fā)展，EDA技術(shù)取代了傳統(tǒng)的電子設(shè)計方法而成為數(shù)字電路設(shè)計的主要技術(shù)。突出表現(xiàn)了EDA技術(shù)的功能。而且通過本課題的研究，能夠掌握數(shù)模轉(zhuǎn)換器的實現(xiàn)方法，熟悉轉(zhuǎn)換器的工作過程，掌握數(shù)模轉(zhuǎn)換器在實際生活中的應(yīng)用方法，這樣也有利于了解轉(zhuǎn)換器的實現(xiàn)過程，掌握設(shè)計轉(zhuǎn)換器的算法，提高能力。同時也掌握EDA技術(shù)。1.2數(shù)模轉(zhuǎn)換器研究現(xiàn)狀隨著數(shù)字技術(shù)，特別是計算機(jī)技術(shù)的飛速發(fā)展和普及，在現(xiàn)代控制、通信及檢測等領(lǐng)域，為了提高系統(tǒng)的性能指標(biāo)，對信號的處理廣泛采用了數(shù)字計算機(jī)技術(shù)。由于系統(tǒng)的實際對象一般是模擬量（如溫度、壓力、圖像等），要使計算機(jī)或者數(shù)字儀表能識別、處理這些信

5、號，必須先把這些虛擬信號轉(zhuǎn)換為數(shù)字信號。本課題所涉及的問題在國內(nèi)（外）的研究現(xiàn)狀（1）近年來，隨著社會和科學(xué)技術(shù)的發(fā)展，數(shù)字系統(tǒng)已經(jīng)成為人類的重要部分。對于模擬系統(tǒng)，我們要利用信號處理技術(shù)轉(zhuǎn)換為數(shù)字信號。隨著數(shù)字信號處理技術(shù)的發(fā)展以及新算法的不斷涌現(xiàn)，再加上數(shù)字信號器件性能的不斷提高，數(shù)模轉(zhuǎn)換器的設(shè)計要求也在不斷提高。（2）國外對于數(shù)模轉(zhuǎn)換器的發(fā)展，推出雙通道數(shù)模轉(zhuǎn)換器，可以為寬帶傳輸系統(tǒng)降低材料清單成本，高采樣的數(shù)模轉(zhuǎn)換器從而提高信號的準(zhǔn)確性。（3）國內(nèi)對于數(shù)模轉(zhuǎn)換器的發(fā)展正在努力研究高效率的數(shù)模轉(zhuǎn)換器，從而提高數(shù)字信號處理技術(shù)，為人類科技進(jìn)步提供前提。 1.3本課題研究的內(nèi)容本文主要根據(jù)數(shù)

6、字電路中的數(shù)模轉(zhuǎn)換器的設(shè)計原理，通過采用硬件描述語言Verilog-HDL對其進(jìn)行研究與仿真。本文所介紹的主要內(nèi)容有以下五章內(nèi)容。第一章主要介紹主要課題的研究意義，研究目的，研究內(nèi)容以及國內(nèi)外對于數(shù)模轉(zhuǎn)換器的研究現(xiàn)狀做出概述。第二章主要介紹數(shù)模轉(zhuǎn)換器的基本工作原理、分類和性能參數(shù)，同時對各種類型的DA轉(zhuǎn)換器的特點進(jìn)行了對比研究，為轉(zhuǎn)換器設(shè)計的發(fā)展創(chuàng)造了條件。第三章首先介紹了模擬硬件描述語言Verilog-HDL，簡單介紹了Verilog-HDL描述行為模型的結(jié)構(gòu)，同時介紹了基本電路元器件的模型，給出了一個簡單電路的模型代碼。第四章主要介紹運用Quartus II軟件實現(xiàn)數(shù)模轉(zhuǎn)換器的設(shè)計及程序框

7、圖。在Quartus II軟件中進(jìn)行仿真，得到仿真波形與結(jié)果并分析。第五章主要對設(shè)計進(jìn)行總結(jié)，提出設(shè)計的不足2、數(shù)模轉(zhuǎn)換器的基本原理和常見電路本章系統(tǒng)介紹數(shù)模轉(zhuǎn)換器的基本工作原理，以及影響數(shù)模轉(zhuǎn)換器性能參數(shù)的主要因素，和常見的幾種典型電路。2.1 數(shù)模轉(zhuǎn)換器的基本工作原理數(shù)模轉(zhuǎn)換器，又稱D/A轉(zhuǎn)換器，簡稱DAC，它是把數(shù)字量轉(zhuǎn)變成模擬的器件，通常這種轉(zhuǎn)換是線性的。D/A轉(zhuǎn)換器基本上由4個部分組成，即權(quán)電阻網(wǎng)絡(luò)、運算放大器、基準(zhǔn)電源和模擬開關(guān)。它是經(jīng)過DSP(數(shù)字信號處理器)運算或其他數(shù)字設(shè)備的數(shù)字信號還原成“逼真”的模擬信號，將數(shù)字輸入轉(zhuǎn)換為模擬輸出。對于線性模數(shù)轉(zhuǎn)換器： Vo=VRD (2-

8、1) 其中，D是數(shù)字輸入，VR是模擬參考輸入， Vo是模擬輸出。這里的模擬輸出可以是電壓，也可以是電流。若用二進(jìn)制表示時，D=a12-1+a22-2+ an2-n=1nan2-n (22)式中an為l或0，由數(shù)字所對應(yīng)的位的邏輯電平來決定：N是數(shù)字輸入D的位數(shù)。由此，(21)式又可以寫為Vo=VR1nan2-n (23)l以上表明，輸出模擬量與輸入數(shù)字量成正比。輸出模擬量是由一系N-進(jìn)制分量疊加而成的。對于單位數(shù)字量的變化，模擬輸出是按等幅度的階躍的量變化的。 數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換原理：數(shù)字量是用代碼按數(shù)位組合起來表示的，對于有權(quán)碼，每位代碼都有一定的位權(quán)。為了將數(shù)字量轉(zhuǎn)換成模擬量，必須將每1位的

9、代碼按其位權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后將這些模擬量相加，即可得到與數(shù)字量成正比的總模擬量，從而實現(xiàn)了數(shù)字模擬轉(zhuǎn)換。這就是組成D/A轉(zhuǎn)換器的基本指導(dǎo)思想。/A轉(zhuǎn)換器由數(shù)碼寄存器、模擬電子開關(guān)電路、解碼網(wǎng)絡(luò)、求和電路及基準(zhǔn)電壓幾部分組成。數(shù)字量以串行或并行方式輸入、存儲于數(shù)碼寄存器中，數(shù)字寄存器輸出的各位數(shù)碼，分別控制對應(yīng)位的模擬電子開關(guān)，使數(shù)碼為1的位在位權(quán)網(wǎng)絡(luò)上產(chǎn)生與其權(quán)值成正比的電流值，再由求和電路將各種權(quán)值相加，即得到數(shù)字量對應(yīng)的模擬量。下圖21是一般DA轉(zhuǎn)換器的原理結(jié)構(gòu)圖：如上圖所示，數(shù)模轉(zhuǎn)換器一般由數(shù)字輸入、基準(zhǔn)電壓源、模擬開關(guān)、電阻或電容網(wǎng)絡(luò)、加法電路、運算放大器、模擬輸出等組成

10、。在實際應(yīng)用中，根據(jù)集成度的不同，不同的DA轉(zhuǎn)換器中可能不完全包括其中的每一部分。2.2數(shù)模轉(zhuǎn)換器的主要性能參數(shù)理想的線性DA轉(zhuǎn)換器，其輸入輸出電路是相互隔離的，而且不接地。它的噪聲為零，并且對應(yīng)于一個確定的數(shù)字輸入，有一個確定的輸出電流(或電壓)。當(dāng)數(shù)字輸入發(fā)生單位碼的變化時，模擬輸出的變化是等間距的。電流輸出型DA轉(zhuǎn)換器，其輸出阻抗應(yīng)為無窮大；電壓輸出型DA轉(zhuǎn)換器的輸出阻抗應(yīng)為無窮小。當(dāng)輸入發(fā)生變化時，模擬輸出變化速率是無窮大。此外，轉(zhuǎn)換器的轉(zhuǎn)換特性應(yīng)不隨時間、溫度、電源電壓等改變而改變。所有誤差應(yīng)為零。然而實際的DA轉(zhuǎn)換器與理想DA轉(zhuǎn)換器有偏差，因此，需要通過一些參數(shù)的測量來衡量它們性能

11、的優(yōu)劣。所有參數(shù)基本上可分為靜態(tài)參數(shù)、動態(tài)參數(shù)兩大類。下面從這兩個方面對DA轉(zhuǎn)換器的主要性能參數(shù)進(jìn)行介紹。221 靜態(tài)參數(shù)精度精度是轉(zhuǎn)換器實際轉(zhuǎn)換特性曲線與理想轉(zhuǎn)換特性曲線之間最大的偏差。其單位通常用滿量程范圍FS的百分?jǐn)?shù)(FS)或LSB表示。所謂理想轉(zhuǎn)換特性曲線，對于DA轉(zhuǎn)換器來說，就是連接理想轉(zhuǎn)換器輸出最正、負(fù)兩點的直線。精度分為相對精度和絕對精度。在零點和滿量程值校正后測得的精度為相對精度，否則為絕對精度。一般參數(shù)中給出的是相對精度，絕對精度由于受溫度和時間的影響較大，很難給出確定的值。分辨率DA轉(zhuǎn)換器的分辨率有不同的定義方法。一種定義是DA轉(zhuǎn)換器模擬輸出可能被分立的數(shù)目，例如，一個二進(jìn)

12、制DA轉(zhuǎn)換器，其輸入位數(shù)是n，則其理論分率應(yīng)為2n；另外一種把DA轉(zhuǎn)換器輸出能被分離的最大數(shù)目的倒數(shù)定義為分辨率。分辨率可以用能處理數(shù)碼的位數(shù)來表示，也可以用它的總數(shù)碼數(shù)或是LSB相對于滿刻度值的百分比來表示即(12n)。由于噪聲、溫度、時漂等的影響，轉(zhuǎn)換器的分辨率有時要小于理論值。例如12位轉(zhuǎn)換器的分辨率在某一溫度范圍內(nèi)的實際分辨率也許只有10位。DA轉(zhuǎn)換器。的實際分辨率受其相對精度的限制，但反過來分辨率并不限制精度。分辨率也能反應(yīng)動態(tài)特性，轉(zhuǎn)換器的動態(tài)范圍要求越嚴(yán)格，對分辨率的要求就越高。誤差參數(shù)DA轉(zhuǎn)換器在靜態(tài)時主要有四種誤差，即失調(diào)誤差、增益誤差、積分非線性誤差和微分非線性誤差。a失調(diào)

13、誤差它是指數(shù)字輸入為零時，模擬輸出與零的偏差。它可以用LSB為進(jìn)行描述，也可以用此誤差值相對于滿刻度輸出的百分比來描述。DA轉(zhuǎn)換器的初始失調(diào)是可以被調(diào)節(jié)為零的，但是隨著溫度的變化引起的失調(diào)是無法消除的。b增益誤差(滿刻度誤差)轉(zhuǎn)換器輸入與輸出之間關(guān)系的曲線的斜率稱為轉(zhuǎn)換器的增益。其與理想值之間的誤差稱為增益誤差。當(dāng)轉(zhuǎn)換器的失調(diào)誤差調(diào)節(jié)為零時，它的增益誤差就是滿度值誤差。它用LSB為單位進(jìn)行描述，或用此偏差值與滿刻度輸出的比值的百分?jǐn)?shù)來表示。c微分線性誤差微分線性誤差(也叫微分非線性，Differential Nonlinearity，簡寫為DNL)是指兩個相鄰模擬輸出量跳變值與一個理想的跳變值

14、1LSB之間的差值，可表示為：DNLk=Ik-I(k-1)1LSB-1 (2-4)微分線性誤差是數(shù)模轉(zhuǎn)換器的重要參數(shù)之一，一般DNL要在O5LSB范圍內(nèi)。如果DNL大子1LSB，輸出端就會出現(xiàn)非單調(diào)的情況，也就是隨著輸入的增加，輸出反而出現(xiàn)下降的非單調(diào)情況。這是在實際中不希望看到的，是必須采取措施防止發(fā)生的。微分非線性顯示的是數(shù)模轉(zhuǎn)換器在數(shù)字輸入發(fā)生變化時模擬輸出的均勻性。如果相鄰的數(shù)字輸入發(fā)生變化，其對應(yīng)的模擬輸出變化為1LSB，那么數(shù)模轉(zhuǎn)換器的輸出就是均勻的，性能就好；反之，如果它對應(yīng)的模擬輸出變化不是1LSB，那么數(shù)模轉(zhuǎn)換器的輸出就不均勻。d積分線性誤差積分線性誤差(也叫積分非線性，In

15、tegral Nonlinearity，簡稱INL)是指模擬輸出量與實際輸出量的偏差值，可以用下式定義：INLk=I(K)1(LSB)-k (25)由式(2-5)可以看出，積分非線性反映的是微分非線性的累積情況，也是在數(shù)字輸入逐步躍遷的過程中，實際模擬輸出與理想模擬輸出曲線之間的偏差值。例如，從圖25中可以看出，當(dāng)數(shù)字輸入由011跳變到100時，模擬輸出的變化量是13LSB，所以DNL=I3LSB-1LSB=03LSB，而此時的實際模擬輸出量與理想輸出量的差值為27LSB3LSB=03LSB，所以其INL=03LSB。2.2.2 動態(tài)參數(shù)a建立時間通常用建立時間來定量描述數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率。

16、建立時間是指：從輸入的數(shù)字量發(fā)生突變開始，直到輸出的模擬量與穩(wěn)定狀態(tài)相差O5LSB范圍內(nèi)的這段時間。如圖2-6所示。因為數(shù)字輸入量的變化越大，建立時間越長，所以一般給出的是輸入從全0跳變?yōu)槿玪或從全l跳變到全0時的建立時間。建立時間是數(shù)模轉(zhuǎn)換器的一個重要參數(shù)，特別是對于高速應(yīng)用場合必須加以考慮。在電流舵型DA轉(zhuǎn)換器中，它和被改變的位電流及CMOS電流模擬開關(guān)的響應(yīng)時間有關(guān)，是由內(nèi)部邏輯電路系統(tǒng)的切換時間和寄生的節(jié)點電容產(chǎn)生的電路所決定的。建立時間主要受MSB位建立時間所控制，與較低位相關(guān)的建立時間一般忽略不計。b無雜散動態(tài)范圍DA轉(zhuǎn)換器的動態(tài)范圍(DR)定義為最大輸出和最小輸出(定義為對應(yīng)1L

17、SB時的輸出值)的比。如果考慮由數(shù)字輸入通過DA轉(zhuǎn)換器重構(gòu)波形的波譜，就會發(fā)現(xiàn)，除了期望波譜外，轉(zhuǎn)換器的輸出中還有噪聲和失真。失真可用無雜散動態(tài)范圍來描述(SpuriousFreeDynamic Range，簡稱SFDR)。無雜散動態(tài)范圍的定義為，在感興趣的輸出頻帶范圍內(nèi)，幅值最大的諧波峰值和基波幅值的比，其比值通常用dB表示。圖27所示的SFDR值約為60dB。c總諧波失真總諧波失真即Total Harmonic Distortion，簡稱THD。它被定義為，基波幅值與頻域中的所有諧波幅值的均方根的比值。用公式表示為：THD=20lgAHD22+AHD32+AHD42+AHDn2AFIN (

18、2-6)其中,AFIN是輸出信號基波均方根的值，AHD2至AHDn是輸出信號頻譜中2到N次諧波均方根的值。d信噪比信噪比即SignaltoNoise Ratio，簡稱SNR。其定義是：在給定的輸出和采樣頻率下，滿量程正弦模擬輸出信號的基波幅度的均方根和除直流和各次諧波外的所有頻譜分量的均方根之和的比值。SNR=20log10 (AsignalAnoise) （2-7）其中，Asignal為正弦模擬輸出均方根的值，Anoise包括熱噪聲、量化噪聲等所有噪聲源之和的均方根，正弦波輸出的均方根等于其峰峰值除以22。量化誤差是指理想輸出信號與正弦信號波形之間的差別，理想輸出波形是具有階梯型的傳輸函數(shù)，

19、兩個波形之間的差函數(shù)類似于一個鋸齒波，其幅值在05LSB+05LSB范圍內(nèi)。則差函數(shù)的均方根的值等于其峰峰值除以3，為32 LSB對于一個理想的DA轉(zhuǎn)換器而言，其SNR為：SNR=2NALSB22ALSB23=2N*32=1.225*2N (2-8)換算成相對比例為：SNR=20*log10(1.225*2N)=6.02N+1.763 (2-9)上式給出了理想DA轉(zhuǎn)換器的理論信噪比值。N為轉(zhuǎn)換器的位數(shù)。顯然，N越大，量化誤差越小，轉(zhuǎn)換越精確。當(dāng)轉(zhuǎn)換電路輸出滿量程正弦波時，其信噪比的理論值為:SNR=6.02N+1.763+10lgfsamplefsignal (2-10)其中1。為DA轉(zhuǎn)換器的

20、采樣頻率，i耐是輸出正弦波頻率。可以看出，當(dāng)采樣頻率大于奈奎斯特頻率時，SNR隨著采樣頻率的增大而增大，原因是隨著采樣頻率的增高，量化噪聲及其它與帶寬不相干的噪聲功率被分布在帶內(nèi)。因此，“過采樣技術(shù)，可以有效地減小頻率小于最高信號奈奎斯特頻率的噪聲的影響。e毛刺由于DA轉(zhuǎn)換器的電流開關(guān)時間不相等(數(shù)字輸入位同步誤差、開關(guān)導(dǎo)通時間和關(guān)斷時間不相等以及傳輸延遲時間不相等)造成的暫時的雜散輸出，稱為毛刺，如圖28所示。由于開關(guān)時間的差異而產(chǎn)生的這種毛刺通常是單極性的，幅度很高，不加基準(zhǔn)電壓時不會出現(xiàn)。毛刺的寬度取決于DA轉(zhuǎn)換器并行輸入各位同步誤差和開關(guān)時間的差異程度，而其幅度則取決于DA轉(zhuǎn)換器數(shù)碼變

21、遷時引起開關(guān)切換的數(shù)目。通常在主變遷或半滿度時，即數(shù)碼從0111到1000之間產(chǎn)生的毛刺最大，而在其它變遷(例如O25或075滿度)情況下毛刺通常都比較小，這是因為在主變遷時DA轉(zhuǎn)換器的所有的位碼都發(fā)生變化，產(chǎn)生的累積誤差最大。在高速DA轉(zhuǎn)換器中要求毛刺越小越好，這個參數(shù)將影響轉(zhuǎn)換器動態(tài)工作時的精度。2.3 數(shù)模轉(zhuǎn)換器分類根據(jù)加權(quán)網(wǎng)絡(luò)等部分實現(xiàn)方法不同，常見的DA轉(zhuǎn)換器結(jié)構(gòu)可以分為電流型、電壓型和電荷型等，下面分別對其進(jìn)行介紹。241電流定標(biāo)型DA轉(zhuǎn)換器權(quán)電阻型DA轉(zhuǎn)換器圖2-9是權(quán)電阻型DA轉(zhuǎn)換器的結(jié)構(gòu)框圖圖中包含n個并列支路，每個支路由一個電阻和一個模擬電子開關(guān)串聯(lián)而成，各個支路電阻的阻值

22、按照二進(jìn)制權(quán)系數(shù)關(guān)系遞增排列，其中的模擬開關(guān)分別由各位輸入碼控制，最高位數(shù)碼控制阻值最小的支路開關(guān)，依次下去，最低位數(shù)碼控制阻值最大的支路開關(guān)。當(dāng)某位輸入數(shù)碼為1時，它所控制的模擬開關(guān)接通參考電源，在運放反相端總線上，就出現(xiàn)與該支路電阻阻值成反比的權(quán)電流分量；當(dāng)某位輸入數(shù)碼為0時，它所控制的模擬開關(guān)就關(guān)閉，在總線上就沒有這一權(quán)電流分量。這樣，在輸出端就按照式21實現(xiàn)了輸出為電流形式的DA轉(zhuǎn)換。圖2-9權(quán)電阻型DA轉(zhuǎn)換器權(quán)電阻型DA轉(zhuǎn)換器是實現(xiàn)二進(jìn)制DA轉(zhuǎn)換的一種最簡單的電路結(jié)構(gòu)。其明顯缺點是當(dāng)位數(shù)增多時，電阻的取值范圍很大。如8位DA轉(zhuǎn)換器，電阻最大比值將達(dá)128：1，這一比值在工藝生產(chǎn)上很難

23、實現(xiàn)，并且該結(jié)構(gòu)對電阻阻值的苛刻要求也使該結(jié)構(gòu)實現(xiàn)更加困難。因此，這種結(jié)構(gòu)的DA轉(zhuǎn)換器很少見，只有偶爾在某些特殊應(yīng)用中，以分立組件的形式出現(xiàn)。bR-2R梯形電阻網(wǎng)絡(luò)DA轉(zhuǎn)換器：圖210是R2R梯形電阻網(wǎng)絡(luò)DA轉(zhuǎn)換器的電路原理結(jié)構(gòu)框圖。從圖中nn基于VerilogAMS的高速DAC高層次模型研究端口向右看入的阻值是R，從2-2、1-1向右看入的總阻值也是R，但是從a-a端口向右看入的總阻值是2R。同理，從每個阻值為2R的電阻向右看入的電阻都是2R。因此，電流每流過一個2R支路就被衰減一半。所以，電路從左到右，各2R電阻中流過的電流比值為1：2-1：2-2：2-n+1。也就是說，流經(jīng)各2R電阻的電

24、流是二進(jìn)制的權(quán)電流。當(dāng)輸入數(shù)字信號為0時，開關(guān)K接到1的位置，當(dāng)輸入數(shù)字信號為1時，開關(guān)接到2的位置，這樣按照輸入數(shù)字信號變化的權(quán)電流相加，就實現(xiàn)了數(shù)字一模擬的轉(zhuǎn)換。圖2-10 R-2R梯形電阻網(wǎng)絡(luò)DA轉(zhuǎn)換器n位權(quán)電流發(fā)生電路需要n+1個阻值為2R和11個阻值為R的電阻。隨著分辨率的提高，電阻個數(shù)增加，但阻值始終是R和2R，而且2R電阻可以用兩個R的串聯(lián)實現(xiàn)。因此，R2R梯形電阻網(wǎng)絡(luò)克服了權(quán)電阻網(wǎng)絡(luò)阻值繁多的缺點。無論從改善電阻匹配精度，還是減小芯片面積來說，R一2R梯形電阻網(wǎng)絡(luò)都比權(quán)電阻網(wǎng)絡(luò)更有利。集成的并行DA轉(zhuǎn)換器中，多采用R-2R梯形電阻網(wǎng)絡(luò)。但是，R2R梯形電阻網(wǎng)絡(luò)DA轉(zhuǎn)換器也有著自

25、身的不足。梯形電阻網(wǎng)絡(luò)相當(dāng)于傳輸線，從模擬開關(guān)到梯形電阻網(wǎng)絡(luò)建立穩(wěn)定的輸出，需要一定時間。而且位數(shù)越多，建立時間越長。因此，在位數(shù)較多時將直接影響DA轉(zhuǎn)換器的轉(zhuǎn)換速度。另外，當(dāng)有幾位數(shù)碼同時發(fā)生變化時，由于各級信號傳輸?shù)捷敵龆怂钑r間不同，因而在輸出端可能產(chǎn)生瞬時尖峰。c電流舵型DA轉(zhuǎn)換器電流舵型DA轉(zhuǎn)換器，又稱電流源型DA轉(zhuǎn)換器，是用有源器件(一般是MOS管)構(gòu)成的電流源來提供加權(quán)電流。與電阻型加權(quán)DA轉(zhuǎn)換器相比，電流舵型DA轉(zhuǎn)換器速度非常快對開關(guān)的寄生參數(shù)不敏感。電流源根據(jù)權(quán)系數(shù)不同，可分為二進(jìn)制加權(quán)型和一進(jìn)制加權(quán)型(溫度計型)。二進(jìn)制電流舵型DA轉(zhuǎn)換器的電路原理框圖如圖211所示。二進(jìn)制

26、型電流舵DA轉(zhuǎn)換器的工作原理與電阻加權(quán)型基本類似，只是用加權(quán)的電流源來代替加權(quán)的電阻來提供權(quán)電流。電流源提供加第二章數(shù)模轉(zhuǎn)換器的基本原理和常見結(jié)構(gòu)權(quán)電流可以通過兩種方式來實現(xiàn)。一種是改變電流源MOS的寬長比，如最低位寬長比為WL，高一位寬長比為2WL，依次電流源MOS管的寬長比按指數(shù)2向上增長；二是改變相同尺寸MOS管的個數(shù)，最低位用1個，高一位用2個，向上個數(shù)按指數(shù)2增長。后者的匹配性方面效果比前者好。U圖2-11二進(jìn)制電流型DA轉(zhuǎn)換器一進(jìn)制加權(quán)型DA轉(zhuǎn)換器【26】的電路原理框圖：一進(jìn)制電流舵加權(quán)型(溫度計型)DA轉(zhuǎn)換器先將二進(jìn)制編碼的數(shù)字輸入轉(zhuǎn)變?yōu)橐贿M(jìn)制碼(溫度計碼)，然后用一進(jìn)制編碼分別

27、控制一個電流源流向負(fù)載或地。表21是2位二進(jìn)制編碼與一進(jìn)制轉(zhuǎn)換的真值表?？蓤D212溫度計碼電流型DA轉(zhuǎn)換器表21二進(jìn)制碼溫度計碼的真值表二進(jìn)制編碼 對應(yīng)溫度計碼00 00001 00110 01111 111與11位二進(jìn)制編碼相對應(yīng)的一進(jìn)制編碼有2n一1位，當(dāng)二進(jìn)制編碼換算成十塹 基于VerilogAMS的高速DAC高層次模型研究進(jìn)制數(shù)為D時，一進(jìn)制編碼的低D位全部為1，其他全部為0。也就是隨著二進(jìn)制編碼逐漸增大，相應(yīng)的一進(jìn)制編碼的各位(從低位向高位)依次由0變?yōu)?。242電壓定標(biāo)型DA轉(zhuǎn)換器電壓型DA轉(zhuǎn)換器的電路原理如圖213所示。這是3位電壓定標(biāo)DA轉(zhuǎn)換器原理圖，工作原理如下：A、B、C模

28、擬開關(guān)對應(yīng)于輸入位D1、D2、D3，由其邏輯信號所驅(qū)動其中D1對應(yīng)于最高位(MSB)，D3對應(yīng)于最低位(LSB)。A、B、C模擬開關(guān)，由輸入電平的互補(bǔ)電平驅(qū)動。假設(shè)開關(guān)在對應(yīng)邏輯電平為0時打開，則輸入代碼000時對應(yīng)的輸出將是開關(guān)A、B、C都打開，A、B、C都閉合的情況，輸出為OV；依此類推，如果輸入是100，則A、B、C打開，A、B、C閉合，輸出為V-rc舵正好等于1LSB。從3位電壓定標(biāo)DA轉(zhuǎn)換器可以推廣到多位，只是位數(shù)越多，開關(guān)的層數(shù)和個數(shù)也越多。電壓定標(biāo)DA轉(zhuǎn)換器特別適合MOS工藝，因為MOS工藝中開關(guān)很容易實現(xiàn)，而且MOS緩沖放大器的直流偏置電流很小。電壓定標(biāo)DA轉(zhuǎn)換器常用作MOS

29、AD轉(zhuǎn)換器中的一個部件，被用作逐次逼近式AD轉(zhuǎn)換器的子DA轉(zhuǎn)換子電路。電壓定標(biāo)DA轉(zhuǎn)換器的一個嚴(yán)重缺點就是，當(dāng)位數(shù)較多時，所需的部件太多。對于一個n位DA轉(zhuǎn)換器，需要2n個電阻、約2n+1個開關(guān)和2n條邏輯驅(qū)動線。圖213電壓定標(biāo)型DA轉(zhuǎn)換器243 電荷定標(biāo)型DA轉(zhuǎn)換器電荷型DA轉(zhuǎn)換器【251是通過重新分配電容陣列中的總電荷來工作的。它的結(jié)構(gòu)原理如圖214所示。第二章數(shù)模轉(zhuǎn)換器的基本原理和常見結(jié)構(gòu) 旦UR圖214電荷定標(biāo)型DA轉(zhuǎn)換器在圖214中，電荷型DA轉(zhuǎn)換器正常工作需要一個不交疊的兩相時鐘。在2導(dǎo)通時刻，所有電容的上下極板都被接地，進(jìn)行放電；接下來，在1導(dǎo)通時刻，所有輸入為“l(fā)”所控制的開關(guān)均連接到基準(zhǔn)電源VR，而所有輸入為“0”所控制的開關(guān)均連接到地。此時，連到UR上的總電容為：Ce,q=DIC+D22。1C+Dn2舯1C (21 1)連到地上的總電容為：2C-Ce,q=I-(D12吐斗D2+Dn2n)】2C (212)此時，輸出電壓為：Uo-(D12q+D22囈+Dn2屯)UR (213)可見，輸出實現(xiàn)了DA轉(zhuǎn)換功能。電荷型DA轉(zhuǎn)換器的優(yōu)點是精度較高，但有著速度慢、面積大、對寄生電容敏感等缺點，而且需要兩相時鐘，復(fù)雜度加大。25 高速DA轉(zhuǎn)換器的選擇對于DA轉(zhuǎn)換器來說，