出租車計費系統(tǒng)畢業(yè)設計論文EDA

1、 陜西理工學院結(jié)課論文 結(jié)課論文 題 目 基于VHDL語言的出租車計費系統(tǒng)的設計 學生姓名 趙曼 學號 1210064044 所在院(系) 物理與電信工程學院 專業(yè)班級 電子信息科學與技術1202 指導教師 盧超 完成地點 實驗樓1104教室 基于VHDL語言的出租車計費系統(tǒng)的設計趙曼（陜理工物理與電信工程學院電子信息科學與技術專業(yè)電信1202班，陜西漢中 723000）指導教師：盧超 摘要 隨著出租車行業(yè)的發(fā)展，對出租車計費器的要求也越來越高，用戶不僅要求計費器性能穩(wěn)定，計費準確，有防作弊功能；同時還要求其具有車票資料打印、IC卡付費和電腦串行通信功能。不同國家和地址的計費方式存在差異，如有

2、些地區(qū)有夜間收費及郊區(qū)收費等，而有些地區(qū)則無夜間收費和郊區(qū)收費。本次設計采用硬件和軟件相結(jié)合的方法,以單片機為核心,從圈脈沖信號的產(chǎn)生到營業(yè)信息的打印都做了詳細的介紹,并對MAX813L看門狗、復位電路、行車里程檢測電路、掉電存儲電路、IC卡讀寫電路、分屏顯示電路以及操作面板進行了詳細的設計。該系統(tǒng)還具有防止干擾和防死機的功能,系統(tǒng)的電源是專門為出租車設計的,具有相當強的穩(wěn)壓效果,系統(tǒng)采用了EEPROM存儲器,可以方便且安全的記錄顧客和車主的信息。 關鍵詞89C51；里程檢測；分屏顯示；EEPROM 【Abstract】Along with the development of taxi tr

3、ade, counting fees that the requirement of ware is also more and more higher to the taxi, user not only asks to count fees, and the ware function is stable, and it is accurate to count fees, and has guarding against the function cheated; At the same time still ask his to possess ticket material to p

4、rint and IC blocks paying fees and computer string capable communication function.The method that hardware and software each other combine is adopted in this design, and takes one piece machine as the nucleus, printting to doing business information all did the detailed introduction from the circle

5、pulsing,To the content of 89C51 and MAX813L Guarding the entrance the dog and the introduction that reduces the circuit to blame for focal point at the same time, this system still possesses to prevent to disturb and the function guarding against the dead machine, and special in the taxi design duri

6、ng power supply of system, possessing fairly strong steady pressure effect, the system adopted IC Block the memory, and can make things convenient for just the information of safe record customer and Che owner. 【Keywords】The dog is guarded the entrance 89c51 Circle pulse Anti-jamming目 錄引言11 EDA技術的發(fā)展

7、11.1 設計背景11.2 EDA發(fā)展概況12 出租車計費系統(tǒng)的設計42.1出租車計費設計42.2 基本設計思想43 出租車計費系統(tǒng)的實現(xiàn)53.1系統(tǒng)的總體框圖53.2程序流程圖64 系統(tǒng)各功能模塊的實現(xiàn)74.1模塊JIFEI的實現(xiàn)74.2 模塊X的實現(xiàn)84.3 模塊XXX1的實現(xiàn)104.4模塊SE的實現(xiàn)124.5 模塊DI的實現(xiàn)125 系統(tǒng)仿真13 5.1 模塊X的仿真結(jié)果135.2 模塊JIFEI的仿真結(jié)果135.3 模塊XXX1的仿真結(jié)果145.4模塊SE的結(jié)果驗證145.5模塊DI的結(jié)果驗證156 結(jié)論與心得157 致謝15參考文獻16引言 電子設計技術的核心就是EDA技術，EDA是指

8、以計算機為工作臺，融合應用電子技術、計算機技術、智能化技術最新成果而研制成的電子CAD通用軟件包，主要能輔助進行三方面的設計工作，即IC設計、電子電路設計和PCB設計。EDA技術已有30年的發(fā)展歷程，大致可分為三個階段。70年代為計算機輔助設計(CAD)階段，人們開始用計算機輔助進行IC版圖編輯、PCB布局布線，取代了手工操作。80年代為計算機輔助工程(CAE)階段。與CAD相比，CAE除了有純粹的圖形繪制功能外，又增加了電路功能設計和結(jié)構(gòu)設計，并且通過電氣連接網(wǎng)絡表將兩者結(jié)合在一起，實現(xiàn)了工程設計。CAE的主要功能是：原理圖輸入，邏輯仿真，電路分析，自動布局布線，PCB后分析。90年代為電子

9、系統(tǒng)設計自動化(EDA)階段。1 EDA技術的發(fā)展1.1 設計背景 隨著出租車行業(yè)的發(fā)展，對出租車計費器的要求也越來越高。二十世紀后半期，隨著集成電路和計算機技術的飛速發(fā)展，數(shù)字系統(tǒng)也得到了飛速發(fā)展，其實現(xiàn)方法經(jīng)歷了由分立元件、SSI、MSI到LSI、VLSI以及UVLSI的過程。同時為了提高系統(tǒng)的可靠性與通用性，微處理器和專業(yè)集成電路（ASIC）逐漸取代了通用全硬件LSI電路，而ASIC以其體積小、重量輕、功耗低、速度快、成本低、保密性好而脫穎而出。目前，業(yè)界大量可編程邏輯器件（PLD），尤其是現(xiàn)場可編程邏輯器件（FPLD）被大量地應用在ASIC的制作當中。在可編程集成電路的開發(fā)過程中，以計

10、算機為工作平臺，融合了應用電子技術、計算機技術、智能化技術最新成果的電子設計自動化（EDA）技術主要能輔助進行三方面的設計工作：IC設計,電子電路設計以及PCB設計。理想的可編程邏輯開發(fā)系統(tǒng)能符合大量的設計要求：它能夠支持不同結(jié)構(gòu)的器件，在多種平臺運行，提供易于使用的界面，并且有廣泛的特征。此外，一個設計系統(tǒng)應該能給設計師提供充分自由的設計輸入方法和設計工具選擇。Altered公司開發(fā)的MAX+PLUS開發(fā)系統(tǒng)能充分滿足可編程邏輯設計所有要求。 MAX+PLUS設計環(huán)境所提供的靈活性和高效性是無可比擬的。其豐富的圖形界面，輔之以完整的、可及時訪問的在線文檔，使設計人員能夠輕松、愉快地掌握和使用

11、MAX+PLUS軟件。編程器是一種專門用于對可編程器（如EPROM,EEPROM,GAL,CPLD,PAL等）進行編程的專業(yè)設備PLD器件的邏輯功能描述一般分為原理圖描述和硬件描述語言描述，原理圖描述是一種直觀簡便的方法，它可以將現(xiàn)有的小規(guī)模集成電路實現(xiàn)的功能直接用PLD器件來實現(xiàn)，而不必去將現(xiàn)有的電路用語言來描述，但電路圖描述方法無法做到簡練；硬件描述語言描述是可編程器件設計的另一種描述方法，語言描述可能精確和簡練地表示電路的 邏輯功能，現(xiàn)在PLD的設計過程中廣泛使用。常用的硬件描述語言有ABEL,VHDL語言等，其中ABEL是一種簡單的硬件描述語言，其支持布爾方程、真值表、狀態(tài)機等邏輯描述

12、，適用于計數(shù)器、譯碼器、運算電路、比較器等邏輯功能的描述；VHDL語言是一種行為描述語言，其編程結(jié)構(gòu)類似于計算機中的C語言，在描述復雜邏輯設計時，非常簡潔，具有很強的邏輯描述和仿真能力，是未來硬件設計語言的主流。 VHDL就是超高速集成電路硬件描述語言。覆蓋面廣，描述能力強，是一個多層次的硬件描述語言。在VHDL語言中，設計的原始描述可以非常簡練，經(jīng)過層層加強后，最終可成為直接付諸生產(chǎn)的電路或版圖參數(shù)描述。具有良好的可讀性，即容易被計算機接受，也容易被讀者理解。使用期長，不會因工藝變化而使描述過時。因為VHDL的硬件描述與工藝無關，當工藝改變時，只需修改相應程序中的屬性參數(shù)即可。支持大規(guī)模設計

13、的分解和已有設計的再利用。一個大規(guī)模的設計不可能由一個人獨立完成，必須由多人共同承擔，VHDL為設計的分解和設計的再利用提供了有力的支持。1.2 EDA發(fā)展概況 中國EDA市場已漸趨成熟，不過大部分設計工程師面向的是PC主板和小型ASIC領域，僅有小部分（約11%）的設計人員開發(fā)復雜的片上系統(tǒng)器件。為了與臺灣和美國的設計工程師形成更有力的競爭，中國的設計隊伍有必要購入一些最新的EDA技術。 在信息通信領域，要優(yōu)先發(fā)展高速寬帶信息網(wǎng)、深亞微米集成電路、新型元器件、計算機及軟件技術、第三代移動通信技術、信息管理、信息安全技術，積極開拓以數(shù)字技術、網(wǎng)絡技術為基礎的新一代信息產(chǎn)品，發(fā)展新興產(chǎn)業(yè)，培育新

14、的經(jīng)濟增長點。要大力推進制造業(yè)信息化，積極開展計算機輔助設計（CAD）、計算機輔助工程（CAE）、計算機輔助工藝（CAPP）、計算機機輔助制造（CAM）、產(chǎn)品數(shù)據(jù)管理（PDM）、制造資源計劃（MRPII）及企業(yè)資源管理（ERP）等。有條件的企業(yè)可開展“網(wǎng)絡制造”，便于合作設計、合作制造，參與國內(nèi)和國際競爭。開展“數(shù)控化”工程和“數(shù)字化”工程。自動化儀表的技術發(fā)展趨勢的測試技術、控制技術與計算機技術、通信技術進一步融合，形成測量、控制、通信與計算機（M3C）結(jié)構(gòu)。在ASIC和PLD設計方面，向超高速、高密度、低功耗、低電壓方向發(fā)展。外設技術與EDA工程相結(jié)合的市場前景看好，如組合超大屏幕的相關連

15、接，多屏幕技術也有所發(fā)展。 中國自1995年以來加速開發(fā)半導體產(chǎn)業(yè)，先后建立了幾所設計中心，推動系列設計活動以應對亞太地區(qū)其它EDA市場的競爭。 在EDA軟件開發(fā)方面，目前主要集中在美國。但各國也正在努力開發(fā)相應的工具。日本、韓國都有ASIC設計工具，但不對外開放 。中國華大集成電路設計中心，也提供IC設計軟件，但性能不是很強。相信在不久的將來會有更多更好的設計工具有各地開花并結(jié)果。據(jù)最新統(tǒng)計顯示，中國和印度正在成為電子設計自動化領域發(fā)展最快的兩個市場，年復合增長率分別達到了50%和30%。 EDA技術發(fā)展迅猛，完全可以用日新月異來描述。EDA技術的應用廣泛，現(xiàn)在已涉及到各行各業(yè)。EDA水平不

16、斷提高，設計工具趨于完美的地步。EDA市場日趨成熟，但我國的研發(fā)水平還很有限，需迎頭趕上。可編程邏輯器件自年代以來，經(jīng)歷了、幾個發(fā)展階段，其中高密度可編程邏輯器件，目前集成度已高達萬門片，它將各模塊集成度高的優(yōu)點和可編程邏輯器件設計生產(chǎn)方便的特點結(jié)合在一起，特別適合于樣品研制或小批量產(chǎn)品開發(fā)，使產(chǎn)品能以最快的速度上市，而當市場擴大時，它可以很容易地轉(zhuǎn)換掩模實現(xiàn)，因此開發(fā)風險也大為降低。硬件描述語言（）是一種用于設計硬件電子系統(tǒng)的計算機語言，它用軟件編程的方式來描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式，與傳統(tǒng)的門級描述方式相比，它更適合大規(guī)模系統(tǒng)的設計。例如一個位的加法器，利用圖形輸入軟件需要

17、輸人至個門，而利用語言只需要書寫一行“”即可。而且 語言可讀性強，易于修改和發(fā)現(xiàn)錯誤。早期的硬件描述語言，如、，由不同的廠商開發(fā)，互不兼容，而且不支持多層次設計，層次間翻譯工作要由人工完成。為了克服以上不足，年美國國防部正式推出了高速集成電路硬件描述語言，年采納為硬件描述語言標準（ ）。是一種全方位的硬件描述語言，包括系統(tǒng)行為級。寄存器傳輸級和邏輯門多個設計層次，支持結(jié)構(gòu)、數(shù)據(jù)流和行為三種描述形式的混合描述，因此幾乎覆蓋了以往各種硬件俄語言的功能，整個自頂向下或由下向上的電路設計過程都可以用來完成。還具有以下優(yōu)點：（）的寬范圍描述能力使它成為高層進設計的核心，將設計人員的工作重心提高到了系統(tǒng)功

18、能的實現(xiàn)與調(diào)試，而花較少的精力于物理實現(xiàn)?？梢杂煤啙嵜鞔_的代碼描述來進行復雜控制邏輯設計，靈活且方便，而且也便于設計結(jié)果的交流、保存和重用。（）的設計不依賴于特定的器件，方便了工藝的轉(zhuǎn)換。（）是一個標準語言，為眾多的廠商支持，因此移植性好。傳統(tǒng)的硬件電路設計方法是采用自下而上的設計方法，即根據(jù)系統(tǒng)對硬件的要求，詳細編制技術規(guī)格書，并畫出系統(tǒng)控制流圖；然后根據(jù)技術規(guī)格書和系統(tǒng)控制流圖，對系統(tǒng)的功能進行細化，合理地劃分功能模塊，并畫出系統(tǒng)的功能框圖；接著就進行各功能模塊的細化和電路設計；各功能模塊電路設計、調(diào)試完成后，將各功能模塊的硬件電路連接起來再進行系統(tǒng)的調(diào)試，最后完成整個系統(tǒng)的硬件設計。采用

19、傳統(tǒng)方法設計數(shù)字系統(tǒng)，特別是當電路系統(tǒng)非常龐大時，設計者必須具備較好的設計經(jīng)驗，而且繁雜多樣的原理圖的閱讀和修改也給設計者帶來諸多的不便。為了提高開發(fā)的效率，增加已有開發(fā)成果的可繼承性以及縮短開發(fā)周期，各ASIC研制和生產(chǎn)廠家相繼開發(fā)了具有自己特色的電路硬件描述語言（Hardware Description Language，簡稱HDL）。但這些硬件描述語言差異很大，各自只能在自己的特定設計環(huán)境中使用，這給設計者之間的相互交流帶來了極大的困難。因此，開發(fā)一種強大的、標準化的硬件描述語言作為可相互交流的設計環(huán)境已勢在必行。于是，美國于1981年提出了一種新的、標準化的HDL，稱之為VHSIC（V

20、ery High Speed Integrated Circuit） Hardware Description Language，簡稱VHDL。這是一種用形式化方法來描述數(shù)字電路和設計數(shù)字邏輯系統(tǒng)的語言。設計者可以利用這種語言來描述自己的設計思想，然后利用電子設計自動化工具進行仿真，再自動綜合到門電路，最后用PLD實現(xiàn)其功能。覆蓋面廣，描述能力強，是一個多層次的硬件描述語言。在VHDL語言中，設計的原始描述可以非常簡練，經(jīng)過層層加強后，最終可成為直接付諸生產(chǎn)的電路或版圖參數(shù)描述。具有良好的可讀性，即容易被計算機接受，也容易被讀者理解。使用期長，不會因工藝變化而使描述過時。因為VHDL的硬件描述

21、與工藝無關，當工藝改變時，只需修改相應程序中的屬性參數(shù)即可。支持大規(guī)模設計的分解和已有設計的再利用。一個大規(guī)模的設計不可能由一個人獨立完成，必須由多人共同承擔，VHDL為設計的分解和設計的再利用提供了有力的支持。當電路系統(tǒng)采用VHDL語言設計其硬件時，與傳統(tǒng)的電路設計方法相比較，具有如下的特點：即從系統(tǒng)總體要求出發(fā)，自上而下地逐步將設計的內(nèi)容細化，最后完成系統(tǒng)硬件的整體設計。在設計的過程中，對系統(tǒng)自上而下分成三個層次進行設計：第一層次是行為描述。所謂行為描述，實質(zhì)上就是對整個系統(tǒng)的數(shù)學模型的描述。一般來說，對系統(tǒng)進行行為描述的目的是試圖在系統(tǒng)設計的初始階段，通過對系統(tǒng)行為描述的仿真來發(fā)現(xiàn)設計中

22、存在的問題。在行為描述階段，并不真正考慮其實際的操作和算法用何種方法來實現(xiàn)，而是考慮系統(tǒng)的結(jié)構(gòu)及其工作的過程是否能到達系統(tǒng)設計的要求。第二層次是RTL方式描述。這一層次稱為寄存器傳輸描述（又稱數(shù)據(jù)流描述）。如前所述，用行為方式描述的系統(tǒng)結(jié)構(gòu)的程序，其抽象程度高，是很難直接映射到具體邏輯元件結(jié)構(gòu)的。要想得到硬件的具體實現(xiàn)，必須將行為方式描述的VHDL語言程序改寫為RTL方式描述的VHDL語言程序。也就是說，系統(tǒng)采用RTL方式描述，才能導出系統(tǒng)的邏輯表達式，才能進行邏輯綜合。第三層次是邏輯綜合。即利用邏輯綜合工具，將RTL方式描述的程序轉(zhuǎn)換成用基本邏輯元件表示的文件（門級網(wǎng)絡表）。此時，如果需要，

23、可將邏輯綜合的結(jié)果以邏輯原理圖的方式輸出。此后可對綜合的結(jié)果在門電路級上進行仿真，并檢查其時序關系。應用邏輯綜合工具產(chǎn)生的門網(wǎng)絡表，將其轉(zhuǎn)換成PLD的編程碼，即可利用PLD實現(xiàn)硬件電路的設計。由自上而下的設計過程可知，從總體行為設計開始到最終的邏輯綜合，每一步都要進行仿真檢查，這樣有利于盡早發(fā)現(xiàn)設計中存在的問題，從而可以大大縮短系統(tǒng)的設計周期。由于目前眾多制造PLD芯片的廠家，其工具軟件均支持VHDL語言的編程。所以利用VHDL語言設計數(shù)字系統(tǒng)時，可以根據(jù)硬件電路的設計需要，自行利用PLD設計自用的ASIC芯片，而無須受通用元器件的限制。技術的每一次進步，都引起了設計層次上的一次飛躍，從設計層

24、次上分，年代為物理級設計（），年代為電路級設計（），年代進入到系統(tǒng)級設計（）。物理級設計主要指版圖設計，一般由半導體廠家完成，對電子工程師沒有太大的意義，因此本文重點介紹電路級設計和系統(tǒng)級設計。仿真通過后，根據(jù)原理圖產(chǎn)生的電氣連接網(wǎng)絡表進行板的自動布局布線。在制作板之前還可以進行后分析，其中包括熱分析、噪聲及竄擾分析、電磁兼容分析、可靠性分析等，并可將分析后的結(jié)果參數(shù)反標回電路圖，進行第二次仿真，也稱為后仿真。后仿真主要是檢驗板在實際工作環(huán)境中的可行性。由此可見，電路級的技術使電子工程師在實際的電子系統(tǒng)產(chǎn)生前，就可以全面地了解系統(tǒng)的功能特性和物理特性，從而將開發(fā)風險消滅在設計階段，縮短了開發(fā)時

25、間，降低了開發(fā)成本。系統(tǒng)級設計 進人年代以來，電子信息類產(chǎn)品的開發(fā)明顯呈現(xiàn)兩個特點：一是產(chǎn)品復雜程度提高；二是產(chǎn)品上市時限緊迫。然而，電路級設計本質(zhì)上是基于門級描述的單層次設計，設計的所有工作（包括設計忙人、仿真和分析、設計修改等）都是在基本邏輯門這一層次上進行的，顯然這種設計方法不能適應新的形勢，一種高層次的電子設計方法，也即系統(tǒng)級設計方法，應運而生。高層次設計是一種“概念驅(qū)動式”設計，設計人員無須通過原理圖描述電路，而是針對設計目標進行功能描述。由于擺脫了電路細節(jié)的束縛，設計人員可以把精力集中于創(chuàng)造性的方案與概念的構(gòu)思上，而且這些概念構(gòu)思以高層次描述的形式輸人計算機，系統(tǒng)就能以規(guī)則驅(qū)動的方

26、式自動完成整個設計。這樣，新的概念就能迅速有效地成為產(chǎn)品，大大縮短了，產(chǎn)品的研制周期。不僅如此，高層次設計只是定義系統(tǒng)的行為特性，可以不涉及實現(xiàn)工藝，因此還可以在廠家綜合庫的支持下，利用綜合優(yōu)化工。2 出租車計費系統(tǒng)的設計2.1出租車計費設計實際中出租車的計費工作原理一般分成3個階段： （1）車起步開始計費。首先顯示起步價（本次設計起步費為7.00元）,車在行駛3 km以內(nèi)，只收起步價7.00元。 （2）車行駛超過3 km后,按每公里2.2元計費（在7.00元基礎上每行駛1 km車費加2.2元）,車費依次累加。 （3）行駛路程達到或超過9 km后(車費達到20元)，每公里加收50%的車費,車費

27、變成按每公里3.3元開始計費。車暫時停止（行駛中遇紅燈或中途暫時停車）不計費，車費保持不變。若停止則車費清零，等待下一次計費的開始。2.2 基本設計思想 (1) 根據(jù)出租車計費原理，將出租車計費部分由5個計數(shù)器來完成分別為counterA，counterB，counterC，counterD，counterE。計數(shù)器A完成車費百位。計數(shù)器B完成車費十位和個位。計數(shù)器C完成車費角和分。計數(shù)器D完成計數(shù)到30（完成車費的起步價）。計數(shù)器E完成模擬實現(xiàn)車行駛100 m的功能。 （2）行駛過程中車費附加50%的功能：由比較器實現(xiàn)。 （3）車費的顯示:由動態(tài)掃描電路來完成。用專用模塊來實現(xiàn)，完成數(shù)據(jù)的輸

28、入即動態(tài)數(shù)據(jù)的顯示。 （4）通過分析可以設計出系統(tǒng)的頂層框圖如圖2.1所示：圖2.1 系統(tǒng)的頂層框圖3 出租車計費系統(tǒng)的實現(xiàn)3.1系統(tǒng)的總體框圖圖3.1 系統(tǒng)總體框圖3.2程序流程圖車開始啟動里程不計數(shù)里程計數(shù)里程顯示計費器計數(shù)車費顯示車跑完成一次后車費、里程清零YESYESYESNONO圖3.2程序流程圖4 系統(tǒng)各功能模塊的實現(xiàn)4.1模塊JIFEI的實現(xiàn) 圖4.1 模塊JIFEI模塊JIFEI見圖4.1。輸入端口START、STOP、PAUSE、JS分別為汽車起動、停止、暫停、加速按鍵。library ieee;use ieee.std_logic_1164.all;use ieee.std

29、_logic_unsigned.all;entity jifei is port (clk,start,stop,pause,js:in std_logic;chefei,luc:out integer range 0 to 8000);end jifei;architecture rtl of jifei isbeginprocess(clk,start,stop,pause,js)variable a,b:std_logic;variable aa:integer range 0 to 100;variable chf,lc:integer range 0 to 8000;variable

30、 num:integer range 0 to 9; beginif(clk'event and clk='1')thenif(stop='0')thenchf:=0;num:=0;b:='1'aa:=0;lc:=0;elsif(start='0')thenb:='0'chf:=700;lc:=0;elsif(start='1' and js='1'and pause='1')thenif(b='0')thennum:=num+1;end if

31、;if(num=9)thenlc:=lc+5;num:=0;aa:=aa+5;end if; elsif(start='1'and js='0'and pause='1')thenlc:=lc+1;aa:=aa+1;end if;if(aa>=100)thena:='1'aa:=0;elsea:='0'end if;if(lc<300)thennull;elsif(chf<2000 and a='1')thenchf:=chf+220;elsif(chf>=2000 and

32、a='1')thenchf:=chf+330;end if;end if;chefei<=chf;luc<=lc;end process;end rtl;4.2 模塊X的實現(xiàn)模塊X見圖4.2。該模塊把車費和路程轉(zhuǎn)化為4位十進制數(shù)，daclk的頻率要比clk快得多圖4.2 模塊Xlibrary ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity x isport(daclk:in std_logic;ascore,bscore:in integer range 0 to 800

33、0;age,ashi,abai,aqian,bge,bshi,bbai,dqian:out std_logic_vector(3 downto 0);end x ;architecture rtl of x isbegin process(daclk,ascore) variable comb1:integer range 0 to 8000;variable comb1a,comb1b,comb1c,comb1d:std_logic_vector(3 downto 0);begin if(daclk'event and daclk='1')then if(comb1&

34、lt;ascore)thenif(comb1a=9 and comb1b=9 and comb1c=9)thencomb1a:="0000"comb1b:="0000"comb1c:="0000"comb1d:=comb1d+1;comb1:=comb1+1;elsif(comb1a=9 and comb1b=9)thencomb1a:="0000"comb1b:="0000"comb1:=comb1+1;comb1c:=comb1c+1;elsif(comb1a=9)thencomb1a:=&

35、quot;0000"comb1b:= comb1b+1;comb1:= comb1+1;elsecomb1a:= comb1a+1;comb1:= comb1+1;end if;elseashi<= comb1b;age<= comb1a;abai<= comb1c;aqian<= comb1d;comb1:=0;comb1a:="0000"comb1b:="0000"comb1c:="0000"comb1d:="0000"end if;end if;end process;pro

36、cess(daclk,bscore)variable comb2:integer range 0 to 8000;variable comb2a,comb2b, comb2c,comb2d:std_logic_vector(3 downto 0);beginif(daclk'event and daclk='1')thenif(comb2<bscore)thenif(comb2a=9 and comb2b=9 and comb2c=9)thencomb2a:="0000"comb2b:="0000"comb2c:="

37、;0000"comb2d:=comb2d+1;comb2:=comb2+1;elsif(comb2a=9 and comb2b=9)thencomb2a:="0000"comb2b:="0000"comb2:= comb2+1;comb2c:= comb2c+1;elsif(comb2a=9)thencomb2a:="0000"comb2b:=comb2b+1;comb2:=comb2+1;elsecomb2a:= comb2a+1;comb2:= comb2+1;end if;elsebshi<=comb2b;bge

38、<=comb2a;bbai<=comb2c;bqian<=comb2d;comb2:=0;comb2a:="0000"comb2b:="0000"comb2c:="0000"comb2d:="0000"end if;end process;end rtl;4.3 模塊XXX1的實現(xiàn)模塊XXX1見圖3.5。經(jīng)過該八進制模塊將車費和路程顯示出來。 圖4.3 模塊XXX1 library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsign

39、ed.all;entity XXX1 isport(c:in std_logic_vector(2 downto 0);dp:out std_logic;a1,a2,a3,a4,b1,b2,b3,b4:in std_logic_vector(3 downto 0);d:out std_logic_vector(3 downto 0);end XXX1;architecture rtl of xxx1 isbegin process(c,a1,a2,a3,a4,b1,b2,b3,b4);variable comb:std_logic_vector(2 downto o);begin comb:=

40、c;case comb iswhen”000”=>d<=a1 ; dp<=0;when”001”=>d<=a2 ; dp<=0;when”010”=>d<=a3 ; dp<=1;when”011”=>d<=a4 ;dp<=0;when”100”=>d<=b1 ;dp<=0;when”101”=>d<=b2 ;dp<=0;when”110”=>d<=b3 ;dp<=1;when”111”=>d<=b4;dp<=0;when others=>null

41、;end case;end process;end rtl;4.4模塊SE的實現(xiàn)模塊SE見圖4.4圖4.4模塊SE library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity se isport(clk:in std_logic;a:out std_logic_vector(2 down to 0);end se;architecture rtl of se isbeginprocess(clk)variable b:std_logic_bector(2 downto 0);begin if(c

42、lkevent and clk=1)thenif(b=”111”)thenb:=”000”;elseb:=b+1;end if;end if;a<=b;end process;end rtl;4.5 模塊DI的實現(xiàn)模塊DI見圖4.5圖4.5 模塊DElibrary ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity di isport(d:in std_logic_vector(3 downto 0);q:out std_logic_vector(6 downto 0);end di;archit

43、ecture rtl of di isbeginprocess(d)begin case d iswhen”0000”=>q<=”0111111”;when”0001”=>q<=”0000110”;when”0010”=>q<=”1011011”;when”0011”=>q<=”1001111”;when”0100”=>q<=”1100110”;when”0101”=>q<=”1101101”;when”0110”=>q<=”1111101”;when”0111”=>q<=”0100111”;whe

44、n”1000”=>q<=”1101111”;when others=>q<=”1101111”end case;end process;end rtl; 5 系統(tǒng)仿真 5.1 模塊X的仿真結(jié)果將車費和路程轉(zhuǎn)換成4位的十進制如圖5.1所示：輸入端為：Daclk, ascore, bscore輸出端為：Age, ashi, aqian, abai, bge, bshi, bqian, bbai; 圖5.1 模塊X仿真波形圖5.2 模塊JIFEI的仿真結(jié)果該模塊是模擬汽車的啟動、停止、暫停、加速按鍵，如圖5.2所示：輸入端口為：stop, start, pause, js； 輸出端口為：clk, b；圖5.2 模塊JIFEI仿真波形圖5.3 模塊XXX1的仿真結(jié)果該模塊是將車費和路程顯示出來如圖5.3所示輸入端為：c, a1