同步十進(jìn)制加法計(jì)數(shù)器優(yōu)化設(shè)計(jì)

1、物理科學(xué)與技術(shù)學(xué)院課程設(shè)計(jì)同步十進(jìn)制加法計(jì)數(shù)器設(shè)計(jì)班 級:指導(dǎo)老師：學(xué) 生:揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）集成電路設(shè)計(jì)愈發(fā)成為現(xiàn)代高科技的基石，尤其是芯片設(shè)計(jì)，幾乎所有的電子系統(tǒng)都需要芯片，而在芯片邏輯功能中，計(jì)數(shù)器就顯得非常重要。市場上多數(shù)同步十進(jìn)制計(jì) 數(shù)器多數(shù)采用JK觸發(fā)器設(shè)計(jì)，而本設(shè)計(jì)采用 D型主從觸發(fā)器構(gòu)成的同步十進(jìn)制加法計(jì) 數(shù)器。本設(shè)計(jì)米用8421BCD碼的編碼方式來表示一位十進(jìn)制數(shù)。設(shè)計(jì)中米用 D型主從觸 發(fā)器構(gòu)成T觸發(fā)器來設(shè)計(jì)基本邏輯電路單元。本設(shè)計(jì)使用 Microwind和Dsch軟件完成 原理圖和版圖設(shè)計(jì)。采用D型主從觸發(fā)器，優(yōu)化了同或門電路，大大減少M(fèi)OS管數(shù)量, 節(jié)省了版

2、圖面積，提高芯片性能。關(guān)鍵詞：同步十進(jìn)制加法計(jì)數(shù)器Microwind Dsch D觸發(fā)器 T觸發(fā)器1揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）AbstractThe in tegrated circuit desig n in creas in gly becomes themoder n high tech the corn erst one, particularly the chip desig n, the n early all electr onic system n eedsthe chip, but in the chip logical function, the coun ter ap

3、pearsvery importa nt. I n the market the most synchroni zati on decade coun ter uses the JK trigger desig n most, but this desig n uses D main the synchroni zed decimal base additi on coun terwhich con stitutes from the trigger to compare the JK trigger to be possible to omit 80 MOS tubes.This desig

4、 n uses 8421BCD the code the en cod ing method to expressa decimal digit. In the design usesD main to constitute the T trigger from the trigger to design the basic logic circuit unit. This design uses Microwind and the Dsch software completes the schematic diagram and the domain design. Uses D main

5、from the trigger, optimized the same or gate electric circuit, reducesthe MOS tube quantity greatly, has savedthe domain area, enhances the chip performa nee.Keywords: Synchronized decimal base addition counter Microwind DschD trigger T trigger#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）目錄摘要 1Abstract 2第一章緒論 5一、集成電路的概念 5二、集成電路

6、發(fā)展歷史 5三、集成電路分類 5（一）按器件結(jié)構(gòu)類型分類 5（二）按集成度分類 5（三）按使用的基片材料分類 6（四）按電路的功能分類 6（五）按應(yīng)用領(lǐng)域分類 6四、集成電路的設(shè)計(jì) 6（一）什么是集成電路設(shè)計(jì) 6（二）設(shè)計(jì)流程 6（三）設(shè)計(jì)方法 8第二章軟件使用 9一、Microwind3.1 與 Dsch 2.0簡介 9二、Microwind版圖設(shè)計(jì)軟件使用 9（一）進(jìn)入 Microwind 9（二）實(shí)例：設(shè)計(jì) CMO反相器 10三、Dsch原理圖軟件使用 14第三章同步十進(jìn)制加法計(jì)數(shù)器設(shè)計(jì) 18一、同步十進(jìn)制加法計(jì)數(shù)器設(shè)計(jì)思路 18（一）CMO電路的特點(diǎn) 18（二）設(shè)計(jì)分析 18（三）真值

7、表 19（四）驅(qū)動(dòng)方程 19二、同步十進(jìn)制加法計(jì)數(shù)器設(shè)計(jì)及仿真 20（一）傳輸門設(shè)計(jì)仿真 20（二）反相器設(shè)計(jì)仿真 22（三）D觸發(fā)器的設(shè)計(jì)仿真 24（四）同或門設(shè)計(jì)仿真 25（五）由D觸發(fā)器、同或門構(gòu)成T觸發(fā)器及其仿真 27（六）二輸入與門設(shè)計(jì)及其仿真 28（七）AOA211設(shè)計(jì)仿真 30三、 同步十進(jìn)制加法計(jì)數(shù)器模塊設(shè)計(jì)優(yōu)化 32（一）同或門設(shè)計(jì)優(yōu)化仿真 32（二）T觸發(fā)器設(shè)計(jì)優(yōu)化仿真 34四、同步十進(jìn)制加法計(jì)數(shù)器原理圖構(gòu)成及仿真 35（一）同步十進(jìn)制加法計(jì)數(shù)器原理圖： 35（二）同步十進(jìn)制加法計(jì)數(shù)器原理圖仿真 37（三）同步十進(jìn)制加法計(jì)數(shù)器原理圖仿真波形 39五、 生成版圖以及版圖仿真

8、39（一）生成版圖 39（二）版圖仿真 41第四章總結(jié) 42致謝 43參考文獻(xiàn) 44附錄I Microwind 一些重要功能 45附錄U同步十進(jìn)制加法計(jì)數(shù)器Verilog文件 493揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）第一章緒論如今，集成電路已經(jīng)成為現(xiàn)代信息社會的基石，其應(yīng)用已深入到科學(xué)，工業(yè)，農(nóng)業(yè) 的各個(gè)領(lǐng)域，遍布人們生活的每一個(gè)角落集成電路設(shè)計(jì)和制造水平已經(jīng)成為一個(gè)國家技 術(shù)發(fā)展水平的重要標(biāo)志，其重要性已為人所共知。一、集成電路的概念集成電路（IC: Integrated Circuit）是指通過一系列特定的加工工藝，將晶體管、 二極管等有源器件和電阻、電容、電感等無源器件，按照一定的電路互連，

9、集成在一 塊半導(dǎo)體晶片（如硅或砷化鎵）上，封裝在一個(gè)外殼內(nèi)，執(zhí)行特定電路或系統(tǒng)功能的 一種器件。集成電路的發(fā)明，大幅度地降低了電子產(chǎn)品成本，它們的尺寸奇跡般地減小，導(dǎo) 致了家用電子計(jì)算機(jī)和手機(jī)的出現(xiàn)，使從前專門機(jī)構(gòu)才能購置的電子裝置成為公眾可 以使用的工具。 用集成電路制造的電子裝置廉價(jià)、小巧、可靠、方便，令人們對電子 技術(shù)刮目相看，它們的應(yīng)用迅速擴(kuò)展到人類活動(dòng)的眾多領(lǐng)域，成為革新傳統(tǒng)技術(shù)有力 的手段，有效地提高了人類活動(dòng)水平。二、集成電路發(fā)展歷史1904年，弗萊明發(fā)明了第一只電子二極管（真空二極管）標(biāo)志著世界從此進(jìn)入了電子 時(shí)代。1907年,德福雷斯特向美國專利局申報(bào)了真空三極管的發(fā)明專利，

10、使得電子管才成為實(shí)用的器件。1947年12月Bell實(shí)驗(yàn)室肖克萊、巴丁、布拉頓發(fā)明了第一只點(diǎn)接觸金鍺晶體管， 1950年肖克萊、斯帕克斯、迪爾發(fā)明單晶鍺NPN結(jié)型晶體管。1952年5月英國皇家研究所的達(dá)默提出集成電路的設(shè)想。1958年德克薩斯儀器公司基爾比為首的小組研制出第一塊由 12個(gè)器件組成的相移 振蕩和觸發(fā)器集成電路。這就是世界上最早的集成電路，也就是現(xiàn)代集成電路的雛形或 先驅(qū)。給電子產(chǎn)業(yè)帶來了一場革命，并為無數(shù)的其它發(fā)明鋪平了道路。2000年的10月 10日，七十七歲的杰克.基爾比（Jack S. Kilby）獲得2000年的諾貝 爾物理學(xué)獎(jiǎng)。三、集成電路分類根據(jù)集成電路的器件結(jié)構(gòu)類型

11、，集成規(guī)模，使用的基片材料，電路的功能以及應(yīng)用的領(lǐng)域，對集成電路分類的結(jié)果如下所示：（一）按器件結(jié)構(gòu)類型分類按器件的結(jié)構(gòu)類型，通常將其分為雙極（Bipolar ）集成電路，金屬氧化物半導(dǎo)體（MOS）集成電路,和雙極MOS（ BiMOS）集成電路。（二）按集成度分類集成度是指在每個(gè)芯片包含的元器件的數(shù)目。按集成度可將集成電路分為：小規(guī)模集成電路（SSI），中規(guī)模集成電路（MSI）,大規(guī)模集成電路（LSI），特大規(guī)模集成 電路（ULSI）和巨大規(guī)模集成電路（GSI）。（三）按使用的基片材料分類根據(jù)制造集成電路的基片結(jié)構(gòu)形式，可分為單片集成電路和混合集成電路兩大類。單片集成電路是指所有的集成電路元器

12、件都制作在同一快半導(dǎo)體基片上。將厚膜和薄 膜電路，適當(dāng)?shù)挠性丛秃衲ぜ氨∧る娐窡o法實(shí)現(xiàn)的無源元件連接起來，封裝在一 起完成一定的電路功能，這樣的電路通常稱為混合集成電路。（四）按電路的功能分類按電路的功能，通常將其分為數(shù)字集成電路，模擬集成電路和數(shù)模混合集成電路 三大類。（五）按應(yīng)用領(lǐng)域分類按應(yīng)用領(lǐng)域劃分，集成電路可分為標(biāo)準(zhǔn)通用集成電路和通用集成電路。標(biāo)準(zhǔn)通用集成電路是指不同廠家都在同時(shí)生產(chǎn)的，用量極大的標(biāo)準(zhǔn)系列產(chǎn)品，如微處理器芯片， 存儲器芯片，數(shù)字信號處理芯片。專用集成電路則是根據(jù)某種電子設(shè)備中特定的技術(shù) 要求而專門設(shè)計(jì)的集成電路，稱為 ASIC （Application Specifi

13、c Integrated Circuits）。四、集成電路的設(shè)計(jì)（一）什么是集成電路設(shè)計(jì)根據(jù)電路功能和性能的要求，在正確選擇系統(tǒng)配置、電路形式、器件結(jié)構(gòu)、工藝方 案和設(shè)計(jì)規(guī)則的情況下，盡量減小芯片面積，降低設(shè)計(jì)成本，縮短設(shè)計(jì)周期，以保證全 局優(yōu)化，設(shè)計(jì)出滿足要求的集成電路。（二）設(shè)計(jì)流程IC有兩種設(shè)計(jì)路線：自底向上（Bottom-up）和自頂向下（Top-down）。自底向上的設(shè)計(jì)路線應(yīng)該說是整個(gè)IC發(fā)展的基本路線。即從工藝一開始，先進(jìn)行 單元設(shè)計(jì)，在精心設(shè)計(jì)好各單元后逐步向上進(jìn)行功能塊，子系統(tǒng)設(shè)計(jì)直至最終完成整 個(gè)系統(tǒng)設(shè)計(jì)。對于大規(guī)模的系統(tǒng)設(shè)計(jì)，則采用自頂向下的設(shè)計(jì)方法。設(shè)計(jì)者首先需要進(jìn)行行

14、為 設(shè)計(jì)，以確定芯片的功能，性能，擬采用的工藝以及允許的芯片面積和成本等；其次 進(jìn)行結(jié)構(gòu)設(shè)計(jì)，根據(jù)芯片的特點(diǎn)，將其分解為結(jié)構(gòu)清晰、相互關(guān)系明確的子系統(tǒng)，這 些子系統(tǒng)可能包括模擬單元和數(shù)字系統(tǒng)。接著是把各子單元轉(zhuǎn)化成邏輯圖或電路圖。 對模擬單元直接進(jìn)行電路設(shè)計(jì)，對數(shù)字系統(tǒng)則先進(jìn)行邏輯設(shè)計(jì)，確定邏輯正確后進(jìn)一 步轉(zhuǎn)化成電路圖。無論是模擬電路還是數(shù)字電路，電路設(shè)計(jì)階段是與設(shè)計(jì)選用的工藝 緊密相關(guān)的。設(shè)計(jì)者應(yīng)該根據(jù)制造廠家提供的工藝參數(shù)，選擇合適的器件模型和模擬 工具，以確定電路圖是否滿足設(shè)計(jì)要求。下一步就是將電路圖轉(zhuǎn)化成版圖，即版圖設(shè)計(jì)。與電路設(shè)計(jì)一樣，版圖設(shè)計(jì)也是 同工藝密不可分的。設(shè)計(jì)者必須按照

15、來自制造廠家的幾何設(shè)計(jì)規(guī)則進(jìn)行電路圖的版圖 設(shè)計(jì)。7揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）0計(jì)垂Q 系読釀高層縱綜合7V時(shí)序分折、功耗討析等I <越荘麗:f I 仿真t,1fI邏齢評疣石11jL邊輻頸卜“.網(wǎng)表 *,*-心“翳劃詒版國檢杳掩模版制作和芯片加工i芯片測試圖1-1 IC設(shè)計(jì)的典型流程(三) 設(shè)計(jì)方法人們把集成電路設(shè)計(jì)方法分為全定制設(shè)計(jì)方法與半定制設(shè)計(jì)方法兩大類。而半定制設(shè)計(jì)方法又可細(xì)分為五種不同的設(shè)計(jì)方法，集成電路設(shè)計(jì)人員可以根據(jù)不同的要求選擇各種不同的設(shè)計(jì)方法。下面對各種設(shè)計(jì)方法作簡要介紹。1、全定制設(shè)計(jì)方法(Full-Custom Design Approach )全定制是利用集

16、成電路的最基本設(shè)計(jì)方法(不使用現(xiàn)有庫單元)，對集成電路中 所有的元器件進(jìn)行精工細(xì)作的設(shè)計(jì)方法。全定制設(shè)計(jì)可以實(shí)現(xiàn)最小面積，最佳布線布局、最優(yōu)功耗速度積，得到最好的電特性。該方法尤其適宜于模擬電路，數(shù)?；旌想娐芬约?對速度、功耗、管芯面積、其它器件特性(如線性度、對稱性、電流容量、耐壓等)有 特殊要求的場合；或者在沒有現(xiàn)成元件庫的場合。特點(diǎn)：精工細(xì)作，設(shè)計(jì)要求高、周期長，設(shè)計(jì)成本昂貴。2、 半定制設(shè)計(jì)方法(Semi-Custom Design Approach)半定制設(shè)計(jì)方法又分成門陣列(GA Gate Array )法；門海(SOG Sea of Gates) 法；標(biāo)準(zhǔn)單元(SC: Stand

17、ard Cell )法；積木塊(BB: Building Block )法；可編程 邏輯器件(PLD Programmable Logic Device )設(shè)計(jì)法。第二章軟件使用、Microwind3.1 與 Dsch 2.0 簡介Microwind是CMO集成電路物理層版圖（Layout）設(shè)計(jì)和性能仿真軟件，它包含數(shù)字 和模擬元件圖庫、版圖編輯器、參數(shù)提取分析器及版圖仿真器。使用這個(gè)軟件可以十分 方便地進(jìn)行IC版圖設(shè)計(jì)教學(xué)，對于不具備大型IC設(shè)計(jì)軟件的學(xué)生是十分有用的。Micro wind具有豐富的教學(xué)信息，例如，顯示 PMOS口 NMO管的特性曲線、器件尺寸、工藝參數(shù)；電路中連接線的寄生參

18、數(shù)；設(shè)計(jì)者可以方便地調(diào)節(jié)所制定的模型參數(shù)，在屏幕上 直接觀察模型對元件特性的影響，并交互顯示輔助指導(dǎo)內(nèi)容。Dsch2.0為原理圖生成軟件，提供了原理圖的導(dǎo)入，驗(yàn)證，仿真等有效工具，具有 很大的使用價(jià)值。Dsch2.0還可以由原理圖生成Verilog HDL方便實(shí)用。二、Microwind版圖設(shè)計(jì)軟件使用（一）進(jìn)入 Microwind與Windows下的其他程序一樣，軟件安裝以后，創(chuàng)建 Microwind目錄，然后雙擊“Microwind ”圖標(biāo)就可以運(yùn)行軟件。如圖2-1所示，主窗口由版圖顯示窗口、快捷圖標(biāo) 菜單、分層調(diào)色板等幾部分組成。圖2-1原理圖設(shè)計(jì)窗口版圖顯示窗口中的網(wǎng)格以 入為單位，它

19、通常固定為光刻工技術(shù)中最小尺寸（溝道 長度）的一半。例如在 0.8 pm工藝中，入=0.4阿。（二）實(shí)例：設(shè)計(jì)CMOS反相器1繪圖命令使用以CMOS反相器為例，通過繪制版圖學(xué)習(xí)各種命令的使用。CMOS反相器包括個(gè)NMOS及一個(gè)PMOS晶體管（左下角），如圖2-2所示。Q C =9拒三吉*皿11揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）圖2-2元件添加命令圖標(biāo)為繪制矩形圖標(biāo)，圖標(biāo) 顯示調(diào)色板。首先在調(diào)色板中選多晶硅層 （紅 色），然后按以下步驟繪制版圖：繪制硅柵矩形，先用鼠標(biāo)點(diǎn)住選定的左上角，然后拖動(dòng)至右下角。釋放鼠標(biāo)器，即得到一定尺寸的硅柵矩形圖，應(yīng)使得矩形寬度最小為2入，如圖2-3所示。 按右圖所示的比

20、例繼續(xù)繪制硅柵層。#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）圖2-3硅柵層選擇調(diào)色板中N+擴(kuò)散層（綠色），按圖5（下）繪制NMOS部分。選擇調(diào)色板中P+擴(kuò)散 層（綠色，斜線），按圖2-4（上）繪制PMOS部分。#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）圖2-4添加擴(kuò)散層#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）選擇調(diào)色板中N-阱層，在上圖所示的P擴(kuò)散層周圍添置N阱，如圖2-5所示圖2-5添加N阱2、分層結(jié)構(gòu)仿真點(diǎn)擊圖標(biāo)，利用鼠標(biāo)畫一條待觀察剖面的截線，屏幕上會顯示相應(yīng)的分層結(jié)構(gòu) 圖。3、接觸窗孔及金屬連接線版圖中各層之間是通過SiO2薄層相互絕緣的，它們通過接觸孔（Via）進(jìn)行連接。Via

21、中灌注了金屬和擴(kuò)散層材料，其尺寸由設(shè)計(jì)規(guī)程確定。Microwind提供各種預(yù)定義 Via圖（調(diào)色板窗口上方），如圖2-6所示。圖2-6預(yù)定義Via圖圖中第一排第一個(gè)為金屬-多晶硅接觸孔，第二個(gè)為 N有源區(qū)接觸孔，第三個(gè)為 P 有源區(qū)接觸孔，第四個(gè)為金屬1, 金屬2之間的接觸孔，第五個(gè)為不同金屬之間的接 觸孔。例如選擇N+/金屬接觸，出現(xiàn)隨光標(biāo)移動(dòng)的正方輪廓，將它固定在N+區(qū)。同樣地，選擇P+/金屬接觸將它固定在P+區(qū)。在調(diào)色板選擇金屬層1（藍(lán)色），即可引出NMOS和PMOS的電極，如圖所示。注意：圖2-7中右上角所示連接Vdd。的接觸點(diǎn)，使N區(qū)與高電平等電位。進(jìn)入仿真器前，最后的任務(wù)是定義 V

22、dd、Vss及輸入和輸出端。圖 2-7 定義 Vdd、Vss4、性能模擬 在調(diào)色板上有一組仿真器圖標(biāo)，如圖 2-8所示。I圖2-8仿真器仍以上述反相器為例，首先將電源上部PMOS的一個(gè)P擴(kuò)散層接 VDD，下部NMOS的一個(gè)N擴(kuò)散區(qū)接Vss然后定義輸入信號端及輸出端。操作步驟如下：如上圖所示，從左至右依次是電源 Vdd、地Ground、時(shí)鐘Clock、加入脈沖Pulse可 視節(jié)點(diǎn)Node Visible。點(diǎn)擊圖時(shí)鐘，再點(diǎn)擊反相器公共柵區(qū)，則出現(xiàn)時(shí)鐘設(shè)置對話框， 按要求設(shè)置脈沖寬度、周期、上升沿、下降沿等參數(shù)，以便了解預(yù)期的器件特性，如下 圖所示。選擇上圖最右的圖標(biāo)，定義觀察點(diǎn)。應(yīng)注意，僅當(dāng)附屬的

23、字體為斜體時(shí)，方表示該功能被激活2-9所當(dāng)定義版圖輸入和輸出點(diǎn)時(shí)，所附帶的字符是可更改的，常用的方法是在圖示窗口中修改“ Enter the text name框的內(nèi)容。注意：進(jìn)行仿真之前，應(yīng)先存儲版圖。進(jìn)入仿真器后，可觀察已定義點(diǎn)的電壓波形、電 流波形及電壓轉(zhuǎn)移特性。13揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）圖2-9仿真信號定義5、版圖是否符合設(shè)計(jì)規(guī)程點(diǎn)擊圖標(biāo)，設(shè)計(jì)規(guī)程校驗(yàn)器（DRC: Design Rule Checker掃描設(shè)計(jì)圖，發(fā)現(xiàn)錯(cuò) 誤即用高亮條顯示錯(cuò)誤性質(zhì)。只有符合設(shè)計(jì)規(guī)程的版圖才能進(jìn)一步轉(zhuǎn)為制造文件。6、參數(shù)分析選擇Analysis/ Parametri

24、c Analysis，以反相器為例，點(diǎn)擊輸出點(diǎn)，進(jìn)人參數(shù)分析界 面，如圖2-10所示。圖2-10參數(shù)分析通過左下選擇框，選擇分析功耗、傳輸延時(shí)、顯示頻率。點(diǎn)擊Start An alysis按鈕,可給出相應(yīng)的分析結(jié)果。7、保存單擊唏 圖標(biāo)，保存版圖文件，文件自動(dòng)加上擴(kuò)展名.Msk。8連線路徑生成在版圖設(shè)計(jì)中，金屬連接線自動(dòng)生成功能將大大節(jié)省設(shè)計(jì)者的時(shí)間。Microwind具有連接線自動(dòng)生成及寄生參數(shù)分析功能。點(diǎn)擊下圖中對應(yīng)圖標(biāo)底書，進(jìn)入圖2-11所示界面。選擇所要求的條目，然后回到主 窗口，點(diǎn)擊適當(dāng)?shù)奈恢?，即得到連接線。圖2-11定義金屬連線三、Dsch原理圖軟件使用Dsch原理圖軟件使用較為簡

25、單，這里僅通過設(shè)計(jì)一與非門來說明該軟件的使用（一）打開Dsch2編輯器，單擊工具欄右側(cè)圖標(biāo) Symbol Library ，打開元件庫。如圖2-12所示:圖2-12版圖編輯窗口E須| Xk事J唔0£ 口|口點(diǎn)d *EH <±<3 |nu從元件庫中調(diào)入nmos和pmos晶體管，按所需的邏輯電路圖排列,圖2-13。pmoslibrdi甲二彳druirizc>M:ivanc：eci|m|-03pmos"drairdraindiTBin-0-nmoiBnmosource17揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）sauircE Source#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)

26、（論文）#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）（三）E5 SJ »source?ain.t?pm 口弓nfnosr-riOSI _ IE "如口1U1-&屈畫堀四囲于占1口 1口 A出血d整* 叵IdHJFHe Edt Iniert View- Emulate tfelp Ypma s-aii dlrahi-ilrAiii圖2-13 MOS管的調(diào)用按與非門邏輯連接電路圖，并從庫中調(diào)入電源，圖2-14圖2-14電源的調(diào)用（四）從庫中調(diào)入兩輸入模塊in 1，in2,連接至電路中作為輸入端，調(diào)入一發(fā)光二極管作為輸出端out，仿真時(shí)高電平發(fā)光二極管發(fā)光，低電平不發(fā)光，圖2-15r

27、irncisE diting "wKa<n口|曰 teh1*'噸尬砸曙IS拠-nrriQs7/Zlibrdrjz圖2-15輸入模塊的調(diào)用（五）現(xiàn)在用Dsch已經(jīng)把一與非門的原理圖完成了，接下來就是對原理圖的仿真,點(diǎn)擊Simulate -> Start simulation，出現(xiàn)仿真圖，點(diǎn)擊in 1,in2矩形框中的部分會給in 1,in2不同的電平輸入，紅色填充表示高電平，沒填充表示低電平。根據(jù)與非門的 邏輯輸出也會跟著變化，LED亮（紅色）表示輸出為高電平，不亮表示輸出為低電 平，圖 2-16，圖 2-17。圖2-16仿真輸出“高電平”圖2-17仿真輸出低電平在

28、Dsch工具欄中中還有很多操作時(shí)的快捷圖標(biāo)如復(fù)制，移動(dòng)，刪除，放大及一些 軟件的常用操作，這里不再累贅說明。19揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)(論文)第二章同步十進(jìn)制加法計(jì)數(shù)器設(shè)計(jì)當(dāng)前社會早以進(jìn)入數(shù)字化時(shí)代，數(shù)字化的信息處理技術(shù)極大的方便了人們的生活，而數(shù)字化離不開微電子行業(yè)的發(fā)展，從而離不開數(shù)字芯片的設(shè)計(jì)。在這些芯片中，都具 有要進(jìn)行邏輯算數(shù)、計(jì)數(shù)等運(yùn)算，進(jìn)制計(jì)數(shù)器具有電路結(jié)構(gòu)簡單、運(yùn)算方便等特點(diǎn)，但 日常生活中我們所接觸的大部分都是十進(jìn)制數(shù)，特別是當(dāng)二進(jìn)制數(shù)位數(shù)較多時(shí)，閱讀非常困難，所以有必要討論十進(jìn)制計(jì)數(shù)器?，F(xiàn)在大多均采用JK觸發(fā)器門電路來構(gòu)成十進(jìn)制計(jì)數(shù)器，然而事實(shí)上采用 D型鎖存器構(gòu)成的D型主

29、從觸發(fā)器來設(shè)計(jì)同步十進(jìn)制加法 計(jì)數(shù)器可以大大減少芯片面積，減少延時(shí)，降低功耗，提高芯片性能。一、同步十進(jìn)制加法計(jì)數(shù)器設(shè)計(jì)思路（一）CMO電路的特點(diǎn)CMO電路是指采用NMO與PMO對稱設(shè)計(jì)的電路，利用NMO與PMO互補(bǔ)特性獲得 良好的電路性能。CMO皈相器有以下優(yōu)點(diǎn)：傳輸特性理想，過渡區(qū)比較陡。邏輯擺幅大，VOH=VVOL=0噪聲容限很大。靜態(tài)功耗很小。CMO反相器是利用p、n管交替通、斷來獲取輸 出高、低電壓的，而不象單管那樣為保證 VOL足夠低而確定p、n管的尺寸，因此CMOS 反相器是無比（Ratio-Less）電路。CMOS相器的缺點(diǎn)：所用的MOST數(shù)量多，設(shè)計(jì)方式單一。（二）設(shè)計(jì)分析所

30、有觸發(fā)器的時(shí)鐘控制端均由計(jì)數(shù)脈沖 CP輸入，CP的每一個(gè)觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新。應(yīng)控制觸發(fā)器的輸入端，可將觸發(fā)器接成 T觸發(fā)器。當(dāng)?shù)臀徊幌蚋呶?進(jìn)位時(shí)，令高位觸發(fā)器的T= 0,觸發(fā)器狀態(tài)保持不變；當(dāng)?shù)臀幌蚋呶贿M(jìn)位時(shí)，令高位觸 發(fā)器的T=1，觸發(fā)器翻轉(zhuǎn)，計(jì)數(shù)加1。在十進(jìn)制計(jì)數(shù)體制中，每位數(shù)可能為 0、1 ,9十個(gè)數(shù)碼中的任意一個(gè)，且逢十進(jìn)一。根據(jù)計(jì)數(shù)器構(gòu)成原理，必須有四個(gè)觸發(fā)器的狀態(tài)來表示一位十進(jìn)制數(shù)的四位二進(jìn)制 編碼。而四位編碼總共有十六個(gè)狀態(tài)，所以必須去掉其中六個(gè)狀態(tài)。一般考慮去掉 10101111六個(gè)狀態(tài)，即采用8421BCD碼的編碼方式來表示一位十進(jìn)制數(shù)。(三) 真值表根據(jù)設(shè)計(jì)

31、思路可列出同步十進(jìn)制加法計(jì)數(shù)器的真值表如下表所示:序號十進(jìn)制二進(jìn)制1ooooo210001320010430011540100650101760110870111981000io91001(四) 驅(qū)動(dòng)方程可根據(jù)由于本設(shè)計(jì)采用D型主從觸發(fā)器構(gòu)成的T觸發(fā)器作為基本模塊來設(shè)計(jì)電路，T出發(fā)器的邏輯狀態(tài)特性以及上圖所示的真值表得到如下的十進(jìn)制計(jì)數(shù)器驅(qū)動(dòng)方程:To = 1Ti = Q oQT2 = QoQT3 = QoQQ+QQ即：Q 0* = Qo'Q* = QoQ' Q' + (Q oQ' ) ' QQ = Q oQQ'+ (Q oQ' )Q2Q

32、 = (Q oQQ+QQ)Q3 +(QoQQ+QQ)' Q二、同步十進(jìn)制加法計(jì)數(shù)器設(shè)計(jì)及仿真注：版圖設(shè)計(jì)中采用90nm工藝，電源電壓為1.2v，共用到金屬為3層。晶體管的尺寸 分別為：PMOS: width 0.6um length 0.1um ； NMOS: width 0.2um length 0.1um 。（一）傳輸門設(shè)計(jì)仿真構(gòu)成基本邏輯單元的主要組成部分需要用到D型主從觸發(fā)器，而D型主從觸發(fā)器的電路設(shè)計(jì)當(dāng)中應(yīng)用到CMO傳輸門電路：1、COM傳輸門定義MOS器件在電路中可以做開關(guān)，而且是雙向開關(guān)，即電流不僅能從一個(gè)方向傳輸， 也可以從相反方向傳輸。這種起開關(guān)作用的MOS?也稱為傳

33、輸門。2、COM傳輸門結(jié)構(gòu)CMO傳輸門由一個(gè)PMO管和一個(gè)NMO管并聯(lián)而成，這種開關(guān)是指 P管的源（S） 和（N）管的漏（D）相連，P管的漏（D）和N管的源（S）相連，其原理圖電路如圖3-1 所示：圖3-1傳輸門仿真電路3、COM傳輸門原理圖仿真由仿真電路得到其原理圖仿真波形如下，從波形圖中可以看出：當(dāng) Enable為高電 平時(shí)，傳輸門導(dǎo)通，Dataln信號才能通過傳輸門，傳輸?shù)捷敵龆耍筁ED模擬燈管顯示 紅色（高電平）或者不顯示（低電平）。原理圖仿真波形如圖3-2所示：23揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）圖3-2傳輸門原理圖仿真波形4、COM傳輸門版圖由原理圖可生成傳輸門的版圖如圖 3-3所

34、示:圖3-3傳輸門版圖5、COM傳輸門版圖仿真根據(jù)版圖，可以得到相應(yīng)的版圖仿真波形如圖3-4所示:圖3-4傳輸門版圖仿真波形（二）反相器設(shè)計(jì)仿真構(gòu)成基本邏輯單元的主要組成部分需要用到 D型主從觸發(fā)器，而D型主從觸發(fā)器的 電路設(shè)計(jì)當(dāng)中應(yīng)用到CMO反相器電路：1反相器定義反相器又稱非門，它只是一個(gè)輸入端的邏輯門電路。2、反相器結(jié)構(gòu)CMOS反相器由一個(gè)PMO管和一個(gè)NMO管串聯(lián)而成，其電路由圖3-5所示。兩個(gè) MOS管的柵極（G相連，作為反相器的輸入端；他們的漏（D）相連，作為反相器的輸 出端；PMOS管的源（S）和襯底相連且接電源電壓 Vdd； NMOS管的源（S）和襯底相連且接地 （Vss）。當(dāng)

35、輸入信號為“ 0”時(shí)，P管因柵源電壓Vgs等于電源電壓而導(dǎo)通，從而輸出端到 匕為低阻電路；由于NMO管的柵源電壓為0,低于它的開啟電壓，于是 N管截止，從 輸出端到地（Ms）呈現(xiàn)高阻抗，因此輸出電壓近似等于 Vdd即輸出為“ 1”電平。當(dāng)輸入 電壓為“ 1”時(shí)，情況正好相反，P管截止而N管導(dǎo)通，輸出電壓為0。在上述兩種邏輯狀態(tài)下，總有一個(gè)MOST導(dǎo)通而另一個(gè)MOST截止，因此從電源到地的通路中，只有截 止MOSt的泄漏電流流過，這使 CMO反相器的靜態(tài)功耗總是很低，其值等于電源電壓和泄漏電流之積，為毫微瓦數(shù)量級。其原理圖如圖3-5所示:,! W-0.5uI L=0_l2uPPW=u Ju1 L

36、=O_12ui NNanti7777圖3-5方向器原理圖3、CMO反相器原理圖仿真由原理圖得到的原理圖仿真波形如下圖 3-6所示，從仿真波形中可以看出，電路正 常工作時(shí)，輸出端電平與輸入端電平相反，即輸入高電平，則輸出低電平，輸入低電平， 則輸出高電平。圖3-6反相器原理圖仿真4、CMO反相器版圖由CMO反相器原理圖可得到相應(yīng)的版圖如圖 3-7所示:圖3-7反相器版圖5、CMO反相器版圖仿真根據(jù)版圖可得到相應(yīng)的版圖仿真波形如圖 3-8所示:圖3-8反相器版圖仿真波形（三）D觸發(fā)器的設(shè)計(jì)仿真由D型鎖存器構(gòu)成的D型主從觸發(fā)器是由傳輸門和反相器構(gòu)成的，前面已經(jīng)設(shè)計(jì) 了傳輸門和反相器，下面自然可以利用

37、已經(jīng)設(shè)好的電路構(gòu)成D型主從觸發(fā)器。1、D型主從觸發(fā)器工作原理在CMO電路中，經(jīng)常采用CMO傳輸門組成電平觸發(fā)D觸發(fā)器，如圖3-9所示。該 D型主從觸發(fā)器由兩個(gè)背靠背的鎖存器構(gòu)成，分別稱為主和從。時(shí)鐘信號CP為高時(shí)，主 觸發(fā)器讀取數(shù)據(jù)，同時(shí)，中間反相器確保從觸發(fā)器為低電平，使其保持穩(wěn)定輸出。時(shí)鐘 信號CP為低電平時(shí)，從觸發(fā)器時(shí)鐘信號為高電平，數(shù)據(jù)直接傳遞，且主觸發(fā)器給從觸 發(fā)器穩(wěn)定輸入，CP信號再次為高時(shí)，從觸發(fā)器會在主觸發(fā)器的值改變前保存數(shù)據(jù)。Du I2UDm haulv：njCLKWZCu-Ou12uW-2 &u12uL-D I2uIW=1.fiuTL=Q.12u"w=2.

38、0m-L=0 1211L,.W=2.Dki(1=0.120W=2.Qu廠f副冷-伽II L=41.12<jW=2.0u 'TOTTZulw=i.du Jw=fTL=D.1?u T L=Q.1圖3-9 D型主從觸發(fā)器原理圖2、D型主從觸發(fā)器原理圖仿真根據(jù)D型主從觸發(fā)器原理圖可以得到其仿真波形如圖 3-10所示，從圖中可以看出, 電路存在一定的延時(shí)，但波形邏輯沒有錯(cuò)誤，屬于正常現(xiàn)象。由于軟件本身問題，在每 一周期末，均存在一小段時(shí)間電平不確定的不定狀態(tài)，經(jīng)分析，并不影響整個(gè)設(shè)計(jì)的邏 輯運(yùn)算表達(dá)圖3-10 D型主從觸發(fā)器原理圖仿真波形3、D型主從觸發(fā)器版圖由D型主從觸發(fā)器的原理圖可以得

39、到相應(yīng)版圖，如圖3-11所示:圖3-11 D型主從觸發(fā)器版圖4、D型主從觸發(fā)器版圖仿真根據(jù)版圖可以得到D型主從觸發(fā)器版圖仿真波形如圖 3-12所示:圖3-12 D型主從觸發(fā)器版圖仿真波形（四）同或門設(shè)計(jì)仿真在用D型主主從觸發(fā)器構(gòu)成T觸發(fā)器時(shí)，需要用到同或門。1、同或門原理當(dāng)輸入信號相同時(shí)，輸出為高電平，當(dāng)輸入信號不相同時(shí)，輸出為低電平。在COMS 電路設(shè)計(jì)中，上拉管和下拉管分別對偶。以下拉管為例，當(dāng)NMO管并聯(lián)時(shí)，表示“或”的關(guān)系，當(dāng)NMO管串聯(lián)時(shí)，表示“且”的關(guān)系。而上拉管剛好相反。據(jù)此，由邏輯表 達(dá)式可以得到同或門的原理圖如圖 3-13所示：圖3-13同或門原理圖2同或門原理圖仿真根據(jù)原理

40、圖可以得到其原理圖仿真波形如圖3-14所示。從圖中可以看出電路設(shè)計(jì)邏輯結(jié)果正確，即，信號輸入相同時(shí)，輸出為高電平，信號輸入不相同時(shí)，輸出為低電 平。圖3-14同或門原理圖仿真波形3、同或門版圖由同或門原理圖可以得到相應(yīng)的版圖如圖3-15所示：nmos口n口CiEi' ' 'rI -J3I V _f3 El一 Wi- nn匚弓 wF rnncpmosjwZ 卩 rngid 就*pinus rnoE wT?？谫ぴ撇穼貶呂l：i圖3-15同或門版圖4、同或門版圖仿真根據(jù)同或門版圖可以得到相應(yīng)的版圖仿真波形如圖3-16所示:圖3-16同或門版圖仿真波形（五）由D觸發(fā)器、同或門構(gòu)

41、成T觸發(fā)器及其仿真根據(jù)設(shè)計(jì)思路，本步應(yīng)該由設(shè)計(jì)好的邏輯電路構(gòu)成 T觸發(fā)器1、T觸發(fā)器原理當(dāng)控制信號T為“1”時(shí)，每來一個(gè)時(shí)鐘信號，它的狀態(tài)就翻轉(zhuǎn)一次；而當(dāng)T為“0” 時(shí)，時(shí)鐘信號到達(dá)后，他的狀態(tài)保持不變，具備這種邏輯功能的觸發(fā)器稱為 T觸發(fā)器。 由D型主從觸發(fā)器邏輯功能以及同或門的邏輯特性，可以按照下圖 3-17連接方式，連 接構(gòu)成T觸發(fā)器圖3-17 T觸發(fā)器原理圖2、T觸發(fā)器原理圖仿真由T觸發(fā)器原理圖可以得到相應(yīng)的原理圖仿真波形如圖3-18所示，從波形中可以看出，當(dāng)T為高電平時(shí)，輸出信號隨著時(shí)鐘信號不斷翻轉(zhuǎn)，當(dāng)T為低電平時(shí)，輸出信號31揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）保持不變圖3-18 T觸發(fā)

42、器原理圖仿真波形3、T觸發(fā)器版圖由T觸發(fā)器的原理圖可以得到相應(yīng)的版圖如圖3-19所示:圖3-19 T觸發(fā)器版圖4、T觸發(fā)器版圖仿真根據(jù)版圖可以得到相應(yīng)的版圖仿真波形如圖3-20所示:圖3-20 T觸發(fā)器版圖仿真波形33揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）（六）二輸入與門設(shè)計(jì)及其仿真LED顯示紅色；當(dāng)兩個(gè)輸入端1、二輸入與門結(jié)構(gòu)當(dāng)兩個(gè)輸入端的信號均為高電平時(shí)，輸出為高電平,存在一個(gè)或兩個(gè)均為低電平時(shí)，輸出即為低電平，LED不顯示顏色。在COM電路設(shè)計(jì)中, 上拉管和下拉管分別對偶。以下拉管為例，當(dāng)NMOS!并聯(lián)時(shí)，表示“或”的關(guān)系，當(dāng)NMO管串聯(lián)時(shí)，表示“且”的關(guān)系。而上

43、拉管剛好相反。據(jù)此，由邏輯表達(dá)式可以得到 二輸入與門的原理圖如圖3-21所示：圖3-21與門原理圖2、二輸入與門原理圖仿真根據(jù)二輸入與門原理圖，可以得到相應(yīng)的原理圖仿真波形如圖 3-22所示。從圖中 可以看出當(dāng)兩個(gè)輸入端的信號均為高電平時(shí)， 輸出為高電平；當(dāng)兩個(gè)輸入端存在一個(gè)或 兩個(gè)均為低電平時(shí)，輸出即為低電平。該特性符合與門邏輯特性。圖3-22與門原理圖仿真波形3、二輸入與門版圖根據(jù)原理圖可得到相應(yīng)的板梯如圖 3-23所示：圖3-23與門版圖4、與門版圖仿真根據(jù)版圖可以得到相應(yīng)的版圖仿真波形如圖3-24所示:fez如何rraH3FH10 aSiapip*)|0.亦D1.Tlrr»0

44、najr FrsqiwncyAn I口弓 aimuIartiori 口F GjC'EKjacfi; iMiur&winH'iAnT2.M jK _=111. FFTTiinn Scaia- |ZrB 刁D1«：pl3y L Elets?&di口時(shí)丹皿門 F- ana.圖3-24與門版圖仿真波形（七）A0A211設(shè)計(jì)仿真1、AOA211原理圖設(shè)計(jì)在COM電路設(shè)計(jì)中，上拉管和下拉管分別對偶。以下拉管為例，當(dāng)NMO管并聯(lián)時(shí), 表示“或”的關(guān)系，當(dāng)NMO管串聯(lián)時(shí)，表示“且”的關(guān)系。而上拉管剛好相反。據(jù)此， 由邏輯表達(dá)式可以得到 A0A211的原理圖如圖3-25

45、所示：35揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）- JT iL-a 12uW!" 1 址 L-C IZUW-7 4V -I2Ul_-D UuL-n. 12uL-CI. 12u#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）圖3-25 A0A211原理圖2、A0A21原理圖仿真由原理圖可以得到相應(yīng)的原理圖仿真波形如圖3-26所示:#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）3、A0A211版 圖根據(jù)原理圖圖可以得到對應(yīng)的版圖如圖3-27所示:I#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）圖 3-27 A0A

46、211 版圖4、A0A211版圖仿真由版圖可得到A0A211的版圖仿真波形如圖3-28所示:#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）37揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）圖3-28 A0A211版圖仿真波形#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）三、同步十進(jìn)制加法計(jì)數(shù)器模塊設(shè)計(jì)優(yōu)化（一）同或門設(shè)計(jì)優(yōu)化仿真簡化后的同或門只需要四個(gè)管子，并且并不影響同或門的輸出性能，反而減小芯片 面積，提高速度，原電路需要十個(gè)管子，這樣每個(gè)邏輯單元可以省去六個(gè)管子，共有四 個(gè)邏輯模塊，共能節(jié)省24個(gè)管子，大大減小芯片面積，提高性能1、同或門優(yōu)化原理圖優(yōu)化后的同或門原理圖如圖3-29所示:W- 1 Du

47、I1OUEi圖3-29同或門簡化原理圖2、優(yōu)化后的同或門原理圖仿真優(yōu)化以后，原理圖仿真波形圖如圖 3-30所示:圖3-30同或門簡化原理圖仿真波形3、優(yōu)化后的同或門版圖根據(jù)原理圖得到相應(yīng)的版圖如圖 3-31所示：圖3-31同或門簡化版圖4、優(yōu)化后的同或門版圖仿真由版圖得到相應(yīng)的版圖仿真波形如圖3-32所示：圖3-32同或門簡化版圖（二） T觸發(fā)器設(shè)計(jì)優(yōu)化仿真由優(yōu)化后的同或門和D型主從出發(fā)器構(gòu)成簡化的T觸發(fā)器。1簡化T觸發(fā)器原理圖簡化后的T觸發(fā)器較前者而言少了 8個(gè)管子，四個(gè)邏輯單元，一共少去 32個(gè)MOS管，大大減小了芯片面積，提高了芯片的性能。其原理圖如圖3-33所示：圖3-33 T觸發(fā)器簡

48、化原理圖2、簡化T觸發(fā)器原理圖仿真簡化后的T觸發(fā)器原理圖仿真波形如圖3-34所示：圖3-34 T觸發(fā)器簡化原理圖仿真波形3、簡化T觸發(fā)器版圖簡化電路版圖有原理圖自動(dòng)生成得到。如圖3-35所示：圖3-35 T觸發(fā)器簡化版圖4、簡化T觸發(fā)器版圖仿真上述版圖的仿真如圖3-36所示:圖3-36 T觸發(fā)器簡化版圖仿真波形四、同步十進(jìn)制加法計(jì)數(shù)器原理圖構(gòu)成及仿真（一）同步十進(jìn)制加法計(jì)數(shù)器原理圖:由四個(gè)邏輯基本單元T觸發(fā)器構(gòu)成了同步十進(jìn)制計(jì)數(shù)器的主要組成部分，因?yàn)橐サ袅鶄€(gè)多余狀態(tài)“ 10101111”四個(gè)狀態(tài)，故應(yīng)根據(jù)驅(qū)動(dòng)方程連接上與門邏輯單元。最 終構(gòu)成了同步十進(jìn)制計(jì)數(shù)器。其原理圖如圖3-37所示：41

49、揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）43揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）21L-01L«O皿丫2如#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）圖3-37同步十進(jìn)制加法計(jì)數(shù)器原理圖#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）#揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）（二）同步十進(jìn)制加法計(jì)數(shù)器原理圖仿真1原理圖仿真例舉（0010）:ta噸QjJM-20JL1?J101Til切 U棉專jQu衍It押rt-20.A"1-： OuL-awn；L£lilL恤1=L-t打啊N ou -zougiij；A*2OUIL-OISiCti-niLl jjrXM1 1舊Al13i)T-11 1 R

50、-KL-013J10UiMai-owOl)12uWW.12U10U遇沁.1焙曹 hTT ji，" 怦* '心*“護(hù)忠i嚴(yán)L-fl 12J1-C12J2.； 15i-lb >12uL、* EZ ifl.1-01 2j!M121許仏<r!“"<i;J'/>：'20u20u®J-TI1-話汕祖1 丁L-MT.I禹 Ou| <C；-T.ll£E q:f.i-flia, i.yjMID i-fl.iijgihHlj2ikii圖3-38同步十進(jìn)制加法計(jì)數(shù)器原理圖仿真（0010）45揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）#

51、揚(yáng)州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）2、原理圖仿真例舉（1001）:-I "Mt二囂汽曲"W-：W-20u20u®?L-v i卻. 七燦訓(xùn)w T “l(fā)ig y 1152U =jn並L<13j3 杠 2。謝*2 Ou *2 Ou|沖 j d 忱巴；*01 ?J-0 T2 L< a -7?:：L-012Ji.- I'i-'fl ' 2hV.IFT* IT)0 “！ ./I f 氣 *上1# '詈-也沖7 M m.L-012Jfel-(L12iLv甲Fj L-ltL-Cl 免I嗨贏*J rw 忖I'孔Ml - -r-frlr

52、jj_h ：ii-a.i'.W< Ou' ? CiV*2 'l.2O,v*? *-2 OuL-012UKiai 血a-01?.亠L(fēng)4112U妙l1.12jL-012J卽al M. a EFHjjv：0uL-012UL<1嚴(yán)和L-oiai-嗎卻.1鈣_54-oif LC.12V3 Jany -L*0 LO 1J 1 flu'田山加仙b. r.ti?(r_r.L-CH.-0W1O14n陀吧岡嚴(yán)的亦廠1加ilTjUj qjl. *LAL13UW<0u ®W1L-0iiUft2aj"巫叫圧1盤他P*U 怙尹站心i"譏L%：彊；f2, «h 1軸他上“二 riJULyQ'此411加 n'-f.ftlW-1W*20u1Ojl 巾 i*o 11 arTwjamii圖3-39同步十進(jìn)制加法計(jì)數(shù)器原理圖仿真（1001）47揚(yáng)州大學(xué)本科