機械電子工程：實驗一(組合邏輯電路)

1、實驗一實驗一組組 合合 邏邏 輯輯 電電 路路 的設的設 計計翟晟實驗目的實驗目的 掌握組合邏輯電路的設計方法及調(diào)試技巧掌握組合邏輯電路的設計方法及調(diào)試技巧 掌握標準與非門實現(xiàn)邏輯電路的變換技巧掌握標準與非門實現(xiàn)邏輯電路的變換技巧 熟悉數(shù)字集成電路使用規(guī)則熟悉數(shù)字集成電路使用規(guī)則 了解門電路接口相關知識了解門電路接口相關知識實驗原理實驗原理 組合邏輯電路的特點是任一時刻的輸出信號僅取決于該時刻的輸入組合邏輯電路的特點是任一時刻的輸出信號僅取決于該時刻的輸入信號，而與信號作用前電路原來所處的狀態(tài)無關。信號，而與信號作用前電路原來所處的狀態(tài)無關。一一. . 組合邏輯電路的設計：組合邏輯電路的設計：

2、 1.1.了解、分析設計要求。了解、分析設計要求。 2.2.用真值表表示設計要求。用真值表表示設計要求。 3.3.根據(jù)真值表寫出邏輯表達式。根據(jù)真值表寫出邏輯表達式。 4.4.化簡，寫出化簡，寫出“最簡最簡”表達式（器件數(shù)量少、器件種類少、連線表達式（器件數(shù)量少、器件種類少、連線少）。少）。 二二. . 消除競爭冒險的方法：消除競爭冒險的方法： 1.1.接入濾波電容。接入濾波電容。 2.2.引入引入選通脈沖選通脈沖或或抑制脈沖抑制脈沖。 3.3.修改邏輯設計，增加冗余項。修改邏輯設計，增加冗余項。實驗內(nèi)容實驗內(nèi)容驗證驗證74LS00邏輯功能邏輯功能用標準與非門實現(xiàn)基本邏輯變換用標準與非門實現(xiàn)基

3、本邏輯變換用用74LS00搭建搭建A、B大小比較電路大小比較電路擴展內(nèi)容：設計、搭建表決器電路擴展內(nèi)容：設計、搭建表決器電路實驗相關器件及儀器的使用實驗相關器件及儀器的使用四塊窄條四塊窄條四塊寬條四塊寬條 通常用來布置電通常用來布置電源線、地線。源線、地線。 通常用來布置電通常用來布置電路中的元件及元件間路中的元件及元件間的連接導線。的連接導線。 每塊面包板下都埋有若干金屬槽，用來導每塊面包板下都埋有若干金屬槽，用來導通相應的插孔。通相應的插孔。錯錯! !錯錯! !+5V供電電源供電電源TTLTTL信號信號正方波：正方波：占空比占空比1:21:2不可調(diào)，幅度不可調(diào)，幅度05V05V不可調(diào)，頻率

4、不可調(diào)，頻率120MHz120MHz可調(diào)?？烧{(diào)。垂直控制旋鈕垂直控制旋鈕V/格格cm水平控制旋鈕水平控制旋鈕T/格格cm波形水平波形水平位移旋鈕位移旋鈕波形垂直波形垂直位移旋鈕位移旋鈕通道選擇按鍵通道選擇按鍵多功能按鍵多功能按鍵觸發(fā)觸發(fā)控制控制141312111234109856774LS00 四 2 輸入與非門VCC 4B 4A 4Y 3B 3A 3Y& 1A 1B 1Y 2A 2B 2Y GND缺口向缺口向左左跨在溝槽跨在溝槽上上+5V地線地線一一74LS00的邏輯功能驗證的邏輯功能驗證組組 別別輸輸 入入輸輸 出出ABY100201310411測試電路測試電路自擬（自擬（畫在實驗

5、報告紙上畫在實驗報告紙上）表一表一 與非邏輯功能測試記錄表與非邏輯功能測試記錄表二用標準與非門實現(xiàn)基本邏輯變換二用標準與非門實現(xiàn)基本邏輯變換表二表二 與、或、非邏輯功能測試記錄表與、或、非邏輯功能測試記錄表測試電路（測試電路（包括包括與邏輯、或邏輯、非邏輯與邏輯、或邏輯、非邏輯）自擬自擬 （畫在實驗報告紙上畫在實驗報告紙上）類類 別別輸輸 入入輸輸 出出ABY與邏輯與邏輯00011011或邏輯或邏輯00011011非邏輯非邏輯01三三A與與B大小比較電路大小比較電路 設計一個能比較一位二進制數(shù)設計一個能比較一位二進制數(shù)A與與B大小的比較大小的比較電路，用電路，用L1、L2、L3分別表示三種狀態(tài)

6、，即分別表示三種狀態(tài)，即AB時時 L1為高電平，為高電平，L2、L3為低電平；為低電平；AB時時L2為高為高電平，電平，L1、L3為低電平；為低電平；AB時時L3為高電平，為高電平，L1、L2為低電平。為低電平。三三A與與B大小比較電路大小比較電路1真值表真值表ABL1(AB)L2(AB)L3(A=B) 0 0 0 0 1 1 1 0 0 1 1 0 1 0 0 0 1 0 1 02邏輯表達式邏輯表達式L3=AB+AB=AB+AB=AB AB L3&ABL1L274LS00L1=AB=ABL2=AB=AB R300500LED三三A與與B大小比較電路大小比較電路L3&ABL1L

7、274LS00123 455126 91083 46 9108121311131112U2U2U2U2U1U1U1故障檢查原則：故障檢查原則：1. 1. 首先檢查電源電壓及線路是否正常。首先檢查電源電壓及線路是否正常。2. 2. 其次按照信號流程逐級檢查高、低電平電壓值。其次按照信號流程逐級檢查高、低電平電壓值。+5VGND10注意事項注意事項1.集成電路器件的接插和布線方法 實驗教材第實驗教材第86頁頁2.TTL電路的使用規(guī)則 實驗教材第實驗教材第86、87頁頁3.3.關于關于TTLTTL集成電路集成電路 與與 CMOSCMOS數(shù)字集成電路數(shù)字集成電路74LS00：TTLTTL集成電路集成電

8、路74HC00：CMOSCMOS集成電路集成電路TTL電路的電源電壓只允許在電路的電源電壓只允許在5V10%范圍內(nèi)波動；范圍內(nèi)波動；TTL電平標準電平標準輸入輸入 L：2.0V輸出輸出 L：2.4V74LS00：TTLTTL集成電路集成電路74HC00：CMOSCMOS集成電路集成電路TTL電路的電源電壓只允許在電路的電源電壓只允許在5V10%范圍內(nèi)波動；范圍內(nèi)波動；COMS電路的電源電壓范圍比較廣，一般在電路的電源電壓范圍比較廣，一般在315V10%范圍內(nèi)。范圍內(nèi)。 TTL電平標準電平標準輸入輸入 L：2.0V輸出輸出 L：2.4VCMOS電平標準電平標準輸入輸入 L：0.7VCC輸出輸出

9、L：0.9VCCTTL電平標準電平標準輸入輸入 L：2.0V輸出輸出 L：2.4VCMOS電平標準（電平標準（VCC=5V時時）輸入輸入 L：0.7VCC（3.5V）輸出輸出 L：0.9VCC（4.5V）門電路之間接口電壓兼容性問題門電路之間接口電壓兼容性問題及上（下）拉電阻的作用及上（下）拉電阻的作用74LS/74HCT/74BCT系列與系列與74HC系列系列1. 1. 增加上（下）拉電阻能在增加上（下）拉電阻能在一定程度上一定程度上改善接口高、改善接口高、低電平電壓兼容性，且低電平電壓兼容性，且成本較低成本較低。2.2. 增加上（下）拉電阻能在增加上（下）拉電阻能在一定程度上一定程度上提高

10、電路的提高電路的抗干擾性能?？垢蓴_性能。3. 3. 增加上（下）拉電阻的同時也增加了電路的功耗。增加上（下）拉電阻的同時也增加了電路的功耗。4.4. 無論是同類門電路驅(qū)動，還是無論是同類門電路驅(qū)動，還是TTLTTL門、門、CMOSCMOS門門混和驅(qū)動，都要根據(jù)具體情況決定是否增加上（下）混和驅(qū)動，都要根據(jù)具體情況決定是否增加上（下）拉電阻。拉電阻。四四擴展內(nèi)容：表決器電路擴展內(nèi)容：表決器電路 設計一個表決電路，要求設計一個表決電路，要求輸出信號輸出信號 L 的的電平與三個輸入信號（電平與三個輸入信號（A、B、C）中的多數(shù)）中的多數(shù)電平一致。電平一致。實驗五：組合邏輯電路設計實驗五：組合邏輯電路

11、設計實驗目的：實驗目的： 同前面同前面實驗原理：請參考理論課教材、實驗原理：請參考理論課教材、實驗課教材相關內(nèi)容實驗課教材相關內(nèi)容實驗內(nèi)容實驗內(nèi)容：( 包含題目、電路圖、實測數(shù)據(jù)、記錄波形包含題目、電路圖、實測數(shù)據(jù)、記錄波形 )1 74LS00邏輯功能驗證：邏輯功能驗證： 表表 格格 一一2 在面包板上搭建實驗電路，用標準與非門實現(xiàn)基本邏輯變換在面包板上搭建實驗電路，用標準與非門實現(xiàn)基本邏輯變換： 表表 格格 二二3 A與與B大小比較電路大小比較電路：真值表、邏輯表達式、電路圖真值表、邏輯表達式、電路圖。故障故障(或錯誤或錯誤)原因及解決辦法：原因及解決辦法： 實驗二實驗二JK觸發(fā)器及其應用設計觸發(fā)器及其應用設計后級電路后級電路&+