ch3組合邏輯電路

1、電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室3 3 組合邏輯電路組合邏輯電路3.1 組合邏輯電路的分析組合邏輯電路的分析3.2 組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計3.3 組合邏輯電路的競爭和冒險組合邏輯電路的競爭和冒險3.4 常用組合邏輯集成電路常用組合邏輯集成電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室2教學(xué)基本要求教學(xué)基本要求1. 熟練掌握熟練掌握組合邏輯電路的分析方法和設(shè)計方法組合邏輯電路的分析方法和設(shè)計方法

2、;2. 掌握掌握編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器和編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器和加法器的邏輯功能及其應(yīng)用；加法器的邏輯功能及其應(yīng)用；3. 學(xué)會學(xué)會閱讀閱讀MSI器件的功能表，并能根據(jù)設(shè)計要求完器件的功能表，并能根據(jù)設(shè)計要求完成電路的正確連接。成電路的正確連接。 電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室3組合邏輯電路的一般框圖組合邏輯電路的一般框圖Li = f (A1, A2 , , An ) (i=1, 2, , m)工作特征工作特征: :組合邏輯電路工作特點組合邏輯

3、電路工作特點: :在任何時刻，電路的輸出狀態(tài)只取在任何時刻，電路的輸出狀態(tài)只取決于同一時刻的輸入狀態(tài)，而與電路以前的狀態(tài)無關(guān)。決于同一時刻的輸入狀態(tài)，而與電路以前的狀態(tài)無關(guān)。序序 關(guān)于組合邏輯電路關(guān)于組合邏輯電路結(jié)構(gòu)特征結(jié)構(gòu)特征:1. 輸出、輸入之間沒有反饋延遲通路輸出、輸入之間沒有反饋延遲通路2. 不含記憶單元不含記憶單元 =1 L1 B C A Z =1 L2 A1 A2 An L1 L2 Lm 組組合合邏邏輯輯電電 電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室4二、組合邏輯電路的分

4、析步驟二、組合邏輯電路的分析步驟 3.1 3.1 組合邏輯電路分析組合邏輯電路分析1. 從輸入到輸出逐級寫出各輸出端的邏輯表達式；從輸入到輸出逐級寫出各輸出端的邏輯表達式；2. 化簡和變換邏輯表達式；化簡和變換邏輯表達式；3. 列出真值表；列出真值表；4. 根據(jù)真值表或邏輯表達式，經(jīng)分析最后確定其功能。根據(jù)真值表或邏輯表達式，經(jīng)分析最后確定其功能。根據(jù)已知邏輯電路，找出輸出函數(shù)與輸入變量的邏輯關(guān)根據(jù)已知邏輯電路，找出輸出函數(shù)與輸入變量的邏輯關(guān)系，確定電路的的邏輯功能。系，確定電路的的邏輯功能。一、組合邏輯電路分析一、組合邏輯電路分析電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3

5、 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室5 三、組合邏輯電路的分析舉例三、組合邏輯電路的分析舉例 【例例1】 分析如圖所示邏輯電路的功能。分析如圖所示邏輯電路的功能。 = 1 = 1 L B C A Z L=ZC1.根據(jù)邏輯圖寫出輸出函數(shù)的邏輯表達式根據(jù)邏輯圖寫出輸出函數(shù)的邏輯表達式2. 列寫真值表。列寫真值表。 )(CBAL 10010110111011101001110010100000CBABAZ 001111003. 確定邏輯功能：確定邏輯功能： 解：解：()= ABC=ABC輸入變量的取值中有奇數(shù)輸入變量的取值中有奇數(shù)個個1時，時，L

6、為為1，否則，否則L為為0,電路具有為奇校驗功能。電路具有為奇校驗功能。如要實現(xiàn)偶校驗，電路應(yīng)做何改變？如要實現(xiàn)偶校驗，電路應(yīng)做何改變？電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室6 B A 1 C Y X Z 1 1 & & & & & & 【例例2】 試分析下圖所示組合邏輯電路的邏輯功能。試分析下圖所示組合邏輯電路的邏輯功能。解：解：1. 1. 根據(jù)邏輯電路寫出各輸出端的邏輯表達式，并進行化根據(jù)邏輯電路寫出各輸出端的邏輯表達式，并進行化簡和變換。簡和變換。X = AY = AB AB

7、Z = AC AC電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室72. . 化簡、列真值表化簡、列真值表真值表真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010X = A= AB+ ABY = AB AB= AC+ACZ = AC AC電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信

8、工程系電子學(xué)教研室8這個電路邏輯功能是對輸入這個電路邏輯功能是對輸入的二進制碼求反碼。最高位為的二進制碼求反碼。最高位為符號位，符號位，0表示正數(shù)，表示正數(shù)，1表示負表示負數(shù)，正數(shù)的反碼與原碼相同；數(shù)，正數(shù)的反碼與原碼相同；負數(shù)的數(shù)值部分是在原碼的基負數(shù)的數(shù)值部分是在原碼的基礎(chǔ)上逐位求反。礎(chǔ)上逐位求反。3. 確定電路邏輯功能確定電路邏輯功能 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010真值表真值表電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏

9、輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室91. 1. 邏輯抽象：根據(jù)實際邏輯問題的因果關(guān)系確定輸入、邏輯抽象：根據(jù)實際邏輯問題的因果關(guān)系確定輸入、 輸出變量，并定義邏輯狀態(tài)的含義；輸出變量，并定義邏輯狀態(tài)的含義；2. 根據(jù)邏輯描述列出真值表；根據(jù)邏輯描述列出真值表；3. 由真值表寫出邏輯表達式由真值表寫出邏輯表達式; ;5. 畫出邏輯圖。畫出邏輯圖。4. 根據(jù)器件的類型根據(jù)器件的類型, ,簡化和變換邏輯表達式簡化和變換邏輯表達式; ;二、組合邏輯電路的設(shè)計步驟二、組合邏輯電路的設(shè)計步驟 一、組合邏輯電路的設(shè)計：一、組合邏輯電路的設(shè)計：根據(jù)實際邏輯問題，求出實現(xiàn)

10、該根據(jù)實際邏輯問題，求出實現(xiàn)該 邏輯功能的最優(yōu)邏輯電路。邏輯功能的最優(yōu)邏輯電路。3.2 3.2 組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室10三、最優(yōu)邏輯電路標(biāo)準(zhǔn)三、最優(yōu)邏輯電路標(biāo)準(zhǔn)1. 1. 小規(guī)模組合邏輯電路（小規(guī)模組合邏輯電路（SSISSI）：所用邏輯門的個數(shù)最少）：所用邏輯門的個數(shù)最少2. 2. 中規(guī)模組合邏輯電路（中規(guī)模組合邏輯電路（MSIMSI）：所用集成芯片的數(shù)目最少）：所用集成芯片的數(shù)目最少電子與通信工程系電子學(xué)教研室電子與通信工程系

11、電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室11【例例1】 某工廠有三個車間某工廠有三個車間A，B，C，兩個發(fā)電機組，兩個發(fā)電機組X和和Y。每個車間用電量為每個車間用電量為1000kw，X的輸出功率為的輸出功率為1000kw， Y的輸出功率為的輸出功率為2000kw。若僅有一個車間工作，只需。若僅有一個車間工作，只需啟動啟動X機組；若兩個車間工作則只需啟動機組；若兩個車間工作則只需啟動Y機組；若三機組；若三個車間同時工作，必須同時啟動個車間同時工作，必須同時啟動X、Y。試設(shè)計一個配。試設(shè)計一個配電邏輯電路，實現(xiàn)上述邏輯功能。電邏輯

12、電路，實現(xiàn)上述邏輯功能。電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室12解：解：(1) 邏輯抽象和賦值邏輯抽象和賦值輸入信號輸入信號: A，B，C分別表示三個車間的工作狀態(tài)，分別表示三個車間的工作狀態(tài)， A， B，C 工作時為工作時為1，否則為，否則為0。輸出信號輸出信號: X和和Y分別表示機組的狀態(tài)，分別表示機組的狀態(tài)， 且機組啟動時為且機組啟動時為1，否則為，否則為0。(2) 根據(jù)題意列出真值表根據(jù)題意列出真值表(3) 寫出各輸出邏輯表達式。寫出各輸出邏輯表達式。X = ABCY =

13、 AB+ BC + AC輸入輸入輸出輸出ABCXY0000000110010100110110010101011100111111電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室13(4) 根據(jù)輸出邏輯表達式畫出邏輯圖。根據(jù)輸出邏輯表達式畫出邏輯圖。X = ABCY = AB+ BC + AC電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室14【例例2】試設(shè)計一個交通燈故障檢測電路（試設(shè)計

14、一個交通燈故障檢測電路（要求用與非門實現(xiàn)要求用與非門實現(xiàn)）R，G，Y分別為紅、綠、黃三個交通燈分別為紅、綠、黃三個交通燈當(dāng)當(dāng)R亮，亮，G，Y均滅時，電路無故障；均滅時，電路無故障；當(dāng)當(dāng)G亮，亮，R，Y均滅時，電路無故障；均滅時，電路無故障；當(dāng)當(dāng)Y亮，亮，R，G均滅時，電路無故障。均滅時，電路無故障。電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室15解：解：(1) 邏輯抽象和賦值邏輯抽象和賦值輸入信號輸入信號: R，G，Y分別表示三個交通燈的狀態(tài)，分別表示三個交通燈的狀態(tài)， R，G，Y亮?xí)r為

15、亮?xí)r為1，滅時為，滅時為0。輸出信號輸出信號: L表示交通燈的故障狀態(tài)，表示交通燈的故障狀態(tài)， 且有故障時為且有故障時為1，否則為，否則為0。(2) 根據(jù)題意列出真值表根據(jù)題意列出真值表(3) 寫出各輸出邏輯表達式。寫出各輸出邏輯表達式。L = R G Y + RY + RG + GY輸入輸入輸出輸出RGYL00010010010001111000101111011111R G YRYRG GY電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室16(4) 根據(jù)輸出邏輯表達式畫出邏輯圖。根據(jù)輸出

16、邏輯表達式畫出邏輯圖。R G Y RY RG GYY =電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室17右圖為一個工業(yè)水容器示意圖，圖中虛線表示水位，右圖為一個工業(yè)水容器示意圖，圖中虛線表示水位，A，B，C為電極，當(dāng)它們被水浸沒時會有信號輸出，為電極，當(dāng)它們被水浸沒時會有信號輸出，使用使用兩輸入端與非門兩輸入端與非門組成的電路實現(xiàn)下述功能：組成的電路實現(xiàn)下述功能：水面在水面在AB之間為正常狀態(tài)，點亮綠燈之間為正常狀態(tài)，點亮綠燈G；水面在水面在BC之間或之間或A以上為異常狀態(tài)，以上為異常狀

17、態(tài)，點亮黃燈點亮黃燈Y；水面在水面在C以下為危險狀態(tài)，點亮紅燈以下為危險狀態(tài)，點亮紅燈R【例例3】電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室18解：解：(1) 邏輯抽象和賦值邏輯抽象和賦值輸入信號輸入信號: A，B，C分別表示三個電極的狀態(tài)，分別表示三個電極的狀態(tài)， A，B，C被被 浸沒時為浸沒時為1，否則為，否則為0。輸出信號輸出信號: GYR表示狀態(tài)指示燈的狀態(tài)，表示狀態(tài)指示燈的狀態(tài)， 且燈亮?xí)r為且燈亮?xí)r為1，否則為，否則為0。(2) 根據(jù)題意列出真值表根據(jù)題意列出真值表(3) 寫

18、出各輸出邏輯表達式。寫出各輸出邏輯表達式。輸入輸入輸出輸出ABCGYR000001001010010 xxx011100100 xxx101xxx110 xxx111010Y= A BCG= ABR= C電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室19(4) 根據(jù)輸出邏輯表達式畫出邏輯圖。根據(jù)輸出邏輯表達式畫出邏輯圖。G = ABY = ABCR = C電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工

19、程系電子學(xué)教研室20【例例4】某火車站有特快、直快和慢車三種類型的客運列車進出，試某火車站有特快、直快和慢車三種類型的客運列車進出，試用兩輸入與非門和反相器設(shè)計一個指示列車等待進站的邏輯用兩輸入與非門和反相器設(shè)計一個指示列車等待進站的邏輯電路，電路，3 3個指示燈一、二、三號分別對應(yīng)特快、直快和慢車。個指示燈一、二、三號分別對應(yīng)特快、直快和慢車。列車的優(yōu)先級別依次為特快、直快和慢車，要求當(dāng)特快列車列車的優(yōu)先級別依次為特快、直快和慢車，要求當(dāng)特快列車請求進站時，無論其它兩種列車是否請求進站，一號燈亮。請求進站時，無論其它兩種列車是否請求進站，一號燈亮。當(dāng)特快沒有請求，直快請求進站時，無論慢車是否

20、請求，二當(dāng)特快沒有請求，直快請求進站時，無論慢車是否請求，二號燈亮。當(dāng)特快和直快均沒有請求，號燈亮。當(dāng)特快和直快均沒有請求，而慢車有請求時，三號燈亮。而慢車有請求時，三號燈亮。電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室21解：解：(1) 邏輯抽象邏輯抽象。輸入信號輸入信號: I0、I1、I2分別為特快、直快和慢車的進站請求信號分別為特快、直快和慢車的進站請求信號且有進站請求時為且有進站請求時為1，沒有請求時為，沒有請求時為0。輸出信號輸出信號: L0、L1、L2分別為分別為3個指示燈的

21、狀態(tài)，個指示燈的狀態(tài)，且燈亮為且燈亮為1，燈滅為，燈滅為0。輸輸 入入輸輸 出出I0I1I2L0L1L2000000110001010001001根據(jù)題意列出真值表根據(jù)題意列出真值表(2) 寫出各輸出邏輯表達式。寫出各輸出邏輯表達式。101=LI I2012L =I I IL0 = I0電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室22輸輸 入入輸輸 出出I0I1I2L0L1L2000000110001010001001真值表真值表00IL 101IIL 2102IIIL (3) 根據(jù)要求

22、將上式變換為與非形式根據(jù)要求將上式變換為與非形式電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室23 I0 L0 L1 I1 I2 L2 & 1 1 1 & & 1 1 (4) 根據(jù)輸出邏輯表達式畫出邏輯圖。根據(jù)輸出邏輯表達式畫出邏輯圖。00IL 101IIL 2102IIIL 電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室24【例例5】 試設(shè)計一個碼轉(zhuǎn)換電路，將試設(shè)計一個碼轉(zhuǎn)換電路，將

23、4位格雷碼轉(zhuǎn)換為自然二進位格雷碼轉(zhuǎn)換為自然二進 制碼。可以采用任何邏輯門電路來實現(xiàn)。制碼?？梢圆捎萌魏芜壿嬮T電路來實現(xiàn)。解：解：(1) 明確邏輯功能，列出真值表。明確邏輯功能，列出真值表。設(shè)輸入變量為設(shè)輸入變量為G3、G2、G1、G0為格雷碼，為格雷碼，當(dāng)輸入格雷碼按照從當(dāng)輸入格雷碼按照從0到到15遞增排序時，遞增排序時，可列出邏輯電路真值表可列出邏輯電路真值表輸出變量輸出變量B3、B2、B1和和B0為自然二進制碼。為自然二進制碼。電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室250 1

24、1 10 1 0 00 1 1 00 1 0 10 1 0 10 1 1 10 1 0 00 1 1 00 0 1 10 0 1 00 0 1 00 0 1 10 0 0 10 0 0 10 0 0 00 0 0 0B3 B2 B1 B0G3 G2 G1 G0輸輸 出出輸輸 入入1 1 1 11 0 0 01 1 1 01 0 0 11 1 0 11 0 1 11 1 0 01 0 1 01 0 1 11 1 1 01 0 1 01 1 1 11 0 0 11 1 0 11 0 0 01 1 0 0B3 B2 B1 B0G3 G2 G1 G0輸輸 出出輸輸 入入邏輯電路真值表邏輯電路真值表電子

25、與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室26 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B3 G0 G2 G3 G1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B2 G0 G2 G3 G1 (2) 畫出各輸出函數(shù)的卡諾圖，并化簡和變換。畫出各輸出函數(shù)的卡諾圖，并化簡和變換。33GB 2B+ +2G3G2G3G電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程

26、系電子學(xué)教研室27+ +2G3G1B 1G+ +2G3G1G2G3G1G+ +2G3G1G(2G3G) )+ +2G3G1G+ +2G3G) )+ +2G3G1G 3G2G 1G0B 3G2G 1G 0G 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 B1 B0 G2 G3 G1 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0 B0 G0 G2 G3 G1 電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室28(3) 根據(jù)邏輯表達式，畫出邏輯圖根據(jù)邏輯表達式，

27、畫出邏輯圖 =1 B0 B1 B2 B3 G0 G1 G2 G3 =1 =1 電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室293.3 3.3 組合邏輯電路中的競爭冒險組合邏輯電路中的競爭冒險3.3.1 產(chǎn)生競爭冒險的原因產(chǎn)生競爭冒險的原因3.3.2 消去競爭冒險的方法消去競爭冒險的方法電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室30不考慮門的延遲時間不考慮門的延遲時間=1LA +

28、A0 AAL3.3.1 產(chǎn)生的競爭冒險的原因產(chǎn)生的競爭冒險的原因考慮門的延遲時間考慮門的延遲時間, ,電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室31 C C AC BC L 競爭競爭: 當(dāng)一個邏輯門的兩個輸入端的信號同時向相反方向變當(dāng)一個邏輯門的兩個輸入端的信號同時向相反方向變 化，而變化的時間有差異的現(xiàn)象?；?，而變化的時間有差異的現(xiàn)象。冒險冒險: 兩個輸入端的信號取值的變化方向是相反時，如門電路兩個輸入端的信號取值的變化方向是相反時，如門電路 輸出端的邏輯表達式簡化成兩個互補信號相乘

29、或者相輸出端的邏輯表達式簡化成兩個互補信號相乘或者相 加，加，由競爭而可能產(chǎn)生輸出干擾脈沖的現(xiàn)象。由競爭而可能產(chǎn)生輸出干擾脈沖的現(xiàn)象。電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室323.3.2 消去競爭冒險的方法消去競爭冒險的方法1. 1. 發(fā)現(xiàn)并消除互補變量發(fā)現(xiàn)并消除互補變量 A B C 1 & L B = C = 0時時為消掉為消掉AA，變換邏輯函數(shù)式為，變換邏輯函數(shù)式為 可能出現(xiàn)競爭冒險?？赡艹霈F(xiàn)競爭冒險。AAL = CBBC+L A + A)()=(BC+LAA電子與通信工程系電

30、子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室332. 增加乘積項增加乘積項, ,避免互補項相加避免互補項相加 A AC CB C B 1 & & 1 L ， 當(dāng)當(dāng)A=B=1時，根據(jù)邏輯表達式有時，根據(jù)邏輯表達式有CBACL+當(dāng)當(dāng)A=B=1時時CBACL+1+ + + CCLCBACL+ ABCCL+AB 0 1 A 0 0 0 1 0 1 1 1 L B C 00 01 11 10 電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室

31、電子與通信工程系電子學(xué)教研室343. 輸出端并聯(lián)電容器輸出端并聯(lián)電容器 如果邏輯電路在較慢速度下工作，為了消去競爭冒險，如果邏輯電路在較慢速度下工作，為了消去競爭冒險，可以在輸出端并聯(lián)一電容器，致使輸出波形上升沿和下降可以在輸出端并聯(lián)一電容器，致使輸出波形上升沿和下降沿變化比較緩慢，可對于很窄的負跳變脈沖起到平波的作沿變化比較緩慢，可對于很窄的負跳變脈沖起到平波的作用。用。420pF 電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室353.4 3.4 若干典型的組合邏輯集成電路若干典型的組合

32、邏輯集成電路3.4.1 編碼器編碼器3.4.2 譯碼器譯碼器/數(shù)據(jù)分配器數(shù)據(jù)分配器3.4.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器3.4.4 數(shù)值比較器數(shù)值比較器3.4.5 算術(shù)運算電路算術(shù)運算電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室36中、大規(guī)模集成電路的特點中、大規(guī)模集成電路的特點通用性、兼容性、擴展性較強，其名稱僅代表其通用性、兼容性、擴展性較強，其名稱僅代表其主要用途，而不是全部用途；主要用途，而不是全部用途；外接元件少，可靠性高，體積小，功耗低，使用外接元件少，可靠性高，體積小，功耗低

33、，使用方便；方便；MSI和和LSI均封裝在一個標(biāo)準(zhǔn)化的外殼里，對內(nèi)部均封裝在一個標(biāo)準(zhǔn)化的外殼里，對內(nèi)部電路的了解是次要的，主要關(guān)心其外部功能，通電路的了解是次要的，主要關(guān)心其外部功能，通過查器件手冊的引腳圖、邏輯符號和功能表，了過查器件手冊的引腳圖、邏輯符號和功能表，了解其邏輯功能；解其邏輯功能；用用MSI和和LSI進行設(shè)計時，電路與所選器件有關(guān)。進行設(shè)計時，電路與所選器件有關(guān)。有時選用不同的器件都可以實現(xiàn)電路功能，就需有時選用不同的器件都可以實現(xiàn)電路功能，就需要比較，以使用芯片數(shù)量最少，最經(jīng)濟為目標(biāo)。要比較，以使用芯片數(shù)量最少，最經(jīng)濟為目標(biāo)。電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)

34、教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室371. 編碼器編碼器 (Encoder)的概念與分類的概念與分類編碼：賦予二進制代碼特定含義的過程稱為編碼。編碼：賦予二進制代碼特定含義的過程稱為編碼。如：如：8421BCD碼中，用碼中，用1000表示數(shù)字表示數(shù)字8如：如：ASCII碼中，用碼中，用1000001表示字母表示字母A等等編碼器：具有編碼功能的邏輯電路。編碼器：具有編碼功能的邏輯電路。3.4.1 3.4.1 編碼器編碼器電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程

35、系電子學(xué)教研室電子與通信工程系電子學(xué)教研室38能將每一個輸入信號變換為不同的二進制的代碼輸出。能將每一個輸入信號變換為不同的二進制的代碼輸出。 如如8線線-3線編碼器：將線編碼器：將8個輸入的信號分別編成個輸入的信號分別編成 8個個3位二進位二進 制數(shù)碼制數(shù)碼輸出。輸出。如如BCD編碼器：將編碼器：將10個編碼輸入信號分別編成個編碼輸入信號分別編成10個個4位碼位碼輸出。輸出。編碼器的邏輯功能編碼器的邏輯功能：電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室39二進制編碼器的結(jié)構(gòu)框圖二進制編

36、碼器的結(jié)構(gòu)框圖普通二進制編碼器普通二進制編碼器 I0 I1 Yn-1 Y0 Y1 1n2 - -I二進制二進制 編碼器編碼器 2n個個 輸入輸入 n位二進位二進制碼輸出制碼輸出 電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室40編碼器的分類：普通編碼器和優(yōu)先編碼器。編碼器的分類：普通編碼器和優(yōu)先編碼器。普通編碼器：普通編碼器：任何時候只允許輸入一個有效編碼信號，否則任何時候只允許輸入一個有效編碼信號，否則輸出就會發(fā)生混亂。輸出就會發(fā)生混亂。優(yōu)先編碼器：優(yōu)先編碼器：允許同時輸入兩個以上的有效

37、編碼信號。當(dāng)同允許同時輸入兩個以上的有效編碼信號。當(dāng)同時輸入幾個有效編碼信號時，優(yōu)先編碼器能按預(yù)先設(shè)定的優(yōu)時輸入幾個有效編碼信號時，優(yōu)先編碼器能按預(yù)先設(shè)定的優(yōu)先級別，只對其中優(yōu)先權(quán)最高的一個進行編碼。先級別，只對其中優(yōu)先權(quán)最高的一個進行編碼。電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室41(1) 4線線2線普通二進制編碼器線普通二進制編碼器 ( (分析分析) )2. 編碼器的工作原理編碼器的工作原理【例例1】分析圖示電路的功能，已知按鈕平時處于接地狀態(tài)，分析圖示電路的功能，已知按鈕平時處

38、于接地狀態(tài)， 每次按起時接高電平，且每次只能按起一個鍵。每次按起時接高電平，且每次只能按起一個鍵。電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室42 (c) 邏輯框圖邏輯框圖 Y1 Y0 I0 I1 I2 I3 4輸輸入入二進制碼輸二進制碼輸出出編碼器的輸入為高電平有效。編碼器的輸入為高電平有效。1000010000100001Y0Y1I3I2I1I0 (b) 邏輯功能表邏輯功能表11011000【解解】圖示電路中圖示電路中I0I3為輸入變量，為輸入變量，Y0，Y1為輸出變量為輸出變量32

39、1032100321032101IIIIIIIIYIIIIIIIIY+ + + + (a) 邏輯表達式邏輯表達式電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室43當(dāng)所有的輸入都為當(dāng)所有的輸入都為1時，時，Y1Y0 = ？Y1Y0 = 00無法輸出有效編碼。無法輸出有效編碼。結(jié)論：普通編碼器不能同時輸入兩個已上的有效編碼信號結(jié)論：普通編碼器不能同時輸入兩個已上的有效編碼信號I2 = I3 = 1 , I1= I0= 0時，時，Y1Y0 = ？Y1Y0 = 003210321003210321

40、01IIIIIIIIYIIIIIIIIY+ + + + 電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室44 3. 優(yōu)先編碼器優(yōu)先編碼器 (1) 優(yōu)先編碼器的提出：優(yōu)先編碼器的提出：實際應(yīng)用中，經(jīng)常有兩實際應(yīng)用中，經(jīng)常有兩個或更多輸入編碼信號個或更多輸入編碼信號同時有效。同時有效。必須根據(jù)輕重緩急，規(guī)定好這些外設(shè)允許操作的先后次序，必須根據(jù)輕重緩急，規(guī)定好這些外設(shè)允許操作的先后次序，即優(yōu)先級別。即優(yōu)先級別。識別多個編碼請求信號的優(yōu)先級別，并進行相應(yīng)編碼的邏輯識別多個編碼請求信號的優(yōu)先級別，并

41、進行相應(yīng)編碼的邏輯部件稱為優(yōu)先編碼器。部件稱為優(yōu)先編碼器。電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室45【例例2】優(yōu)先編碼器的設(shè)計優(yōu)先編碼器的設(shè)計某病房有某病房有4張床，分別為張床，分別為0號號3號。已知號。已知0號為危重病人，號為危重病人，1號為重癥病人，號為重癥病人，2號為次重病人，號為次重病人，3號為輕病號。每個病床號為輕病號。每個病床前都裝有呼叫按鈕（前都裝有呼叫按鈕（I0I3），護士值班室有指示燈），護士值班室有指示燈A1和和A0（黃色）及工作標(biāo)志燈（黃色）及工作標(biāo)志燈S（紅

42、色），（紅色），S亮?xí)r表示有人呼叫。亮?xí)r表示有人呼叫。請設(shè)計一個優(yōu)先編碼器。請設(shè)計一個優(yōu)先編碼器。解：解：I0I3為輸入變量，且按下時為為輸入變量，且按下時為1，否則為，否則為0；A1，A0和和S為輸出變量，且燈亮?xí)r為為輸出變量，且燈亮?xí)r為1，滅時為，滅時為0(2) 優(yōu)先編碼器優(yōu)先編碼器(4/2 線優(yōu)先編碼器線優(yōu)先編碼器)（設(shè)計）（設(shè)計）電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室46(1) 列真值表列真值表(功能表功能表)I3I2I1I0A1A0S0000000 1001 100111

43、001011000111I0優(yōu)先級最高，優(yōu)先級最高，I3優(yōu)先級最低優(yōu)先級最低輸入信號高電平有效輸入信號高電平有效高高低低(2) 寫表達式寫表達式(3) 畫電路圖（略）畫電路圖（略）說明：說明：無論同時有多少輸入信號有效，無論同時有多少輸入信號有效，輸出均為當(dāng)時優(yōu)先級別最高的輸輸出均為當(dāng)時優(yōu)先級別最高的輸入信號所對應(yīng)的代碼入信號所對應(yīng)的代碼12103210210310A = I I I + I I I I = I I I + I I I010321010320A = I I + I I I II I + I I I3210S = I I I I電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教

44、研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室47優(yōu)先編碼器優(yōu)先編碼器CD4532的示意框圖、引腳圖的示意框圖、引腳圖4. 集成編碼器（集成編碼器（8線線/3線優(yōu)先編碼器）線優(yōu)先編碼器） CD4532 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 EI EO GS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 I4 I5 I6 I7 EI Y2 Y1 GND VCC EO GS I3 I2 I1 I0 Y0 I7I0 編碼輸入，高電平有效；編碼輸入，高電平有效； Y2Y0 編碼輸出編碼輸出

45、EI 使能輸入，高電平有效；使能輸入，高電平有效；EO 級聯(lián)輸出；級聯(lián)輸出； GS 工作標(biāo)志工作標(biāo)志電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室48 I2 1 1 1 1 1 1 1 1 1 1 1 1 1 & & 1 & 1 & & 1 1 1 & 1 GS 1 EO 1 1 & I1 I7 I6 I5 I4 I3 I0 EI Y2 Y1 Y0 1 1 1 1 1 CD4532電路圖電路圖電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電

46、子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室49 優(yōu)先編碼器優(yōu)先編碼器CD4532功能表功能表輸輸 入入輸輸 出出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOLLLLLLHLLLLLLLLLLLLHHHHHHHLHLHHHLHLHLLHHLHHLHLLLHHLLHLHLLLLHLHHHLHLLLLLHLHLHLHLLLLLLHLLHHLHLLLLLLLHLLLHL為什么要設(shè)計為什么要設(shè)計GS、EO輸出信號？輸出信號？電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室50【

47、例例】用二片用二片CD4532構(gòu)成構(gòu)成1616線線-4-4線優(yōu)先編碼器線優(yōu)先編碼器, ,其邏輯其邏輯圖如下圖所示，試分析其工作原理。圖如下圖所示，試分析其工作原理。 。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 0

48、0 0 0 0 0 0無編碼輸出無編碼輸出0電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室51。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3

49、G2 G1 G0 L3 1 1 1 1 11 0 0 0 00 0 0 0 0 若無有效電平輸入若無有效電平輸入那塊芯片的優(yōu)先級高？那塊芯片的優(yōu)先級高？1 若有效電平輸入若有效電平輸入0 若無有效電平輸入若無有效電平輸入000000010 1 0 1 1 1電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室52。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y

50、1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 1 1 10 1 0 0 00若有效電平輸入若有效電平輸入 1 1 1 1100001電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室53譯碼器的分類：譯碼器的分類： 譯碼譯碼：譯碼是編碼的逆過程，它能將二進制碼翻譯成代表某譯碼是編碼的逆過程，它能將

51、二進制碼翻譯成代表某一特定含義的信號一特定含義的信號.(.(即電路的某種狀態(tài)即電路的某種狀態(tài)) )1. 譯碼器的概念與分類譯碼器的概念與分類譯碼器譯碼器：具有譯碼功能的邏輯電路稱為譯碼器具有譯碼功能的邏輯電路稱為譯碼器。唯一地址譯碼器唯一地址譯碼器代碼變換器代碼變換器將一系列代碼轉(zhuǎn)換成與之一一對應(yīng)的有效將一系列代碼轉(zhuǎn)換成與之一一對應(yīng)的有效信號。信號。 將一種代碼轉(zhuǎn)換成另一種代碼。將一種代碼轉(zhuǎn)換成另一種代碼。 二進制譯碼器二進制譯碼器 二二十進制譯碼器十進制譯碼器顯示譯碼器顯示譯碼器常見的唯一地址譯碼器：常見的唯一地址譯碼器： 3.4.2 3.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器電子與

52、通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室542. 二進制譯碼器二進制譯碼器 x0 x1 xn-1 y0 y1 12 -ny EI 使能輸入使能輸入 二進制二進制譯碼器譯碼器 n 個輸個輸入端入端使能輸使能輸入端入端2n個輸個輸出端出端設(shè)輸入端的個數(shù)為設(shè)輸入端的個數(shù)為n，輸出端的個數(shù)為，輸出端的個數(shù)為M則有則有 M=2n對應(yīng)對應(yīng)X0Xn-1的任一組取值，只有一個輸出為有效電平，的任一組取值，只有一個輸出為有效電平，其他輸出均為無效電平。其他輸出均為無效電平。電子與通信工程系電子學(xué)教研室電子與

53、通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室55【例例3】2線線 - - 4線譯碼器的邏輯電路線譯碼器的邏輯電路( (分析）分析） 1 A1 1 1 A0 & & & & E 0Y 1Y 2Y 3Y E01111101011010110110011100001111 1Y3Y2Y1Y0A0A1輸輸 出出輸輸 入入功能表功能表0100YEA AEm1101Y = EA AEm2102Y = EA AEm3103Y = EA AEm電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電

54、路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室56 Y0 Y1 Y2 Y3 E A0 A1 A0 A1 0Y 1Y 2Y 3Y E 1/2 74x139 (1) 74HC139集成譯碼器集成譯碼器 3. 集成電路譯碼器（二進制譯碼器）集成電路譯碼器（二進制譯碼器）注意圖中的注意圖中的 “ “o”o”表示低電平有效表示低電平有效 E01111101011010110110011100001111 1Y3Y2Y1Y0A0A1輸輸 出出輸輸 入入功能表功能表電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通

55、信工程系電子學(xué)教研室57(2) 74HC138(74LS138)集成譯碼器集成譯碼器 A0 A1 A2 1E 2E E3 7Y GND VCC 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 引腳圖引腳圖邏輯符號邏輯符號 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室58 E3 A0 A1 A2 1 1 0Y 1Y 1

56、2Y 3Y 1 1 1 1 & & & & & & & & 1 1 1 4Y 5Y 6Y 7Y 2E 1E & & & & & & & & & 74HC138集成譯碼器集成譯碼器邏輯電路邏輯電路321EE E E電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室5974HC138集成譯碼器功能表集成譯碼器功能表2E1E0Y1Y2Y3Y4Y5Y6Y7YLHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHH

57、HHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHHLHHHHHHHHHHHHHHHHHHA2E3輸輸 出出輸輸 入入A1A0電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室602E1E0Y1Y2Y3Y4Y5Y6Y7Y0111111111100110111111011001110111111010011110111100100111110111110001111110110100011111110110000111111110000001111111

58、110111111111111111111A2E3輸輸 出出輸輸 入入A1A000YEm11YEm22YEm33YEm55YEm66YEm44YEm77YEm電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室61 A0 A1 A2 E Y0 Y1 Y7 Y5 Y2 Y6 Y4 Y3 (1)(1)已知下圖所示電路的已知下圖所示電路的輸入信號的波形試畫出譯碼器輸出的波形輸入信號的波形試畫出譯碼器輸出的波形4. 譯碼器的應(yīng)用譯碼器的應(yīng)用 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

59、 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A 電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室62(2) 譯碼器的擴展譯碼器的擴展用用2片片74X138實現(xiàn)實現(xiàn)4/16線譯碼器，使之具有低電平使能輸入（不允許外加門電線譯碼器，使之具有低電平使能輸入（不允許外加門電路）路）X3X2X1X0為輸入，為輸入，Y0Y15為輸出，為輸出，EN為使能端為使能端思考題：思考題：用用2片片74X138實現(xiàn)實現(xiàn)4/16線譯碼器，使之具有高電

60、平線譯碼器，使之具有高電平使能輸入（允許外加門電路）使能輸入（允許外加門電路）電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室第第3 3章章 組合邏輯電路組合邏輯電路電子與通信工程系電子學(xué)教研室電子與通信工程系電子學(xué)教研室63 74HC138 Y0 Y1 +5V Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 1/274HC139 X0 X1 X2 X3 X4 (0) Y0 Y1 Y2 Y3 E A0 A1 24L 0L 7L 8L 15L 16L 23L 31L 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2