第一章集成電路設(shè)計(jì)技術(shù)與工具

1、1集成電路設(shè)計(jì)技術(shù)與工具集成電路設(shè)計(jì)技術(shù)與工具山東科技大學(xué)山東科技大學(xué) 2參考書 集成電路設(shè)計(jì)技術(shù)與工具 王志功等 東南大學(xué)出版社 專用集成電路設(shè)計(jì) 【美】 Michael John Sebastian Smith著 虞惠華 湯庭鰲等 電子工業(yè)出版社 電子電路設(shè)計(jì) David Comer 著王華奎等譯 電子工業(yè)出版社3集成電路產(chǎn)業(yè)及其設(shè)計(jì)方向的就業(yè) （蘇州）長(zhǎng)三角 （廣州 、深圳）珠三角 （北京）及環(huán)渤海 大連 四川成都 西安 浙江沿海 考研及研究所 集成電路生產(chǎn)線（代工 foundry） 集成電路封裝、測(cè)試 集成電路設(shè)計(jì)材料 集成電路設(shè)計(jì)培訓(xùn) EDA及其產(chǎn)業(yè) 集成電路設(shè)計(jì)公司4集成電路設(shè)計(jì)方

2、向模擬集成電路數(shù)字集成電路模數(shù)混合集成電路工藝、材料 銅連接 cmos 鍺硅(SiGe) SOIMEMS （微機(jī)電系統(tǒng) ）5本課程的目的對(duì)集成電路的發(fā)展歷史、現(xiàn)狀和未來(lái)有一個(gè)比較清晰的認(rèn)識(shí)較全面了解集成電路設(shè)計(jì)工藝掌握集成電路設(shè)計(jì)工具掌握集成電路基本單元的設(shè)計(jì)6主 要 內(nèi) 容 集成電路簡(jiǎn)介 集成電路材料與器件物理基礎(chǔ) 集成電路制造工藝 集成電路版圖設(shè)計(jì)與工具 集成電路元器件及其SPICE模型 集成電路仿真軟件SPICE 模擬集成電路晶體管級(jí)設(shè)計(jì) 數(shù)字集成電路晶體管級(jí)設(shè)計(jì) 集成電路模塊級(jí)設(shè)計(jì) 集成電路系統(tǒng)級(jí)設(shè)計(jì)簡(jiǎn)介 集成電路封裝 集成電路測(cè)試7集成電路設(shè)計(jì)技術(shù)與工具集成電路設(shè)計(jì)技術(shù)與工具第第1章

3、章 集成電路設(shè)計(jì)導(dǎo)論集成電路設(shè)計(jì)導(dǎo)論1.1 集成電路的發(fā)展集成電路的發(fā)展1.2 集成電路的分類集成電路的分類1.3 集成電路設(shè)計(jì)步驟集成電路設(shè)計(jì)步驟1.4 集成電路設(shè)計(jì)方法集成電路設(shè)計(jì)方法1.5 電子設(shè)計(jì)自動(dòng)化技術(shù)概論電子設(shè)計(jì)自動(dòng)化技術(shù)概論8集成電路 Integrated Circuit ，縮寫IC 通過(guò)一系列特定的加工工藝，將晶體管、二 極管等有源器件和電阻、電容、電感等無(wú)源 器件，按照一定的電路互連，“集成”在一塊 半導(dǎo)體晶片（如硅或砷化鎵）上，封裝在一 個(gè)外殼內(nèi)，執(zhí)行特定電路或系統(tǒng)功能的一種 器件。 9 Intel英特爾公司最新的i7處理器顯微照10各種封裝好的集成電路111.1 集成電

4、路的發(fā)展集成電路的發(fā)展集成電路的歷程集成電路的歷程: :1947-1948年: 世界上第一只晶體三極管面世-標(biāo)志著 電子管時(shí)代向晶體管時(shí)代的過(guò)度開始1950年: 成功研制出結(jié)型晶體管 1952年: 英國(guó)皇家雷達(dá)研究所第一次提出“集成電路” 的設(shè)想 1958年: 美國(guó)德州儀器公司制造出世界上第一塊集成電 路雙極型晶體管集成電路1960年: 世界上成功制造出第一塊MOS集成電路 121.1 集成電路的發(fā)展集成電路的發(fā)展 年份1989年1993年1997年2001年2006年特征尺寸1.0m0.6m0.35m0.18m90nm水平標(biāo)志 微米（M）亞微米（SM）深亞微米（DSM）超深亞微米（VDSM）

5、納米表1 CMOS工藝特征尺寸發(fā)展進(jìn)程 在新技術(shù)的推動(dòng)下，集成電路自發(fā)明以來(lái)四十年，集成電路芯 片的集成度每三年翻兩番 ，而加工特征尺寸縮小 倍。 這就是由Intel公司創(chuàng)始人之一Gordon E. Moore博士1965年總結(jié)的規(guī)律，被稱為“摩爾定律”。213器件結(jié)構(gòu)類型集成度使用的基片材料電路的功能應(yīng)用領(lǐng)域1.2 集成電路的分類集成電路的分類 14按器件結(jié)構(gòu)類型分類雙極集成電路：主要由雙極晶體管（TTL）構(gòu)成NPN型雙極集成電路PNP型雙極集成電路金屬-氧化物-半導(dǎo)體(MOS)集成電路：主要由MOS晶體管(單極晶體管)構(gòu)成NMOSPMOSCMOS(互補(bǔ)MOS)雙極-MOS(BiMOS)集成

6、電路：同時(shí)包括雙極和MOS晶體管的集成電路為BiMOS集成電路，綜合了雙極和MOS器件兩者的優(yōu)點(diǎn)，但制作工藝復(fù)雜15 集成度：每塊集成電路芯片中包含的元器件數(shù)目按集成度分類類 別數(shù)字集成電路模擬集成電路MOS IC雙極ICSSI (小規(guī)模集成電路)1021002000300ULSI (特大規(guī)模集成電路)107109GSI (巨大規(guī)模集成電路)109按晶體管數(shù)目劃分的集成電路規(guī)模 16 單片集成電路： 它是指電路中所有的元器件都制作在同一塊半導(dǎo)體基片上的集成電路 在半導(dǎo)體集成電路中最常用的半導(dǎo)體材料是硅，除此之外還有Ga、As等 混合集成電路： 厚膜集成電路 薄膜集成電路按使用的基片材料分類17

7、 數(shù)字集成電路數(shù)字集成電路(Digital IC)： 它是指處理數(shù)字信號(hào)的集成電路，即采用二進(jìn)制方式進(jìn)行數(shù)字計(jì)算和邏輯函數(shù)運(yùn)算的一類集成電路。 模擬集成電路模擬集成電路(Analog IC)： 它是指處理模擬信號(hào)(連續(xù)變化的信號(hào))的集成電路，通常又可分為線性集成電路和非線性集成電路 ： 線性集成電路：又叫做放大集成電路，如運(yùn)算放大器、電壓比較器、跟隨器等。 非線性集成電路：如振蕩器、定時(shí)器等電路。 數(shù)?；旌霞呻娐窋?shù)?；旌霞呻娐?Digital - Analog IC) ： 例如數(shù)模(D/A)轉(zhuǎn)換器和模數(shù)(A/D)轉(zhuǎn)換器等。按電路的功能分類18v 標(biāo)準(zhǔn)通用集成電路： 通用集成電路是指不同廠家

8、都在同時(shí)生產(chǎn)的用量極大的標(biāo)準(zhǔn)系列產(chǎn)品。這類產(chǎn)品往往集成度不高，然而社會(huì)需求量大，通用性強(qiáng)。v 專用集成電路： 根據(jù)某種電子設(shè)備中特定的技術(shù)要求而專門設(shè)計(jì)的集成電路簡(jiǎn)稱ASIC，其特點(diǎn)是集成度較高功能較多，功耗較小，封裝形式多樣。按應(yīng)用領(lǐng)域分類19v“自底向上”（Bottom-up） “自底向上”的設(shè)計(jì)路線，即自工藝開始，先進(jìn)行單元設(shè)計(jì)，在精心設(shè)計(jì)好各單元后逐步向上進(jìn)行功能塊、子系統(tǒng)設(shè)計(jì)直至最終完成整個(gè)系統(tǒng)設(shè)計(jì)。在模擬IC和較簡(jiǎn)單的數(shù)字IC設(shè)計(jì)中，大多仍采用“自底向上”的設(shè)計(jì)方法 。v“自頂向下”（Top-down） 其設(shè)計(jì)步驟與“自底向上”步驟相反。設(shè)計(jì)者首先進(jìn)行行為 設(shè)計(jì)；其次進(jìn)行結(jié)構(gòu)設(shè)計(jì)；

9、接著把各子單元轉(zhuǎn)換成邏輯圖 或電路圖；最后將電路圖轉(zhuǎn)換成版圖。1.3 集成電路設(shè)計(jì)步驟20VLSI數(shù)字IC的設(shè)計(jì)流圖 模擬IC的設(shè)計(jì)流圖 21 全定制方法（Full-Custom Design Approach） 半定制方法（Semi-Custom Design Approach）u門陣列法（GA：Gate Array）u門海法法（SOG：Sea of Gates）u標(biāo)準(zhǔn)單元法（SC：Standard Cell）u積木法（BB：Building Block）u可編程邏輯器件法（PLD：Programmable Logic Device）1.4 集成電路設(shè)計(jì)方法22適用于要求得到最高速度、最低功

10、耗和最省面積的芯片設(shè)計(jì) 版圖設(shè)計(jì)時(shí)采用人工設(shè)計(jì)，對(duì)每個(gè)器件進(jìn)行優(yōu)化，芯片性能獲得最佳，芯片尺寸最小設(shè)計(jì)周期長(zhǎng)，設(shè)計(jì)成本高，適用于性能要求極高或批量很大的產(chǎn)品，模擬電路一、全定制方法23二、半定制方法門陣列設(shè)計(jì)法 門陣列是指在一個(gè)芯片上把形狀和尺寸完全相同的單元排列成陣列，每個(gè)單元內(nèi)部含有若干器件，單元之間留有高度固定的布線通道。 門陣列方法的設(shè)計(jì)特點(diǎn)：門陣列方法的設(shè)計(jì)特點(diǎn)：設(shè)計(jì)周期短，設(shè)計(jì)成本低，適合設(shè)計(jì)適當(dāng)規(guī)模、中等性能、要求設(shè)計(jì)時(shí)間短、數(shù)量相對(duì)較少的電路。不足：設(shè)計(jì)靈活性較低；門利用率低；芯片面積浪費(fèi)。24 門陣列法設(shè)計(jì)流程圖門陣列法設(shè)計(jì)流程圖 25 門海設(shè)計(jì)法 門海設(shè)計(jì)技術(shù)是把由一對(duì)不共

11、柵的P管和N管組成的基本單元鋪滿整個(gè)芯片（除I/O區(qū)外），基本單元之間無(wú)氧化隔離區(qū)，布線通道不確定，宏單元連線在無(wú)用器件區(qū)上進(jìn)行。 門海方法的設(shè)計(jì)特點(diǎn)：門海方法的設(shè)計(jì)特點(diǎn)：門利用率高，集成密度大，布線靈活，保證布線布通率。不足：仍有布線通道，增加通道是單元高度的整數(shù)倍，布線通道下的晶體管不可用。26 標(biāo)準(zhǔn)單元法 標(biāo)準(zhǔn)單元法是指從標(biāo)準(zhǔn)單元庫(kù)中調(diào)用事先經(jīng)過(guò)精心設(shè)計(jì)的邏輯單元，并排列成行，行間留有可調(diào)整的布線通道，再按功能要求將各內(nèi)部單元以及輸入/輸出單元連接起來(lái)，形成所需的專用電路。27標(biāo)準(zhǔn)單元設(shè)計(jì)法與門陣列法的異、同點(diǎn)：標(biāo)準(zhǔn)單元設(shè)計(jì)法與門陣列法的異、同點(diǎn)：(1) 在門陣列法中邏輯圖是轉(zhuǎn)換成門陣列

12、所具有的單元或宏單元，而標(biāo)準(zhǔn)單元法則轉(zhuǎn)換成標(biāo)準(zhǔn)單元庫(kù)中所具有的標(biāo)準(zhǔn)單元。(2) 門陣列設(shè)計(jì)時(shí)首先要選定某一種門復(fù)雜度的基片，因而門陣列的布局和布線是在最大的門數(shù)目、最大的壓焊塊數(shù)目、布線通道的間距都確定的前提下進(jìn)行的。標(biāo)準(zhǔn)單元法則不同，它的單元數(shù)、壓焊塊數(shù)取決于具體設(shè)計(jì)的要求，而且布線通道的間距是可變的，當(dāng)布線發(fā)生困難時(shí)，通道間距可以隨時(shí)加大，因而布局和布線是在一種不太受約束的條件下進(jìn)行的。(3) 門陣列設(shè)計(jì)時(shí)只需要定制部分掩膜版，而標(biāo)準(zhǔn)單元設(shè)計(jì)后需要定制所有的各層掩膜版。28與門陣列法相比，標(biāo)準(zhǔn)單元法有明顯的優(yōu)點(diǎn)：與門陣列法相比，標(biāo)準(zhǔn)單元法有明顯的優(yōu)點(diǎn)：(1) 芯片面積的利用率比門陣列法要高

13、。芯片中沒有無(wú)用的單元，也沒有無(wú)用的晶體管。(2) 可以保證100的連續(xù)布通率。(3) 單元能根據(jù)設(shè)計(jì)要求臨時(shí)加以特殊設(shè)計(jì)并加入庫(kù)內(nèi)，因而可得到較佳的電路性能。(4) 可以與全定制設(shè)計(jì)法相結(jié)合。在芯片內(nèi)放入經(jīng)編譯得到的宏單元或人工設(shè)計(jì)的功能塊。標(biāo)準(zhǔn)單元法也存在不足：標(biāo)準(zhǔn)單元法也存在不足：(1) 原始投資大：?jiǎn)卧獛?kù)的開發(fā)需要投入大量的人力物力；當(dāng)工藝變化時(shí)，單元的修改工作需要付出相當(dāng)大的代價(jià)，因而如何建立一個(gè)在比較長(zhǎng)的時(shí)間內(nèi)能適應(yīng)技術(shù)發(fā)展的單元庫(kù)是一個(gè)突出問題。(2) 成本較高：由于掩膜版需要全部定制，芯片的加工也要經(jīng)過(guò)全過(guò)程，因而成本較高。只有芯片產(chǎn)量達(dá)到某一定額(幾萬(wàn)至十幾萬(wàn))，其成本才可接

14、受。29 積木塊法 又稱通用單元設(shè)計(jì)法。與標(biāo)準(zhǔn)單元不同之處是：第一，它既不要求每個(gè)單元（或稱積木塊）等高，也不要求等寬。每個(gè)單元可根據(jù)最合理的情況單獨(dú)進(jìn)行版圖設(shè)計(jì)，因而可獲得最佳性能。設(shè)計(jì)好的單元存入庫(kù)中備調(diào)用。第二，它沒有統(tǒng)一的布線通道，而是根據(jù)需要加以分配 。通用單元法示意圖 30可編程邏輯器件設(shè)計(jì)方法 是指用戶通過(guò)生產(chǎn)商提供的通用器件自行進(jìn)行現(xiàn)場(chǎng)編程和制造，或者通過(guò)對(duì)“與”、“或”矩陣進(jìn)行掩膜編程，得到所需的專用集成電路器件名“與”矩陣“或”矩陣輸出電路PROM固定可編程固定PLA可編程可編程固定PAL可編程固定固定GAL可編程固定可由用戶組態(tài)四種簡(jiǎn)單PLD器件的比較 311.5 電子設(shè)

15、計(jì)自動(dòng)化技術(shù)概論電子設(shè)計(jì)自動(dòng)化技術(shù)概論 隨著IC集成度的不斷提高，IC規(guī)模越來(lái)越大、復(fù)雜度越來(lái)越高，采用CAD輔助設(shè)計(jì)是必然趨勢(shì) 。第一代IC設(shè)計(jì)CAD工具出現(xiàn)于20世紀(jì)60年代末70年代初，但只能用于芯片的版圖設(shè)計(jì)及版圖設(shè)計(jì)規(guī)則的檢查。第二代CAD系統(tǒng)隨著工作站(Workstation)的推出出現(xiàn)于80年代。其不僅具有圖形處理能力，而且還具有原理圖輸入和模擬能力 。如今CAD工具已進(jìn)入了第三代，稱之為EDA系統(tǒng)。其主要標(biāo)志是系統(tǒng)級(jí)設(shè)計(jì)工具的推出和邏輯設(shè)計(jì)工具的廣泛應(yīng)用。 32工作站平臺(tái)上的主流工作站平臺(tái)上的主流EDA軟件簡(jiǎn)介軟件簡(jiǎn)介 ：1）Candence EDA軟件軟件Candence公司

16、為IC設(shè)計(jì)者提供了豐富的設(shè)計(jì)工具，包括：數(shù)字系統(tǒng)模擬工具Verilog-XL；電路圖設(shè)計(jì)工具Composer；電路模擬工具Analog Artist；射頻模擬工具Spectre RF；版圖編輯器Virtuoso Layout；布局布線工具Preview；版圖驗(yàn)證工具Dracula等 332）Synopsys EDA軟件軟件 Synopsys公司在EDA業(yè)界以它的綜合工具而稱著。Synopsys倡高層設(shè)計(jì)，使用該公司的綜合工具，現(xiàn)今已有八成的ASIC是由高層設(shè)計(jì)的，它支持VHDL全集，允許概念級(jí)驗(yàn)證，可以自動(dòng)生成特定藝的門級(jí)網(wǎng)表。Synopsys公司2002年合并了Avant！公司(徐建國(guó))之后

17、，擁有了一系列深亞微米ASIC設(shè)計(jì)的專業(yè)化工具，包括優(yōu)秀的模擬工具Hspice，使得底層設(shè)計(jì)能力得到了提升。343）Mentor EDA軟件軟件具有EDA全線產(chǎn)品，包括：設(shè)計(jì)圖輸入；數(shù)字電路設(shè)計(jì)工具；模擬電路分析工具；數(shù)/?；旌想娐贩治龉ぞ?；邏輯綜合工具；故障分析模擬工具；PCB設(shè)計(jì)；ASIC設(shè)計(jì)與校驗(yàn)；(CALIBRE)自動(dòng)測(cè)試矢量生成（ATPG）；系統(tǒng)設(shè)計(jì)工具；數(shù)字信號(hào)處理（DSP）工具；FPGA設(shè)計(jì)等。(modelsim)354）Zeni EDA軟件軟件 九天（Zeni）系統(tǒng)是熊貓（Panda）系統(tǒng)的改進(jìn)版。 熊貓系統(tǒng)是我國(guó)在80年代后期自主開發(fā)的面向全定制和半定制大規(guī)模集成電路而設(shè)計(jì)的

18、，具有可支持10萬(wàn)元件規(guī)模設(shè)計(jì)能力的大型集成電路計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)。 九天（Zeni）系統(tǒng)包含3個(gè)子系統(tǒng)，覆蓋了集成電路設(shè)計(jì)的主要過(guò)程，包括： 基于語(yǔ)言的和基于圖形的設(shè)計(jì)輸入，各個(gè)級(jí)別的設(shè)計(jì)正確性的模擬驗(yàn)證（ZeniVDE）； 交互式的物理版圖設(shè)計(jì)（ZeniPDT）； 版圖正確性驗(yàn)以及CAD數(shù)據(jù)庫(kù) （ZeniVERI）。36 Silvaco公司的EDA軟件包括了工藝計(jì)算機(jī)輔助設(shè)計(jì)TCAD（TCAD：Technology Computer Aided Design）和基于PDK（Process Design Kits）的定制IC CAD設(shè)計(jì)流程所需要的所有工具。其中TCAD產(chǎn)品使得器件工程師可以

19、通過(guò)基于物理的仿真來(lái)進(jìn)行設(shè)計(jì)和預(yù)測(cè)半導(dǎo)體器件的制作及性能，具有一個(gè)易于使用、模塊化的平臺(tái)。該產(chǎn)品中的工藝仿真系統(tǒng)Athena提供半導(dǎo)體工藝的仿真，用于模擬半導(dǎo)體材料的注入、擴(kuò)散、刻蝕、淀積、光刻、氧化以及硅化等過(guò)程。器件仿真系統(tǒng)Atlas提供半導(dǎo)體器件的電氣、光學(xué)和熱學(xué)特性的仿真，用于MOS器件、雙極型器件、HEMT、HBT、Laser、VCSEL、LED、CCD等多種器件的仿真和建模。IC CAD產(chǎn)品提供了與Hspice完全兼容的模擬電路仿真器SmartSpice；基于諧波平衡的仿真器SmartSpice RF；Expert版圖編輯器以及Guardian DRC、LVS和LPE物理驗(yàn)證工具等

20、。書中涉及的集成電路工藝和前端設(shè)計(jì)仿真都是基于該工具軟件的。5）Silvaco EDA軟件軟件 37 受到IC制造工藝極限條件和具體工藝要求的限制，IC版圖設(shè)計(jì)在移交制造廠家前必須進(jìn)行一系列的版圖驗(yàn)證，以保確芯片的成品率。版圖數(shù)據(jù)基本驗(yàn)證有：設(shè)計(jì)規(guī)則檢查（設(shè)計(jì)規(guī)則檢查（ DRC）：）： 最小線寬、最小圖形間距、最小接觸孔尺寸、柵和源漏區(qū)的最小交疊等。電氣規(guī)則驗(yàn)證（電氣規(guī)則驗(yàn)證（ERC）：）： 檢測(cè)有沒有電路意義的連接錯(cuò)誤，如短路、開路、孤立布線、非法器件等，介于設(shè)計(jì)規(guī)則與行為級(jí)分析之間，不涉及電路行為。電路與版圖一致性驗(yàn)證（電路與版圖一致性驗(yàn)證（LVS）：）： 從版圖提取出的電路網(wǎng)表與從原理圖

21、得到的網(wǎng)表進(jìn)行比較，檢查兩者是否一致。主要用于保證進(jìn)行電路功能和性能驗(yàn)證之前避免物理設(shè)計(jì)錯(cuò)誤。集成電路版圖驗(yàn)證簡(jiǎn)介集成電路版圖驗(yàn)證簡(jiǎn)介 38 Silvaco精確、完整的精確、完整的EDA軟件研發(fā)軟件研發(fā) 快速滿足客戶需求快速滿足客戶需求 Silvaco自1984年在美國(guó)硅谷創(chuàng)立以來(lái)，致力于EDA軟件的研發(fā)，目前無(wú)論是在傳統(tǒng)Si/SiGe半導(dǎo)體，TFT/OLED面板，太陽(yáng)能電池，先進(jìn)材料的制程與元件模擬，和在類比，數(shù)碼，混合信號(hào)，RFIC電路設(shè)計(jì)的SPICE演算，及各種材料元件模型參數(shù)的萃取等，均有非常精確與完整的軟件可供使用。 日前有監(jiān)于臺(tái)灣電子產(chǎn)業(yè)正面臨技術(shù)升級(jí)與生產(chǎn)成本的挑戰(zhàn)，急需提升其整

22、體研發(fā)的實(shí)力，Silvaco臺(tái)灣分公司更與臺(tái)大電機(jī)系合作，捐贈(zèng)了50套Simucad全系列SOC設(shè)計(jì)軟件于教學(xué)研究之用。Silvaco臺(tái)灣區(qū)副總經(jīng)理杜啟平表示，希望能利用精確的計(jì)算機(jī)模擬技術(shù)，大幅減少芯片下線與元件制程研究的成本及時(shí)間，讓有限的經(jīng)費(fèi)能做更有效率的應(yīng)用。 Silvaco是少數(shù)擁有完整IC設(shè)計(jì)流程的EDA軟件公司，在美國(guó)，英國(guó)都設(shè)有研發(fā)中心，擁有百余名研發(fā)團(tuán)隊(duì)持續(xù)開發(fā)更準(zhǔn)確的物理模型以及更快速的算法。在各主要半導(dǎo)體生產(chǎn)國(guó)家都設(shè)有分公司，直接提供應(yīng)用工程師，與客戶溝通快速解決問題，并友援售后服務(wù)。39 Gerald C. Hsu (徐建國(guó)先生) 原Avant! Corporation

23、（先驅(qū)微電子公司）董事長(zhǎng)、總經(jīng)理兼首席執(zhí)行官，現(xiàn)任美國(guó)廣媒集團(tuán) (Broad Media Group) 主席、董事長(zhǎng)、CEO。 徐建國(guó)先生擁有豐富的管理經(jīng)驗(yàn)和工程科學(xué)背景，并被聘為浙江大學(xué)計(jì)算機(jī)學(xué)院顧問教授。 美國(guó)Broad Media Group董事長(zhǎng)Mr. Gerald. Hsu簡(jiǎn)介: Gerald C. Hsu (徐建國(guó)先生) 原Avant! Corporation（先驅(qū)微電子公司）董事長(zhǎng)、總經(jīng)理兼首席執(zhí)行官，現(xiàn)任廣媒集團(tuán) (Broad Media Group) 主席、董事長(zhǎng)、CEO。 徐先生擁有豐富的管理經(jīng)驗(yàn)和工程科學(xué)背景，在商場(chǎng)上，作風(fēng)極為強(qiáng)勢(shì)，不論敵我，均公認(rèn)其為最佳的市場(chǎng)行銷人才。徐先生興趣極為廣泛，十七年內(nèi)讀過(guò)七行：應(yīng)用數(shù)學(xué)、土木結(jié)構(gòu)、機(jī)械力學(xué)、海洋工程、財(cái)務(wù)、市場(chǎng)等系。畢業(yè)以后工作領(lǐng)域也橫跨七種行業(yè)，從航天工程、核能電廠、造船廠，到計(jì)算機(jī)硬件、應(yīng)用軟件業(yè)、機(jī)械設(shè)計(jì)及半導(dǎo)體。進(jìn)入EDA(電子設(shè)計(jì)自動(dòng)化)界前，曾創(chuàng)辦過(guò)四家公司。1982年，赴硅谷發(fā)展手提電腦事業(yè)，四年后賣出所持公司股份。1988年，進(jìn)入太陽(yáng)微( Sun Micro Systems)繪圖軟件技術(shù)部門。1990年被延攬入Cadence總公司，擔(dān)任