電機(jī)調(diào)速控制設(shè)計(jì)

1、系統(tǒng)設(shè)計(jì)專題之電機(jī)調(diào)速控制設(shè)計(jì) 學(xué)院： 自動(dòng)化與電氣工程學(xué)院 班級(jí)： * 姓名： * 學(xué)號(hào)： * 日期： * 1CPLD系統(tǒng)簡介1.1CPLD簡介CPLD(Complex Programmable Logic Device)復(fù)雜可編程邏輯器件，是從PAL和GAL器件發(fā)展出來的器件，相對(duì)而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計(jì)方法是借助集成開發(fā)軟件平臺(tái)，用原理圖、硬件描述語言等方法，生成相應(yīng)的目標(biāo)文件，通過下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標(biāo)芯片中，實(shí)現(xiàn)設(shè)計(jì)的數(shù)字系統(tǒng)。1.2CPLD系統(tǒng)的基本構(gòu)架主要包括有處理器、外圍

2、電路及接口和外部設(shè)備三大部分其中外圍電路一般包括有時(shí)鐘、復(fù)位電路、。程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器和電源模塊等部件組成。外部設(shè)備一般應(yīng)配有USB、顯示器、鍵盤和其他等設(shè)備及接口電路。在一片CPLD微處理器基礎(chǔ)上增加電源電路、時(shí)鐘電路和存儲(chǔ)器電路，就構(gòu)成了一個(gè)CPLD核心控制模塊。其中操作系統(tǒng)和應(yīng)用程序都可以固化在ROM中。1.3CPLD系統(tǒng)的特點(diǎn)采用32位EPM3032A微處理器和實(shí)時(shí)操作系統(tǒng)組成的CPLD控制系統(tǒng)，與傳統(tǒng)基于單片機(jī)的控制系統(tǒng)和基于PC的控制方式相比，具有以下突出優(yōu)點(diǎn)：性能方面：采用32位RISC結(jié)構(gòu)微處理器，主頻從30MHz到1200MHz以上，接近PC機(jī)的水平，但體積更小，能夠真正

3、地“嵌入”到設(shè)備中。實(shí)時(shí)性方面：CPLD機(jī)控制器內(nèi)嵌實(shí)時(shí)操作系統(tǒng)（RTOS），能夠完全保證控制系統(tǒng)的強(qiáng)實(shí)時(shí)性。人機(jī)交互方面：CPLD控制器可支持大屏幕的液晶顯示器，提供功能強(qiáng)大的圖形用戶界面，這些方面的性能也接近于PC，優(yōu)于單片機(jī)。系統(tǒng)升級(jí)方面：CPLD控制器可為控制系統(tǒng)專門設(shè)計(jì)，其功能專一，成本較低，而且開放的用戶程序接口（API）保證了系統(tǒng)能夠快速升級(jí)和更新。1.4CPLD技術(shù)的應(yīng)用領(lǐng)域CPLD技術(shù)可應(yīng)用在：工業(yè)控制；交通管理；信息家電；家庭智能管理；網(wǎng)絡(luò)及電子商務(wù)；環(huán)境監(jiān)測；機(jī)器人等領(lǐng)域。在工業(yè)和服務(wù)領(lǐng)域中，大量CPLD技術(shù)也已經(jīng)應(yīng)用于工業(yè)控制、數(shù)控機(jī)床、智能工具、工業(yè)機(jī)器人、服務(wù)機(jī)器人

4、等各個(gè)行業(yè)，正在逐漸改變著傳統(tǒng)的工業(yè)生產(chǎn)和服務(wù)方式。例如，飛機(jī)的電子設(shè)備、城市地鐵購票系統(tǒng)等都可應(yīng)用CPLD系統(tǒng)來實(shí)現(xiàn)。2設(shè)計(jì)內(nèi)容2.1任務(wù)目標(biāo)根據(jù)所學(xué)的CPLD系統(tǒng)的知識(shí)，通過硬件和軟件想結(jié)合，編程控制電機(jī)的正轉(zhuǎn)、反轉(zhuǎn)、加速和減速。2.2硬件原理圖硬件原理圖如圖1所示：EPM3032A芯片起到接收PWM信號(hào)并實(shí)現(xiàn)對(duì)電機(jī)的控制的作用。圖1 硬件原理圖2.3 H橋原理圖H橋電動(dòng)機(jī)驅(qū)動(dòng)電路包括4個(gè)三極管和一個(gè)電機(jī)。如圖2所示。要使電機(jī)轉(zhuǎn)動(dòng)，必須導(dǎo)通對(duì)角線上的一對(duì)三極管。根據(jù)不同三極管的導(dǎo)通情況，電流可能從左至右或從右至左流過電機(jī)，從而控制電機(jī)的轉(zhuǎn)向。圖2 H橋原理圖當(dāng)G1和G4導(dǎo)通時(shí)，電機(jī)受正向電

5、壓，導(dǎo)通一段時(shí)間后，令G4截止，由于電機(jī)中存在電感，電流不能突變，電流經(jīng)G1和Q3導(dǎo)通續(xù)流，此時(shí)電動(dòng)機(jī)兩端的變壓為零，輸出電壓的均值為電動(dòng)機(jī)的電壓。這樣就實(shí)現(xiàn)了電機(jī)的正轉(zhuǎn)。 在周期不變的情況下，改變變換器輸出電壓的占空比，就改變了輸出電壓均值，也就改變了電機(jī)的轉(zhuǎn)速。當(dāng)輸出高電平的時(shí)間增大，而低電平所占的時(shí)間減小時(shí)，此時(shí)實(shí)現(xiàn)的是加速，反之就是減速。當(dāng)G2和G3導(dǎo)通，電機(jī)受負(fù)向電壓，導(dǎo)通一段時(shí)間后，令G2截止，由于電機(jī)中存在電感，電流不能突變，電流經(jīng)G3和Q1導(dǎo)通續(xù)流，此時(shí)電動(dòng)機(jī)兩端的變壓為零，與正轉(zhuǎn)類似，這樣就實(shí)現(xiàn)了電機(jī)的反轉(zhuǎn)。反轉(zhuǎn)時(shí)也能實(shí)現(xiàn)加減速，同正轉(zhuǎn)。2.4直流電機(jī)調(diào)速直流電機(jī)控制驅(qū)動(dòng)芯片

6、:L9110.L9110 是為控制和驅(qū)動(dòng)電機(jī)設(shè)計(jì)的兩通道推挽式功率放大專用集成電路器件，將分立電 路集成在單片 IC 之中，使外圍器件成本降低，整機(jī)可靠性提高。該芯片有兩個(gè) TTL/CMOS 兼容電平的輸入，具有良好的抗干擾性；兩個(gè)輸出端能直接驅(qū)動(dòng)電機(jī)的正反向運(yùn)動(dòng)，它具有 較大的電流驅(qū)動(dòng)能力，每通道能通過 800mA 的持續(xù)電流，峰值電流能力可達(dá) 1.5A；同時(shí)它 具有較低的輸出飽和壓降；內(nèi)置的鉗位二極管能釋放感性負(fù)載的反向沖擊電流，使它在驅(qū)動(dòng) 繼電器、直流電機(jī)、步進(jìn)電機(jī)或開關(guān)功率管的使用上安全可靠。L9110 被廣泛應(yīng)用于玩具汽 車電機(jī)驅(qū)動(dòng)、脈沖電磁閥門驅(qū)動(dòng)，步進(jìn)電機(jī)驅(qū)動(dòng)和開關(guān)功率管等電路上

7、。圖3 L9110管腳定義、參數(shù)L9110直流電機(jī)控制芯片的管腳波形圖：圖4 L9110管腳波形圖L9110直流電機(jī)控制芯片的電路接線圖。圖5 L9110電路接線圖利用脈沖寬度調(diào)制（PWM）原理進(jìn)行調(diào)速。PWM是靠改變脈沖寬度來控制輸出電壓。如圖3所示。通過改變周期來控制輸出頻率，而輸出頻率的變化可通過改變脈沖的調(diào)制周期來實(shí)現(xiàn)。圖6 脈沖寬度調(diào)速原理圖平均電壓：。為PWM脈沖的占空比，決定平均電壓的大小。占空比越大，電路開通時(shí)間越長。PWM具有以下優(yōu)點(diǎn)：（1）無需進(jìn)行數(shù)模轉(zhuǎn)換；（2）抗噪性能強(qiáng)，PWM是數(shù)字形式的，噪聲只有在強(qiáng)到足以將邏輯1改變?yōu)檫壿?或?qū)⑦壿?改變?yōu)檫壿?，才能對(duì)數(shù)字信號(hào)產(chǎn)生

8、影響，PWM用于通信時(shí)極大的延長通信距離； （3）PWM既經(jīng)濟(jì)也節(jié)約空間。 3 實(shí)驗(yàn)一，熟悉編程環(huán)境與仿真工具3.1Quartus編程軟件 Quartus II 是Altera公司的綜合性PLD/FPGA開發(fā)軟件，原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PCLD設(shè)計(jì)流程。3.2在系統(tǒng)可編程器件設(shè)計(jì)步驟 1.創(chuàng)建新設(shè)計(jì)項(xiàng)目：設(shè)計(jì)的第一步，它的任務(wù)是建立一個(gè)項(xiàng)目，包括項(xiàng)目文件和項(xiàng)目標(biāo)題。 2.選擇器件：在器件選擇窗口中選擇要使用

9、的器件。針對(duì)某個(gè)可編程器件進(jìn)行設(shè)計(jì)時(shí)，建立項(xiàng)目后，應(yīng)首先選擇器件。 3.輸入和修改源文件：設(shè)計(jì)過程中最重要的一步。所有的設(shè)計(jì)思想通過源程序的形式輸入計(jì)算機(jī)。一個(gè)項(xiàng)目可能由一個(gè)或多個(gè)源文件組成。 4.編譯與優(yōu)化：編譯用途和其他語言是一樣的。若不能通過編譯，則需修改源文件。 5.仿真：使用ModelSim軟件進(jìn)行仿真。目的是對(duì)設(shè)計(jì)的正確性進(jìn)行檢驗(yàn)。從功能上對(duì)設(shè)計(jì)的正確性進(jìn)行檢查，它假定信號(hào)的傳輸時(shí)間為0，與適配器的時(shí)間無關(guān)。若仿真結(jié)果與設(shè)計(jì)要求不符，則需修改設(shè)計(jì)。   6.下載：通過下載電纜，將生成的pof數(shù)據(jù)文件下載到電路EPM3032ATC44-10器件中。下載又稱為編程。一個(gè)器件只

10、有經(jīng)過下載這一步驟，才能將設(shè)計(jì)成果轉(zhuǎn)化為該器件的功能，在電路板上發(fā)揮應(yīng)有的作用。 3.3建立由原理圖源文件組成的設(shè)計(jì)1.創(chuàng)建一個(gè)新的設(shè)計(jì)項(xiàng)目（1）選擇菜單File->New Project，在Create Project Wiszard對(duì)話框的Work Director欄中，選擇工程保存路徑，在Name中鍵入項(xiàng)目名。（2）按Next按鈕，出現(xiàn)添加工程文件的對(duì)話框，如下圖：這里先不管它，然后按next進(jìn)行下一步，選擇FPGA器件的型號(hào)，如下圖：（3）在Family下拉框中，選擇MAX3000A系列，選擇此系列的具體芯片EPM3032ATC44-10。執(zhí)行next出現(xiàn)選擇其它EDA工具對(duì)話框

11、，Simulation選項(xiàng)中Tool name選擇ModelSim-Altera，F(xiàn)ormat(s)選擇SystemVerilog HDL,按next進(jìn)入工程的信息總概對(duì)話框;（4）按Finish按鈕即建立一個(gè)項(xiàng)目。2.建立一個(gè)Verilog文件（1）執(zhí)行FileNew，彈出新建文件對(duì)話框，如下圖：選擇Verilog HDL File,點(diǎn)擊OK,開始程序編寫。雙擊左側(cè)下方Tasks窗口中的Compile Design，對(duì)程序進(jìn)行編譯；編譯如果出現(xiàn)錯(cuò)誤，對(duì)程序進(jìn)行修改，直至完全編譯成功。（2） 選擇Processing->Start->Start Test Bench Templat

12、e Writer,生成激勵(lì)文件.vt。選擇Files->open,打開工程文件夾下simulation->modelsim中All Files里的.vt文件，對(duì)其進(jìn)行修改，使輸入信號(hào)初始化，將系統(tǒng)時(shí)鐘信號(hào)進(jìn)行延時(shí)，避免出現(xiàn)仿真時(shí)內(nèi)存不夠的情況，修改后點(diǎn)擊保存。如下圖：（5）為仿真添加激勵(lì)文件。選擇Assignments->setting->EDA Tool Settings->Simulation，在NativeLink settiong下，選擇Compile test bench，點(diǎn)擊Test Benches。在彈出的Test Benches窗口下點(diǎn)擊New,彈

13、出New Test Bench Settings窗口。在Test bench name下命一個(gè)名字，在Top level module in test bench中輸入.vt文件中帶有_vlg_tst的名字。勾選Use test bench to perform VHDL timing Simulation，在Design instance name in test bench中輸入i1;點(diǎn)擊下方Test bench and simulation files下的File name后的.，選擇.vt文件，點(diǎn)擊Add。連點(diǎn)OK，直至回到Quartus主界面。如下圖3.4建立一個(gè) MSim 的工程，

14、將其放在了D:pro 下，建立完成后樣子如圖 3.1：圖7 軟件主界面然后，編譯，打開MSim.vt文件，編輯輸入模擬量（#2 repeat(3000) #2 GCLK<=GCLK;）。如圖5所示：圖8 編輯輸入模擬量配置modelsim仿真設(shè)置，打開仿真器，仿真結(jié)果如下： 圖9 仿真波形4 實(shí)驗(yàn)二，電機(jī)調(diào)速控制編程與調(diào)試4.1編程根據(jù)任務(wù)要求，編寫程序如下：程序有5個(gè)輸入和2個(gè)輸出。clk為時(shí)鐘脈沖輸入，SW1、SW2、SW3和SW4分別代表控制電機(jī)的啟動(dòng)/停止、正/反轉(zhuǎn)、加速和減速。首先檢測脈沖新信號(hào)的上升沿，設(shè)定一個(gè)寄存器，記錄脈沖個(gè)數(shù)。然后對(duì)按鍵進(jìn)行判斷。加速和減速控制是通過改變

15、參考值，以實(shí)現(xiàn)改變占空比，實(shí)現(xiàn)調(diào)速。程序1：圖10 控制程序4.2調(diào)試結(jié)果及分析1）連接界面2）下載程序界面。圖12 控制程序下載界面4.3仿真結(jié)果1. PWM正轉(zhuǎn)仿真波形1）進(jìn)行仿真輸出波形如圖所示，能夠?qū)崿F(xiàn)電機(jī)正轉(zhuǎn)加速:（speed = 2'b11、flag_zhengzhuan=1;）圖13 正轉(zhuǎn)加速波形2）進(jìn)行仿真輸出波形如圖所示，能夠?qū)崿F(xiàn)電機(jī)正轉(zhuǎn)加速:（speed = 2'b10、flag_zhengzhuan=1;）3）進(jìn)行仿真輸出波形如圖所示，能夠?qū)崿F(xiàn)電機(jī)正轉(zhuǎn)加速:（speed <= 2'b01、flag_zhengzhuan=1;）4）進(jìn)行仿真輸出

16、波形如圖所示，能夠?qū)崿F(xiàn)電機(jī)正轉(zhuǎn)加速:（speed = 2'b00、flag_zhengzhuan=1;）2. PWM反轉(zhuǎn)仿真波形2）進(jìn)行仿真輸出波形如圖所示，能夠?qū)崿F(xiàn)電機(jī)正轉(zhuǎn)加速:（speed = 2'b11、flag_fanzhuan=1;）2）進(jìn)行仿真輸出波形如圖所示，能夠?qū)崿F(xiàn)電機(jī)正轉(zhuǎn)加速:（speed = 2'b10、flag_fanzhuan=1;）2）進(jìn)行仿真輸出波形如圖所示，能夠?qū)崿F(xiàn)電機(jī)正轉(zhuǎn)加速:（speed = 2'b01、flag_fanzhuan=1;）5 總結(jié)首先，通過系統(tǒng)設(shè)計(jì)專題這門課，學(xué)習(xí)了什么是CPLD系統(tǒng)，對(duì)CPLD系統(tǒng)的一些知識(shí)（如

17、定義，基本構(gòu)架，特點(diǎn)，應(yīng)用及發(fā)展前景等）有了一些基本的了解，對(duì)CPLD有了更系統(tǒng)的認(rèn)識(shí)。CPLD系統(tǒng)就是將計(jì)算機(jī)硬件和軟件結(jié)合起來構(gòu)成的一個(gè)專門的裝置，這個(gè)裝置可以完成一些特定的功能和任務(wù)，能夠在沒有人工干預(yù)的情況下獨(dú)立地進(jìn)行實(shí)時(shí)監(jiān)測和控制。其次，通過親自動(dòng)手編寫相應(yīng)的程序來完成實(shí)驗(yàn)，鍛煉了獨(dú)自解決問題的能力。同時(shí)，在完成目標(biāo)的過程中，發(fā)現(xiàn)了一些問題，比如學(xué)習(xí)并掌握理論知識(shí)并不難，將理論知識(shí)應(yīng)用到實(shí)際的工程上就很難了，恰恰我們?nèi)狈Φ木褪沁@種能力，老師們能夠根據(jù)學(xué)生的情況將該課程設(shè)定為為實(shí)踐課程而不是一味的講解理論，對(duì)學(xué)生提高實(shí)踐能力很有幫助。最后，在龔老師的指導(dǎo)和幫助下，通過自己的努力和同學(xué)進(jìn)

18、行討論，最終能順利完成既定的目標(biāo)。附錄一實(shí)驗(yàn)一程序：module MSim(GCLK, PWMAH);input GCLK;output PWMAH;reg3:0 q; /reg PWMAH;initialbeginPWMAH <= 0;q = 0;endalways (posedge GCLK) /if(q = 1)begin PWMAH <= 1; q = q+1;endelse if(q = 9)beginPWMAH <= 0;q = q+1;endelse if(q = 15)q = 0;else q = q+1;endmodule附錄二實(shí)驗(yàn)二程序：module MS

19、im(clk, SW1, SW2, SW3,SW4, pwm1, pwm2); input clk; input SW1;/電機(jī)啟/?？刂瓢存Iinput SW2;/電機(jī)正/反轉(zhuǎn)控制按鍵input SW3;/電機(jī)減速控制按鍵input SW4; /電機(jī)加速控制按鍵/*呂憲龍*輸出控制變量*/output pwm1; /正轉(zhuǎn)output pwm2; /反轉(zhuǎn)/*呂憲龍*定義寄存器鎖住信號(hào)*/reg pwm1;reg pwm2;reg1:0 speed;reg6:0 cnt;reg flag_zhengzhuan; /正轉(zhuǎn)標(biāo)志位reg flag_fanzhuan; /反轉(zhuǎn)標(biāo)志位reg flag; /正

20、反轉(zhuǎn)換擋/防抖設(shè)計(jì)reg2:0 dout1,dout2,dout3,buff; /消抖寄存器wire2:0 key_edge;/按鍵消抖輸出/*呂憲龍*程序變量初始化*/initialbegin pwm1 = 0;pwm2 = 0;speed = 2'b00;/dir = 2;flag_zhengzhuan = 0;flag_fanzhuan = 0;flag = 0;end/*呂憲龍*程序循環(huán)體部分*/always(posedge clk)beginif(cnt < 7'd100)cnt <= cnt + 7'b1;else cnt <= 7'

21、;b0;end always(posedge clk)beginif(!SW1)/電機(jī)啟動(dòng)/停止控制按鍵begin if( flag_fanzhuan = 0 && flag_zhengzhuan = 0 ) /電機(jī)正在停止，則運(yùn)行beginflag_zhengzhuan = 1;flag_fanzhuan = 0;speed <= 2'b10;end else if(speed = 0) /速度為零，則啟動(dòng)speed <= 2'b10; else if(speed != 0 ) /速度不為零，則停止flag_zhengzhuan = 0;flag_

22、fanzhuan = 0;endif(!SW2) /電機(jī)正轉(zhuǎn)/反轉(zhuǎn)控制按鍵beginif(flag_zhengzhuan = 1) /電機(jī)正在正轉(zhuǎn)，則反轉(zhuǎn)beginflag_zhengzhuan = 0;flag_fanzhuan = 1;endelse if(flag_fanzhuan = 1) /電機(jī)正在反轉(zhuǎn)，則正轉(zhuǎn)beginflag_zhengzhuan = 1;flag_fanzhuan = 0;end/speed <= 2'b10;endif(!SW3) /電機(jī)加速控制按鍵beginspeed <= speed + 1;endif(!SW4 ) /電機(jī)減速控制按鍵beginspeed <= speed - 1;endif(flag_zhengzhuan=1) /電機(jī)正轉(zhuǎn)調(diào)速beginpwm2 = 0;if(speed = 2'b11) /4檔beginif(cnt < 7'd02)pwm1 <= 1'b0;elsepwm1 <= 1'b1;endelse if(speed = 2'b10) /3檔beginif(cnt < 7&#