DSP應(yīng)用技術(shù)(四)

1、 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)1DSP 應(yīng)用技術(shù)（四） 劉明 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)2四 DSP系統(tǒng)設(shè)計(jì)n4.1 總體方案設(shè)計(jì)n4.2 硬件設(shè)計(jì)步驟n4.3 軟件設(shè)計(jì)步驟n4.4 系統(tǒng)集成n4.5 常用外圍芯片n4.6 高速PCB技術(shù) 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)34.1 總體方案設(shè)計(jì)根據(jù)需求寫(xiě)出任務(wù)說(shuō)明書(shū)根據(jù)任務(wù)確定技術(shù)指標(biāo) 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)4 由信號(hào)頻率、帶寬決定系統(tǒng)的采樣頻率。具體技術(shù)指標(biāo)由采樣頻率確定任務(wù)書(shū)中最復(fù)雜算法所需最大時(shí)間以及系統(tǒng)對(duì)實(shí)時(shí)性要求判斷系統(tǒng)能否完成工作。由數(shù)據(jù)量及程序長(zhǎng)度決定片內(nèi)RAM的容量，是否需要擴(kuò)展。由系統(tǒng)精度決

2、定是16位還是32位，定點(diǎn)還是浮點(diǎn)運(yùn)算。根據(jù)系統(tǒng)用途是計(jì)算還是控制，來(lái)決定對(duì)輸入輸出端口的要求。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)5DSP總體設(shè)計(jì)框圖根據(jù)需求寫(xiě)出任務(wù)說(shuō)明書(shū)根據(jù)任務(wù)確定技術(shù)指標(biāo)確定DSP芯片與外圍芯片軟件設(shè)計(jì)說(shuō)明硬件設(shè)計(jì)說(shuō)明軟件編程與調(diào)試硬件sch / pcb系統(tǒng)集成硬件調(diào)試系統(tǒng)測(cè)試總體設(shè)計(jì)確定軟硬件分工 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)6DSP控制通信口EPROMRAMADC信號(hào)預(yù)處理MUX程控放大DAC濾波器濾波器典型DSP目標(biāo)板原理框圖DSP方案設(shè)計(jì)基本步驟方案設(shè)計(jì)基本步驟 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)7 算法分析及優(yōu)化 DSP運(yùn)算量核算及DSP選擇 數(shù)字

3、化要求 模擬混合電路ADC/DAC設(shè)計(jì) 吞吐量要求 存儲(chǔ)器需求ROM/RAM/FLASH 通信口要求 其他控制（電源、時(shí)鐘、同步） 體系結(jié)構(gòu)設(shè)計(jì)(單DSP還是多DSP，并行還是串行，全DSP、DSP/MCU或DSP/FPGA混合)DSP目標(biāo)板的設(shè)計(jì)要素目標(biāo)板的設(shè)計(jì)要素 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)8第一步：算法分析與優(yōu)化 根據(jù)需求，完成算法的仿真驗(yàn)證第二步：DSP的選擇 根據(jù)核心算法、數(shù)據(jù)吞吐率，以及系統(tǒng)要求進(jìn)行選擇第三步：DSP配置 DSP基本電路包括本身的基本引腳連接、總線驅(qū)動(dòng)、時(shí)鐘控制、引導(dǎo)程序方式控制、存儲(chǔ)器配置、通信口配置、IO口控制、時(shí)序設(shè)計(jì)等，保證DSP的基本工作模式。

4、數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)9第四步：模擬數(shù)字混合電路設(shè)計(jì) 實(shí)現(xiàn)DSP與模擬混合產(chǎn)品的無(wú)縫連接，以及保證數(shù)據(jù)的吞吐量，實(shí)現(xiàn)模擬與數(shù)字部分隔離。第五步：系統(tǒng)電路設(shè)計(jì) 重點(diǎn)是合理進(jìn)行系統(tǒng)技術(shù)指標(biāo)的分配，在時(shí)序設(shè)計(jì)上保證系統(tǒng)速度（包括處理速度、接口速度、元器件速度等）和實(shí)時(shí)控制。第六步：系統(tǒng)對(duì)軟件的編寫(xiě)與調(diào)試 對(duì)信號(hào)處理的算法進(jìn)行編程，并提供系統(tǒng)監(jiān)控程序。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)10第七步：系統(tǒng)測(cè)試與驗(yàn)證 硬件部件的原理驗(yàn)證：電路的調(diào)試 通過(guò)DSP的原理驗(yàn)證：在線仿真電路調(diào)試 軟件的仿真與算法驗(yàn)證：算法的實(shí)際硬件實(shí)現(xiàn) 系統(tǒng)硬件功能驗(yàn)證與指標(biāo)測(cè)試：驗(yàn)證系統(tǒng)技術(shù)指標(biāo) 系統(tǒng)軟件完善：

5、確保系統(tǒng)的智能化與可程控性 其他測(cè)試與驗(yàn)證：軟硬件可靠性，自檢，環(huán)境實(shí)驗(yàn) 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)114.2 硬件設(shè)計(jì)步驟系統(tǒng)分析系統(tǒng)綜合 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)12確定硬件方案根據(jù)性能指標(biāo)、工期、成本等，確定最優(yōu)硬件實(shí)現(xiàn)方案，并畫(huà)出硬件原理框圖。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)13確定硬件方案器件選型一般系統(tǒng)中常用AD、DA、存儲(chǔ)器、電源、邏輯控制、人機(jī)接口、通信、總線等基本部件。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)14確定硬件方案器件選型原理設(shè)計(jì)原理設(shè)計(jì)是DSP系統(tǒng)集成中關(guān)鍵的一步，其成功與否是DSP系統(tǒng)能否正常工作的最重要的一個(gè)因素。 數(shù)字信號(hào)處理系列課

6、程 DSP應(yīng)用技術(shù)15原理設(shè)計(jì)DSP芯片基本管腳的配置DSP引導(dǎo)方式選擇DSP擴(kuò)展存儲(chǔ)器設(shè)計(jì)DSP時(shí)鐘設(shè)計(jì)DSP電源設(shè)計(jì)DSP電平轉(zhuǎn)換電路設(shè)計(jì) 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)165v4.4v3.5v2.5v1.5v0.5v0vVccVOHVIHVTVILVOLGND5v2.4v2.0v1.5v0.8v0.4v0vVccVOHVIHVTVILVOLGND3.3v2.4v2.0v1.5v0.8v0.4v0vVccVOHVIHVTVILVOLGND5V CMOS5V TTL3.3V TTLDSP電平轉(zhuǎn)換電路設(shè)計(jì) 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)17確定硬件方案器件選型原理設(shè)計(jì)PCB版圖設(shè)計(jì)

7、PCB布線不是簡(jiǎn)單的端口互連 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)18確定硬件方案器件選型原理設(shè)計(jì)PCB版圖設(shè)計(jì)硬件調(diào)試系統(tǒng)分析系統(tǒng)綜合檢查PCB板上各硬件是否能正常工作。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)194.3 軟件設(shè)計(jì)步驟編寫(xiě)C語(yǔ)言源程序優(yōu)化ANSI C編譯器生成匯編文件匯編語(yǔ)言匯編器生成目標(biāo)文件鏈接器輸出可執(zhí)行文件調(diào)試器目標(biāo)DSP系統(tǒng)編寫(xiě)匯編語(yǔ)言源程序宏匯編源文件文檔管理器宏匯編庫(kù)格式轉(zhuǎn)換燒錄EPROM軟件仿真軟件開(kāi)發(fā)系統(tǒng)評(píng)測(cè)模塊系統(tǒng)仿真XDS 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)204.4 系統(tǒng)集成 系統(tǒng)集成是將軟硬件結(jié)合起來(lái)，并組裝成一臺(tái)樣機(jī)，在實(shí)際系統(tǒng)中運(yùn)行，進(jìn)行系統(tǒng)測(cè)試。

8、 出現(xiàn)問(wèn)題時(shí)，一般采用修改軟件的方法。如果軟件修改無(wú)法解決問(wèn)題，則必須調(diào)整硬件，這時(shí)問(wèn)題就較為嚴(yán)重了。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)214.5 常用外圍器件n 實(shí)時(shí)數(shù)據(jù)采集n 實(shí)時(shí)數(shù)據(jù)存儲(chǔ)n 實(shí)時(shí)周邊器件n 實(shí)時(shí)電路集成n 實(shí)時(shí)信號(hào)產(chǎn)生n 實(shí)時(shí)DSP與并行結(jié)構(gòu)n 實(shí)時(shí)總線技術(shù) 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)224.5.1 實(shí)時(shí)數(shù)據(jù)采集高精度高精度ADC轉(zhuǎn)換器結(jié)構(gòu)轉(zhuǎn)換器結(jié)構(gòu)逐次逼近方式逐次逼近方式-調(diào)制方式調(diào)制方式 積分方式積分方式高速高速ADC轉(zhuǎn)換器結(jié)構(gòu)轉(zhuǎn)換器結(jié)構(gòu)并行比較型并行比較型串并比較型串并比較型分路轉(zhuǎn)換型分路轉(zhuǎn)換型 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)23逐次逼近式A/D

9、轉(zhuǎn)換器原理圖高速D/A轉(zhuǎn)換器逐次比較寄存器邏輯控制數(shù)碼寄存器并行數(shù)字輸出DUiUfACUC模擬信號(hào)輸入1.高精度高精度ADC轉(zhuǎn)換器結(jié)構(gòu)轉(zhuǎn)換器結(jié)構(gòu)逐次逼近方式 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)24+-逐逐次次逼逼近近寄寄存存器器（S SA AR R）0D1D2D3DIv3D2D1D0DREFVCPDACnnVDv2REFOCPD3D2D1D0vO比較結(jié)果比較結(jié)果處處 理理11 0 0 02.5vvIvO（D3）1保留21 1 0 03.75vvIvO（D2）1不保留31 0 1 03.125vvIvO（D1）1保留41 0 1 13.4375vvIvO（D0）1不保留43210 vOt3.4

10、V轉(zhuǎn)換時(shí)間轉(zhuǎn)換時(shí)間 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)25-調(diào)制方式 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)26-調(diào)制方式是根據(jù)前一采樣值與后一采樣值之差進(jìn)行量化編碼，從某種意義上說(shuō)它是根據(jù)信號(hào)的包絡(luò)形狀進(jìn)行量化編碼的。它采用了過(guò)采樣技術(shù)，以很低的分辨率（1位）和很高的采樣速率將模擬信號(hào)數(shù)字化，通過(guò)使用過(guò)采樣技術(shù)、噪聲整形技術(shù)和數(shù)字濾波技術(shù)增加有效分辨率，然后對(duì)ADC的有效采樣速率，去除多余信息，減輕數(shù)據(jù)處理負(fù)擔(dān)。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)27積分方式積分方式是通過(guò)積分電路把線性模擬電壓轉(zhuǎn)換成時(shí)間信號(hào)，在這段時(shí)間內(nèi)通過(guò)計(jì)數(shù)器對(duì)標(biāo)準(zhǔn)時(shí)鐘脈沖計(jì)數(shù)，計(jì)數(shù)值反映了模擬電壓的大小。 數(shù)字信號(hào)

11、處理系列課程 DSP應(yīng)用技術(shù)28irefVVTt1第一階段：AS1閉合，積分器工作，時(shí)間常數(shù)T1。101d11TVRCtVRCViTiO第二階段：AS2或AS3閉合，當(dāng)Vo積分到0時(shí)，積分結(jié)束。0d10tVRCVtrefO 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)29積分型模數(shù)轉(zhuǎn)換技術(shù)精度高速度較慢抗干擾能力強(qiáng) 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)302.高精度高精度ADC轉(zhuǎn)換器應(yīng)用轉(zhuǎn)換器應(yīng)用精度與速度的矛盾對(duì)電源、接地、電路布局的要求都極為嚴(yán)格外部電路的匹配與后續(xù)電路之間的隔離串行輸出方式 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)313.高速高速ADC轉(zhuǎn)換器結(jié)構(gòu)轉(zhuǎn)換器結(jié)構(gòu)并行比較型FLASH ADC

12、并行比較型模數(shù)轉(zhuǎn)換器是目前可以見(jiàn)到的速度最快的ADC，分辨率一般為8位，最高可達(dá)12位，采樣速率可以達(dá)到500MSPS，全功率帶寬大于300MHz。并行比較型數(shù)模轉(zhuǎn)換器結(jié)構(gòu)比較簡(jiǎn)單，它由分壓電阻網(wǎng)絡(luò)、比較器陣列和優(yōu)先編碼器組成。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)32VREFvIC7R/2VREF1314C6RVREF1114D7D6C5RVREF914D5C4RVREF714D4C3RVREF514D3C2RVREF314D2C1RVREF114D1R/27D觸觸發(fā)發(fā)器器寄存器寄存器CPS(t)I1I2I3I4I5I6I7Q7Q6Q5Q4Q3Q2Q1優(yōu)優(yōu)先先編編碼碼器器Y0Y1Y2D0D1

13、D2SI0 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)33串并比較型 解決高速、高分辨ADC的另一種設(shè)計(jì)思路是將兩個(gè)或多個(gè)低分辨率的并行比較型ADC級(jí)聯(lián)起來(lái)，合并成一個(gè)高分辨的ADC。為了減少比較器的數(shù)量，或?yàn)榱诉_(dá)到更高的分辨率，在實(shí)際產(chǎn)品中，有三級(jí)甚至三級(jí)以上的分級(jí)型數(shù)模轉(zhuǎn)換器。由于各級(jí)之間是串行工作的，因此，對(duì)于一個(gè)M級(jí)的分級(jí)型ADC來(lái)說(shuō)，需要M個(gè)轉(zhuǎn)換周期才能完成一次采樣編碼。為了不降低采樣速率，通?？刹捎昧魉€結(jié)構(gòu)，因此又被稱為流水線型或子區(qū)型（subranging）。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)3416倍放大器4位并行比較型ADC4位DAC4位并行比較型ADCD3D2D1D0D7D

14、6D5D4模擬輸入8位并行二級(jí)串行ADC結(jié)構(gòu)示意圖 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)354.高速高速ADC轉(zhuǎn)換器的應(yīng)用轉(zhuǎn)換器的應(yīng)用電平邏輯的匹配時(shí)序邏輯的匹配高速器件的接地高速器件的去耦 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)36信號(hào)聯(lián)線在數(shù)百兆赫茲的頻率上，信號(hào)聯(lián)線已經(jīng)不能看作是零電阻、零電抗的理想聯(lián)線：信號(hào)延遲信號(hào)反射信號(hào)走線間串?dāng)_電路噪聲高速電路布線問(wèn)題 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)37高速ADC器件的選擇速度與精度的折衷保證裕量避免全速運(yùn)行 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)38高速ADC對(duì)時(shí)鐘、電源的要求時(shí)鐘邊沿干凈，滿足占空比要求基準(zhǔn)電壓穩(wěn)定，漂移小對(duì)輸入信號(hào)調(diào)理 數(shù)字

15、信號(hào)處理系列課程 DSP應(yīng)用技術(shù)39高速ADC設(shè)計(jì)采用多層PCB板模擬與數(shù)字地、電源的分離電源的去耦處理模擬與數(shù)字通路盡可能短，并注意終結(jié)匹配大面積的地芯片的封裝避免信號(hào)的串?dāng)_適當(dāng)?shù)钠帘未胧?數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)40高速ADC系統(tǒng)實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)：分路數(shù)據(jù)輸出 高 速 并行ADC D7D0 8位存儲(chǔ)器1 8位存儲(chǔ)器2 8位存儲(chǔ)器3 8位存儲(chǔ)器4 D7D0 D7D0 D7D0 D7D0 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)41 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)42模擬電路的抗干擾屏蔽隔離模數(shù)部分之間的屏蔽光隔與差分 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)43性能測(cè)試：動(dòng)態(tài)有效位動(dòng)態(tài)

16、有效位(ENOB)，是用來(lái)衡量數(shù)據(jù)采集系統(tǒng)實(shí)際工作時(shí)有效的位數(shù)，它是用分辨率來(lái)衡量實(shí)際工作時(shí)ADC的噪聲均方值與理想ADC標(biāo)識(shí)分辨率情況下的量化噪聲。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)44高穩(wěn)定度信號(hào)源ADC系統(tǒng)時(shí)鐘同步FIFO或邏輯分析儀PCNNfsfa測(cè)試框圖 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)45 采用FFT方法進(jìn)行測(cè)試，具體方案是：(a) 采用單頻正弦信號(hào)輸入到ADC；(b) 對(duì)ADC輸出結(jié)果進(jìn)行快速傅里葉變換FFT，計(jì)算SINAD（Signal-to-Noise and Distortion Ratio，信號(hào)噪聲加失真比） 。(c) 有效位數(shù)ENOB=(SINAD1.76)/6

17、.02。log10噪聲能量能基頻10量信號(hào)SINAD 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)46SINAD：58.09dB； ENOB等于9.36bit；8192點(diǎn)FFT的增益為36.12dB：噪聲基底94.21dB；SFDR：78dB。無(wú)雜散動(dòng)態(tài)范圍 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)47AD9042實(shí)際應(yīng)用示意圖 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù) （ a） 采采 樣樣 波波 形形 局局 部部 圖圖 （ b） 采采 樣樣 信信 號(hào)號(hào) 頻頻 譜譜 局局 部部 圖圖 （ c） 采采 樣樣 信信 號(hào)號(hào) 頻頻 譜譜 圖圖 TM S320F2812 ADC 外外 設(shè)設(shè) 18.601KHz 采采 樣

18、樣 458.672Hz 信信 號(hào)號(hào) 測(cè)測(cè) 試試 圖圖 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)494.5.2 實(shí)時(shí)數(shù)據(jù)存儲(chǔ)在高速實(shí)時(shí)數(shù)據(jù)存儲(chǔ)中，需注意兩個(gè)問(wèn)題是ECL存儲(chǔ)和同步存儲(chǔ)。ECL存儲(chǔ)：速度快，容量小，功耗低同步存儲(chǔ)：速度快 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)50n 雙端口RAM雙端口存儲(chǔ)器是一種專用存儲(chǔ)芯片，設(shè)有兩組物理地址、數(shù)據(jù)和讀寫(xiě)控制信號(hào)。兩個(gè)CPU可以通過(guò)這些控制信號(hào)同時(shí)訪問(wèn)雙端口存儲(chǔ)器，實(shí)現(xiàn)數(shù)據(jù)共享。左數(shù)據(jù)IO右數(shù)據(jù)IO左地址譯碼右地址譯碼雙端口存儲(chǔ)單元控制邏輯數(shù)據(jù)數(shù)據(jù)地址地址讀讀/ /寫(xiě)寫(xiě)示忙，中斷標(biāo)志示忙，中斷標(biāo)志示忙，中斷標(biāo)志示忙，中斷標(biāo)志讀讀/ /寫(xiě)寫(xiě)地址地址數(shù)據(jù)數(shù)據(jù)

19、雙端口存儲(chǔ)器結(jié)構(gòu)框圖雙端口存儲(chǔ)器結(jié)構(gòu)框圖 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)51乒乓存儲(chǔ)系統(tǒng)框圖雙端口RAM構(gòu)成的乒乓存儲(chǔ)器控制邏輯ADCABDSP雙端口存儲(chǔ)器 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)52第一幀，AD采集數(shù)據(jù)D1存儲(chǔ)在A中第二幀，AD采集數(shù)據(jù)D2存儲(chǔ)在B中，DSP從A中讀取數(shù)據(jù)D1進(jìn)行運(yùn)算第三幀，AD采集數(shù)據(jù)D3存儲(chǔ)在A中，DSP從B中讀取數(shù)據(jù)D2進(jìn)行運(yùn)算第四幀，AD采集數(shù)據(jù)D4存儲(chǔ)在B中，DSP從A中讀取數(shù)據(jù)D3進(jìn)行運(yùn)算如此往復(fù)循環(huán)工作，在周期T內(nèi)有效的節(jié)省了AD存儲(chǔ)時(shí)間用以DSP的計(jì)算，增強(qiáng)系統(tǒng)的實(shí)時(shí)性，雖然輸出有固定延時(shí)T，但在系統(tǒng)中可以修復(fù)。TD1D2D3D4 數(shù)字信號(hào)

20、處理系列課程 DSP應(yīng)用技術(shù)53工作特點(diǎn)：工作特點(diǎn)： 人為的將雙端口存儲(chǔ)器分成兩部分，使得存儲(chǔ)器的讀寫(xiě)操作分時(shí)工作，即同一時(shí)刻內(nèi)存儲(chǔ)器的兩部分處于不同的讀寫(xiě)狀態(tài)。 對(duì)A寫(xiě)數(shù)據(jù)時(shí)，則DSP從B中讀取數(shù)據(jù)； 對(duì)B寫(xiě)數(shù)據(jù)時(shí)，則DSP從A中讀取數(shù)據(jù)； 有效的增加了DSP運(yùn)算處理時(shí)間，提高了系統(tǒng)的實(shí)時(shí)性。 重點(diǎn)在于雙端口存儲(chǔ)器的地址切換。一般用CPLD或FPGA來(lái)設(shè)計(jì)實(shí)現(xiàn)。 注意：避免在任何時(shí)刻對(duì)同一存儲(chǔ)單元的同時(shí)進(jìn)行讀寫(xiě)操作。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)54n 先進(jìn)先出存儲(chǔ)器FIFOFIFO是一種先進(jìn)先出的存儲(chǔ)器，即先讀入的數(shù)據(jù)先讀出。FIFO器件常用作數(shù)據(jù)緩沖器，充當(dāng)兩個(gè)不同速率的系統(tǒng)之間

21、的數(shù)據(jù)接口。FIFO的共性：沒(méi)有地址線，只有讀寫(xiě)時(shí)鐘，內(nèi)部地址依賴于對(duì)讀寫(xiě)時(shí)鐘的計(jì)數(shù)。采用滿、空、半滿標(biāo)志來(lái)標(biāo)識(shí)存儲(chǔ)狀態(tài)。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)55FIFO引腳圖FIFO功能框圖 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)56FIFO內(nèi)部結(jié)構(gòu)框圖 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)57FIFO應(yīng)用應(yīng)用 FIFO沿敏感，使用時(shí)要特別注意匹配，并經(jīng)常進(jìn)行復(fù)位，避免錯(cuò)誤積累。 當(dāng)進(jìn)行FIFO寬度擴(kuò)展時(shí)，其應(yīng)用電路如圖所示。FIFO的寬度擴(kuò)展 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)58FIFO構(gòu)成的輸入輸出存儲(chǔ)器 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)594.5.3 高速實(shí)時(shí)周邊器件使用時(shí)要注

22、意電平和速度匹配器件選型時(shí)要注意以下性能指標(biāo)： 輸入輸出兼容性 驅(qū)動(dòng)能力 靜態(tài)電流以及速度 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)60中小規(guī)模器件生命力發(fā)展圖 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)61各系列器件性能定位 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)624.5.4 高速實(shí)時(shí)電路集成 高速實(shí)時(shí)電路集成主要是通過(guò)電路的二次集成，減小系統(tǒng)體積和功耗，提高系統(tǒng)的性價(jià)比、可靠性、保密性。集成方法復(fù)雜可編程邏輯器件CPLD現(xiàn)場(chǎng)可編程門(mén)陣列FPGA專用集成電路ASIC 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)631. CPLD/FPGA特點(diǎn)： 集成度不斷提高 功能愈加復(fù)雜 設(shè)計(jì)輸入方式靈活 可進(jìn)行系統(tǒng)仿真，

23、并可反復(fù)編程采用EPLD/FPGA技術(shù)可以大大減小系統(tǒng)體積，降低系統(tǒng)成本，縮短設(shè)計(jì)周期，減少設(shè)計(jì)風(fēng)險(xiǎn)，提高系統(tǒng)性能。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)642. ASIC技術(shù)用芯片設(shè)計(jì)硬件系統(tǒng)以微處理器為核心的軟件編程設(shè)計(jì)ASIC設(shè)計(jì)片上系統(tǒng)電子設(shè)計(jì)的三個(gè)階段 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)65 ASIC的優(yōu)點(diǎn)： 適應(yīng)用戶特定的功能要求，效率最高； 體積小，保密性好。在樣機(jī)階段，還是應(yīng)該采用EPLD/FPGA技術(shù)，以減小開(kāi)發(fā)風(fēng)險(xiǎn)，待技術(shù)成熟后，用ASIC技術(shù)進(jìn)行最優(yōu)的系統(tǒng)實(shí)現(xiàn)。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)664.5.5 高速實(shí)時(shí)信號(hào)產(chǎn)生數(shù)據(jù)存儲(chǔ)型相位累加型高速信號(hào)產(chǎn)生 數(shù)字信

24、號(hào)處理系列課程 DSP應(yīng)用技術(shù)67數(shù)據(jù)存儲(chǔ)型數(shù)據(jù)存儲(chǔ)器DAC低通濾波器時(shí)鐘N 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)68相位累加型直接數(shù)字頻率合成DDS相位累加器DAC低通濾波器時(shí)鐘 fs正弦查找表頻率控制字K 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)69K= /8當(dāng)K= /8，信號(hào)周期T=16Ts改變K，就可以控制產(chǎn)生信號(hào)的頻率f 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)704.5.6 高速實(shí)時(shí)DSP并行體系結(jié)構(gòu)片內(nèi)并行片間并行以TI公司產(chǎn)品為主例如TMS320C8x以及TMS320C542x系列以ADI公司產(chǎn)品為主例如ADSP2106x以及TS10 x系列 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)714

25、.5.7 高速實(shí)時(shí)總線技術(shù)VMEPCIVME總線支持多處理器系統(tǒng)，地址總線32位，數(shù)據(jù)總線32或64位，能處理7級(jí)中斷，具有總線仲裁能力，理論上的異步并行傳輸速率可達(dá)40MB/s。它獨(dú)立于處理器，支持多達(dá)256個(gè)PCI總線，每個(gè)PCI總線支持多達(dá)256個(gè)功能器件，低功耗，突發(fā)模式讀寫(xiě)，支持最大峰值為528MBps的讀寫(xiě)傳輸速率，并行總線操作。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)724.6 高速PCB設(shè)計(jì)走線延遲與電路上升沿時(shí)間相比擬的情況下，系統(tǒng)電路的功能將會(huì)出現(xiàn)問(wèn)題 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)73vihvil高速數(shù)字電路要求信號(hào)的上升或下降時(shí)間越短越好頻率越高，導(dǎo)線就會(huì)有寄生效應(yīng)

26、 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)744.6.1 高速電路定義 如果線傳播延時(shí)大于數(shù)字信號(hào)驅(qū)動(dòng)端上升時(shí)間的1/2，則可認(rèn)為此類(lèi)信號(hào)是高速信號(hào)并產(chǎn)生傳輸線效應(yīng)。國(guó)外有很多資料，將1/6作為門(mén)限，更嚴(yán)格的甚至為1/10，當(dāng)延時(shí)超過(guò)此門(mén)限時(shí)，可定義為高速電路，PCB上的走線將不能用簡(jiǎn)單的集總參數(shù)來(lái)描述，而應(yīng)用分布參數(shù)的傳輸線來(lái)描述。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)75傳輸線中多次反射示例過(guò)載驅(qū)動(dòng)傳輸線信號(hào)波形示意圖 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)76以Tr表示信號(hào)上升時(shí)間，Tpd表示信號(hào)線傳播延時(shí)。若 Tr 4 Tpd， 信號(hào)將落在安全區(qū)域；若 2Tpd Tr 4 Tpd，信號(hào)落在不

27、確定區(qū)域；若 Tr 2 Tpd， 信號(hào)落在問(wèn)題區(qū)域。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)77集總模型與分布式傳輸線 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)784.6.2 信號(hào)完整性從本質(zhì)上講，高速數(shù)字系統(tǒng)的設(shè)計(jì)的核心問(wèn)題是如何確保系統(tǒng)時(shí)序的正確。信號(hào)完整性(Signal Integrity)指的是信號(hào)線上信號(hào)的質(zhì)量。信號(hào)完整性問(wèn)題主要包括反射、振鈴、地彈和串?dāng)_。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)794.6.3 傳輸線傳輸線模型可以用串聯(lián)電阻和并聯(lián)的電容、電阻和電感結(jié)構(gòu)來(lái)等效。傳輸線模型將寄生電阻、電容和電感加到實(shí)際的PCB走線中，連線的最終阻抗稱為特征阻抗。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)

28、用技術(shù)80電磁輻射 EMI Radiation反射信號(hào) Reflected Signals延時(shí)和時(shí)序錯(cuò)誤 Delay & Timing Errors多次跨越邏輯電平門(mén)限錯(cuò)誤 False Switching過(guò)沖與下沖 Overshoot & Undershoot串?dāng)_ Crosstalk傳輸線效應(yīng) 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)81反射信號(hào)反射信號(hào) 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)82信號(hào)延時(shí)和時(shí)序錯(cuò)誤信號(hào)延時(shí)和時(shí)序錯(cuò)誤 主要表現(xiàn)為邏輯電平的高低門(mén)限之間變化時(shí)，保持一段時(shí)間信號(hào)不跳變。過(guò)多的信號(hào)延時(shí)可能導(dǎo)致時(shí)序錯(cuò)誤和器件功能的混亂。通常在有多個(gè)接收端時(shí)會(huì)出現(xiàn)。信號(hào)延時(shí)產(chǎn)生

29、原因包括驅(qū)動(dòng)過(guò)載、走線過(guò)長(zhǎng)。多次跨越邏輯電平門(mén)限錯(cuò)誤多次跨越邏輯電平門(mén)限錯(cuò)誤 信號(hào)在跳變過(guò)程中可能多次跨越邏輯電平門(mén)限，從而導(dǎo)致這一類(lèi)錯(cuò)誤的發(fā)生。多次跨越邏輯電平門(mén)限錯(cuò)誤是信號(hào)振蕩的一種特殊形式，即信號(hào)振蕩發(fā)生在邏輯電平門(mén)限附近，多次跨越邏輯電平門(mén)限將導(dǎo)致邏輯功能紊亂。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)83過(guò)沖與下沖過(guò)沖與下沖 走線過(guò)長(zhǎng)或者信號(hào)變化太快，可以導(dǎo)致過(guò)沖與下沖的發(fā)生。盡管大多數(shù)元器件的接收端有輸入二極管保護(hù)，但有時(shí)過(guò)沖與下沖電平會(huì)遠(yuǎn)遠(yuǎn)超過(guò)元器件的電源電壓范圍，導(dǎo)致元器件的損壞。電磁輻射電磁輻射 電磁干擾(EMI)包含產(chǎn)生過(guò)量的電磁輻射及對(duì)電磁輻射的敏感性兩個(gè)方面。EMI表現(xiàn)為數(shù)

30、字系統(tǒng)加電運(yùn)行時(shí)，會(huì)向周?chē)h(huán)境輻射電磁波，從而使周?chē)h(huán)境正常工作的電子設(shè)備收到干擾。其原因是電路的工作頻率太高以及PCB布局布線的不合理。 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)84串?dāng)_串?dāng)_ 在一根信號(hào)線上有信號(hào)通過(guò)時(shí)，在PCB板上與之相鄰的信號(hào)線就會(huì)感應(yīng)出相關(guān)信號(hào)，這種現(xiàn)象叫做串?dāng)_。串?dāng)_的影響改變傳輸線的有效特征阻抗和傳播速度在其他傳輸線上引入感應(yīng)噪聲 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)85tILVdrivermLmnoisedd,tVCIdrivermCmnoisedd,互感和互容引起的串?dāng)_感應(yīng)電流流向 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)86串?dāng)_噪聲示意圖 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)87近端串?dāng)_脈沖和遠(yuǎn)端串?dāng)_脈沖示意圖 數(shù)字信號(hào)處理系列課程 DSP應(yīng)用技術(shù)88串?dāng)_串?dāng)_解決途徑解決途徑在布線限制允許的前提下，盡可能加寬走線間距在保證目標(biāo)線阻抗同時(shí)，導(dǎo)線盡可能接近地線如果系統(tǒng)設(shè)計(jì)允許，使用差分布線技術(shù)相鄰兩層的走線采用正交布線信號(hào)線并行走線長(zhǎng)度盡可