數字電子實習設計能顯示小時,分,秒的數字鐘

1、數字電子實習實習題目：報時式數字鐘的設計指導教師：吳勇 馬占輝 班 級：測控 08-2班 姓 名： 于國慶 學 號： 29號 目錄1、 軟件介紹3二、 設計任務與要求5三、 設計原理5四、 設計過程6五、 元器件清單13六、 實習心得14七、 參考文獻16一、 軟件介紹Max+plus開發(fā)軟件是Altera公司自行設計的可編程邏輯器件的EDA開發(fā)工具。它是一種與器件結構無關的集成設計環(huán)境，提供了靈活和高效的界面，允許設計人員選擇各種設計輸入方法和工具，能夠支持Altera公司的MAX、Classic、FLEX以及ACEX系列的PLD器件。Max+plus界面友好，使用便捷，被譽為業(yè)界最易用易學

2、的EDA軟件。在Max+plus上可以完成設計輸入、元件適配、時序仿真和功能仿真、編程下載整個流程，它提供了一種與結構無關的設計環(huán)境，是設計者能方便地進行設計輸入、快速處理和器件編程。 Max+plus開發(fā)系統(tǒng)的特點 作為最為流行的EDA開發(fā)軟件，Max+plus為設計人員提供的豐富功能、靈活的操作界面是其他同類軟件無可比擬的。概括起來，此軟件主要有以下幾個特點: 1、支持多種操作平臺 Max+plus開發(fā)軟件可在基于windowsNT4.0、windows95、windows98、windows2000、操作系統(tǒng)下運行，也可在Sun SPARC Station、HP9000Series 70

3、0/800和IMB RISC System/6000工作站上運行。 2、提供開放性的界面 Max+plus支持與Cadence，Exemplarlogic，Mentor Graphics，Synplicty，Viewlogic和其它公司所提供的EDA工具接口。 3、與結構無關 Max+plus系統(tǒng)的核心Complier支持Altera公司的FLEX10K、FLEX8000、FLEX6000、MAX9000、MAX7000、MAX5000和Classic可編程邏輯器件，提供了世界上唯一真正與結構無關的可編程邏輯設計環(huán)境。 4、完全集成化 Max+plus的設計輸入、處理與較驗功能全部集成在統(tǒng)一的

4、開發(fā)環(huán)境下，這樣可以加快動態(tài)調試、縮短開發(fā)周期。 5、豐富的設計庫 Max+plus提供豐富的庫單元供設計者調用，其中包括74系列的全部器件和多種特殊的邏輯功能（Macro-Function）以及新型的參數化的兆功能（Mage-Function）。 6、模塊化工具 設計人員可以從各種設計輸入、處理和較驗選項中進行選擇從而使設計環(huán)境用戶化。 7、硬件描述語言（HDL） Max+plus軟件支持各種HDL設計輸入選項，包括VHDL、Verilog HDL和Altera自己的硬件描述語言AHDL。 此外此軟件能直接閱讀到芯片的功能:最直接的幫助來自于Max+plus的Help菜單。若需要某個特定項目

5、的幫助信息，可以同<Shift>+<F1>鍵或者選用工具欄中的快速幫助按鈕“ ”。此時，鼠標變?yōu)閹柼柕募^，點擊“特定的項目”就可彈出相應的幫助信息。這里的“特定項目”，可以包含某個器件的圖形、文本編輯中的單詞，菜單選項，甚至可以是一個彈出的窗口。二、 設計任務與要求設計一臺能顯示小時，分，秒的數字鐘。具體要求如下：1、 完成帶時分秒顯示的24H計時功能；2、 能完成整點報時功能，要求當數字鐘的分和秒計數器計59MIN52S 時，驅動音響電路，四低一高，最后一聲高音結束，整點時間到；3、 完成對“時”和“分”的校時，并能對秒計數器清零。三、 設計原理 該數字時鐘由振蕩

6、器，分頻器，秒計數器，分計數器，小時計數器，校時電路，報時電路和顯示電路等幾部分組成。小時計數器有24h計時和12h計時兩種，本時鐘用的是24h計時。校時電路可對分，小時計數器進行校時，報時電路可對整點時間進行音響報時。應該將整個設計過程分成各個模塊來設計，這樣既能理清設計的思路，又能在出錯是迅速找到錯誤根源并改正。小時計數器是一個24進制的計數器，利用一片74LS490和一些門電路構成一個24進制的計數器。分計數器是一個60進制的計數器，利用一片74LS490和一些門電路構成一個60進制的計數器。秒計數器設計同分計數器。顯示電路由六位數碼管構成。報時電路主要由高頻和低頻兩個時鐘脈沖組成。校時

7、電路是通過一些手動開關，門電路等組成的來控制分計數器，小時計數器的脈沖，以達到校時、校分的目的。四、 設計過程 打開MAX-PLUS2軟件，它的快捷方式的圖標是，在此環(huán)境下新建一個項目，當點新建圖標時會出現如下圖一所示對話框，我們先選擇第一個，即Graphic Editor file, 圖一 此環(huán)境是設計原理圖的界面，然后開始進行自己的設計我做的是報時式數字鐘的設計。選用了3片74490芯片引腳圖和功能表如下：可以看出這是10進制的計數器，時鐘脈沖是下降沿有效。設計時鐘的秒顯示，如下圖：如上圖，Q0Q3是秒的個位，Q4-Q7是秒的十位， G2是為后續(xù)校時電路做準備的，由于74490時鐘脈沖是下

8、降沿有效，并且只有秒的個位是8和9的時候Q3才是高電平，當個位向十位進位的時候只需要把Q3接在高位的時鐘輸入端2CLK，當秒的個位從9變0時Q3變會從高電平向低電平跳變一次，產生一個下降沿，這就會完成向高位的進位。由于秒是60進制的，并且此芯片是同步清零，清零端CLR高電平有效，所以當秒的十位是6的時刻應該把秒清零，而Q5和Q6是高電平時為6， Q5和Q6通過一個與門后產生高電平，把Q5和Q6通過一個與門連接到高位的清零端2CLR后，就完成了秒的清零設置。設計時鐘的分顯示，如下圖：時鐘的分鐘顯示是通過秒每到60的時候向分鐘進位產生的，所以圖中的YY端接在秒電路圖中的Q5和Q6通過與門后的輸出端

9、。YY旁邊的非門是起直接產生下降沿的作用，因為時鐘脈沖是下降沿有效，圖中前邊的非門也是此作用。小時的顯示和分鐘的相似，但當小時計到24時清零，如下圖：校時電路如下圖,用138譯碼器來實現，當A端輸入是0時，對應的是小時的校對，當A端輸入是1時對應的是分鐘的校對。G1是設置校時的，當G1為1時，開始對電路進行校時，G2NB是對秒位的清零，電路正常計時是G1置0，G2NB置1。報時電路如下圖，由于報時是在從59分51秒開始的，每隔一秒響一次，共響5次，前4次是低音，第五次是高音，低音高音是用頻率來控制的高音的頻率比低音的大。由于秒的十位5還有分位的59是確定的，1、3、5、7的二進制最低位都是1，

10、因此，可以把相應的位通過一個與門輸出，再與Q3（9的二進制高位是1）相與，如果Q3對應的是1，是高音，如果Q3對應的是0，是低音，這樣就完成了報時電路的設計。各個模塊做完之后，就應該組合電路并且調試，組合后的完整電路圖如下：連接好電路后，運行電路，對應的按鈕是“”，點擊后會出現下圖編譯沒有錯誤，點擊確定，然后點擊Start，編譯完成后，再新建一個波形仿真圖，如圖，選擇下邊的框后單擊OK，之后保存文件。在文件的空白面單擊鼠標右鍵選出所有的輸入輸出，設置時鐘脈沖后點擊按鈕，把所有的輸入設置好之后點擊按鈕，如果沒有錯誤的話會直接顯示波形。波形圖如下：在電腦上調試好之后，就可以往機箱中下載了，在菜單中

11、選下的后再選下的設置保存之后把相應的引腳按照說明一次加入到芯片中，如下圖：完事后就可以把它下載到試驗箱上了，在試驗箱上通過給相應的頻率和按鍵，便完成了設計。五、 元件清單序號名稱型號數量1芯片74LS49032三線八線譯碼器74LS13813兩輸入與非門NAND234非門NOT35兩輸入或門OR236七輸入與非門NAND717兩輸入與門AND27六、 實習心得短短一周的實習結束了，在這一周的數字電子系統(tǒng)設計的實習中，我基本了解了報時式數字鐘的設計原理，對Max+plusII軟件的應用與基本設計方法有了基本認識，同時也學會了自己設計一些簡單實用電路。總之這次實習中讓我在實驗技能方面的綜合水平得到

12、了一定的提升。在這周我們對MAX-Plus2軟件進行學習，并進行具體實習設計。第一天里，首先是老師為我們詳細的介紹了本周的實習目的與實習要求，并簡單介紹了MAX-Plus2軟件的應用，接下來我們開始熟悉這個軟件，熟悉這些元器件的具體應用，并能夠連接簡單的電路。下午老師又針對本周的設計要求進行了具體說明，于是我們就開始了復雜的設計過程。起初我對于這些設計題目可以說是很茫然，任何一個對于我來說都很難，于是我開始找一些參考書，看了一些相關的內容，有了一點思路。與同組的成員商量了一下，決定既然有實習這樣一個機會，想挑戰(zhàn)一下自己，要做就要盡力并爭取做到最好。在設計中可以說遇到了很多困難，但是我覺得越是遇

13、到困難越要學會堅持，要保持冷靜的頭腦，把問題分成小塊并一塊一塊的解決，同時現在并不是自己一個人在孤軍奮戰(zhàn)，在和同伴的討論過程中我也學到了很多知識。于是我們按模塊從計數模塊、定時模塊、控制模塊、分頻模塊一步一步的往下做。無論到模塊的分析設計還是到最后的模擬驗證，我們都在有條不紊的進行中，因為我知道只有在每個部分確保沒有錯誤的前提下，才能使最后的結果能正確通過。在設計過程中，我們也碰到了許多解決不了的問題，于是我們就請老師來指點迷津，每一次老師都很細心的為我們解答，從老師的指點中，我們也學到了一些知識，感謝老師多日來的耐心指導。在第三天的實習中，我們學習了如何將原理圖通過實驗箱進行實現。在實現過程

14、中我們依然遇到了許多問題。通過一步一步的改正，我們設計的結果終于大體完成了，電路基本實現的一些功能但是還有一部分沒有體現出來，在原理圖中沒有問題，那就應該是硬件調試的問題了，如果時間在充裕一些的話，我一定會爭取把它做出來的，并且保證每個功能都能實現，那才是我最高興的時刻。不過四天的辛苦與努力，我們還是基本完成了實習要求。第五天我們進行了實習考核，考核時的任務是完成了，但我對自己還是有些不滿意，沒有達到我想想中的結果。后來我深刻的反思了一下：一個人之所以成功，是因為他成功于每個細節(jié)、成功于整個過程而不是最后的結果。自己不能為了最后的結果就忽略了其中的過程。每一個過程每一個步驟都要穩(wěn)扎穩(wěn)打，這才能對得起自己。感謝老師一周以來，對我們的悉心教導，使我受益匪淺。以后還會遇到很多問題，希望能和老師多多溝通和探討?，F在學校實驗室也在課余時間為同學開放了，我會好好珍惜和利用自己的課余時間，多做些設計實驗來提高自己的專業(yè)技能。勤能補拙是良訓，一分辛苦