計算機組成原理第四章總線技術(shù)

1、4.1 總線概述總線概述4.5 常用的總線標準常用的總線標準4.3 總線結(jié)構(gòu)總線結(jié)構(gòu)4.2 總線控制總線控制4.4 總線的性能指標總線的性能指標4.1.1 總線概述總線概述CPU內(nèi)存內(nèi)存網(wǎng)卡網(wǎng)卡顯卡顯卡聲卡聲卡鍵盤鍵盤/鼠標鼠標（1）這些部件如何進行連接呢？）這些部件如何進行連接呢？（2）如果其中的某些部件損壞了，買來新的能否兼容呢？）如果其中的某些部件損壞了，買來新的能否兼容呢？思考思考4.1 總線概述總線概述為什么要用總線為什么要用總線機內(nèi)部件間互連方式：機內(nèi)部件間互連方式：早期：分散連接早期：分散連接 以運算器為核心，內(nèi)部連線復雜，尤其是當以運算器為核心，內(nèi)部連線復雜，尤其是當I/O與存

2、儲器交換信息時，都需要經(jīng)過運算器，嚴重影與存儲器交換信息時，都需要經(jīng)過運算器，嚴重影響響CPU的工作效率。的工作效率。 采用存儲器為核心的分散連接結(jié)構(gòu)，雖采用中斷、采用存儲器為核心的分散連接結(jié)構(gòu)，雖采用中斷、DMA等技術(shù)，仍無法解決等技術(shù)，仍無法解決I/0設(shè)備與主機之間連接的設(shè)備與主機之間連接的靈活性。靈活性。目前：目前：總線連接總線連接由于總線與其上所掛的部件是物理由于總線與其上所掛的部件是物理相連的，但是從邏輯上有：相連的，但是從邏輯上有： 輸入、輸入、 輸出、輸出、 斷開三種狀態(tài)，斷開三種狀態(tài)，所以總線上的部件需要通過由一些所以總線上的部件需要通過由一些三態(tài)門三態(tài)門和和緩沖寄存器緩沖寄存

3、器組成的組成的接口接口與總線連接與總線連接 。 傳輸線包括：傳輸線包括： 信息線、信息線、 電源線、電源線、 地線等。地線等?？偩€總線是計算機系統(tǒng)中各個部件之間（甚至各個系統(tǒng)之間）傳遞信息是計算機系統(tǒng)中各個部件之間（甚至各個系統(tǒng)之間）傳遞信息的一組共享的電導線。英文名字：的一組共享的電導線。英文名字：BUS。1、概念、概念定義定義每一根導線負責傳輸一個每一根導線負責傳輸一個電脈沖信號電脈沖信號，這個信號就代表，這個信號就代表 一位二進制數(shù)據(jù)一位二進制數(shù)據(jù)。若干根導線就可以同時傳輸若干位二進制數(shù)據(jù)。若干根導線就可以同時傳輸若干位二進制數(shù)據(jù)。 總線總線一般由一般由傳輸線傳輸線 + 接口接口 + 總

4、線控制器總線控制器組成。組成。組成組成數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線控制總線控制總線2、特性、特性總線具有以下總線具有以下4方面特性：方面特性： 功能特性功能特性：指總線中的每一根傳輸線具有特定的功能：指總線中的每一根傳輸線具有特定的功能 定義定義（1）功能特性）功能特性F按照所傳輸信息的性質(zhì)分，總線分為：按照所傳輸信息的性質(zhì)分，總線分為： 地址總線地址總線、 數(shù)據(jù)總線數(shù)據(jù)總線 控制總線控制總線。F按照連接的部件分，總線分為：按照連接的部件分，總線分為： 系統(tǒng)總線（也叫處理器總線）系統(tǒng)總線（也叫處理器總線） 輸入輸入/輸出總線（即輸出總線（即I/O總線）總線）。F按照在計算機系統(tǒng)中的位置分總

5、線分為：按照在計算機系統(tǒng)中的位置分總線分為： 片內(nèi)總線、片內(nèi)總線、 底板總線、底板總線、 板間總線板間總線 通信總線通信總線。2、特性、特性總線具有以下總線具有以下4方面特性：方面特性： 定義定義（2）物理特性）物理特性物理特性物理特性又稱又稱機械特性機械特性，指總線的物理連接標準，包括：，指總線的物理連接標準，包括： 插頭插頭 插座的幾何形狀與尺寸、插座的幾何形狀與尺寸、 引腳的數(shù)量與排列方式、引腳的數(shù)量與排列方式、 固定方式等固定方式等。 F對于通信總線，根據(jù)所傳數(shù)據(jù)的位數(shù)又可以將其分為：對于通信總線，根據(jù)所傳數(shù)據(jù)的位數(shù)又可以將其分為： 串行總線串行總線(一根線一根線) 并行總線（多根線）

6、并行總線（多根線） F通過總線，計算機各部件間進行各種數(shù)據(jù)和命令的傳送！通過總線，計算機各部件間進行各種數(shù)據(jù)和命令的傳送！2、特性、特性總線具有以下總線具有以下4方面特性：方面特性： 定義定義（3）電氣特性）電氣特性電氣特性電氣特性定義每根傳輸線上信號的定義每根傳輸線上信號的傳遞方向傳遞方向和和有效電平范圍有效電平范圍。 F按照允許信息傳輸?shù)姆较蚍?，總線分為：按照允許信息傳輸?shù)姆较蚍?，總線分為： 單向總線單向總線和和 雙向總線雙向總線。雙向總線雙向總線又分為：又分為：全雙工全雙工 和和 半雙工半雙工。全雙工是指同一時刻允許信息分別沿兩個方向傳輸，全雙工是指同一時刻允許信息分別沿兩個方向傳輸，半

7、雙工是指同一時刻只允許信息沿一個方向傳輸而半雙工是指同一時刻只允許信息沿一個方向傳輸而另一個方向的信息傳輸要等到下一時刻。另一個方向的信息傳輸要等到下一時刻。定義定義（3）電氣特性）電氣特性電氣特性電氣特性定義每根傳輸線上信號的定義每根傳輸線上信號的傳遞方向傳遞方向和和有效電平范圍有效電平范圍。 2、特性、特性總線具有以下總線具有以下4方面特性：方面特性： 通常規(guī)定：通常規(guī)定： 送入送入微處理器的信號為輸入信號微處理器的信號為輸入信號（IN）， 從微處理器從微處理器發(fā)出發(fā)出的信號為輸出信號的信號為輸出信號（OUT）。F地址總線地址總線為為輸出輸出信號線信號線F數(shù)據(jù)總線數(shù)據(jù)總線為為雙向雙向信號線

8、信號線F控制總線控制總線中既有中既有輸出輸出信號線，又有信號線，又有輸入輸入信號線，信號線， 但都是單向的但都是單向的 例如例如定義定義（3）電氣特性）電氣特性2、特性、特性總線具有以下總線具有以下4方面特性：方面特性： 將總線中將總線中高電平高電平定義為定義為“邏輯邏輯1”，稱為，稱為正邏輯正邏輯；將將低電平低電平定義為定義為“邏輯邏輯1”，稱為，稱為負邏輯負邏輯。電氣特性電氣特性定義每根傳輸線上信號的定義每根傳輸線上信號的傳遞方向傳遞方向和和有效電平范圍有效電平范圍。 F大多數(shù)總線信號采用正邏輯，但是也有個別總線信號大多數(shù)總線信號采用正邏輯，但是也有個別總線信號 采用負邏輯采用負邏輯 。C

9、PU輸出信號輸出信號輸入信號輸入信號TTL電平電平高電平：高電平：3.65V低電平：低電平：0V2.4V 定義定義（4）時間特性）時間特性2、特性、特性總線具有以下總線具有以下4方面特性：方面特性： 時間特性時間特性規(guī)定了每一根傳輸線上的信號在什么時間內(nèi)才是有效的，規(guī)定了每一根傳輸線上的信號在什么時間內(nèi)才是有效的，即即總線上各種信號的時序關(guān)系總線上各種信號的時序關(guān)系。 時間特性可以用時間特性可以用信號時序圖信號時序圖來表示。來表示。 在這種系統(tǒng)中，每一個時刻只能有一個總線主（或控制器）占用總線，其在這種系統(tǒng)中，每一個時刻只能有一個總線主（或控制器）占用總線，其 他總線主（或控制器）輸出的地址、

10、數(shù)據(jù)、控制信號必須他總線主（或控制器）輸出的地址、數(shù)據(jù)、控制信號必須浮空浮空（處于（處于高阻高阻 狀態(tài)狀態(tài)），這樣系統(tǒng)才能正常工作。反之，如果信號只有兩種狀態(tài)，連在總），這樣系統(tǒng)才能正常工作。反之，如果信號只有兩種狀態(tài)，連在總 線上的不同總線主輸出信號狀態(tài)不一致，信號相互鉗制，系統(tǒng)便無法工作。線上的不同總線主輸出信號狀態(tài)不一致，信號相互鉗制，系統(tǒng)便無法工作。何何謂三態(tài)？請舉例說明總線為什么需要三態(tài)？謂三態(tài)？請舉例說明總線為什么需要三態(tài)？答：所謂三態(tài)即高電平狀態(tài)、低電平狀態(tài)和高阻狀態(tài)。答：所謂三態(tài)即高電平狀態(tài)、低電平狀態(tài)和高阻狀態(tài)。在計算機系統(tǒng)中，信號的傳輸是通過總線進行的。在計算機系統(tǒng)中，信號

11、的傳輸是通過總線進行的?？偩€上往往連接有多個總線上往往連接有多個總線主設(shè)備總線主設(shè)備，CPU、DMA或者多個或者多個CPU。或者說。或者說系統(tǒng)通常是包含系統(tǒng)通常是包含DMA控制器的系統(tǒng)或者是多主系統(tǒng)?？刂破鞯南到y(tǒng)或者是多主系統(tǒng)。CPUCPUDMA12掛掛在總線上的器件，一般在總線上的器件，一般具有具有“三態(tài)三態(tài)”特性，三態(tài)：第特性，三態(tài)：第高電平高電平低電平低電平（與總線）斷開（與總線）斷開 （不高也不低）（不高也不低）輸出輸出輸入輸入高阻態(tài)（不輸入高阻態(tài)（不輸入也不輸出）也不輸出）三種狀態(tài)三種狀態(tài)情形情形1情形情形2通過通過“三態(tài)三態(tài)”來來實現(xiàn)總線通信的實現(xiàn)總線通信的唯一性唯一性（3）三態(tài)門

12、）三態(tài)門u 輸出端的邏輯輸出端的邏輯高電平高電平和邏輯和邏輯低電平低電平輸出隨輸入和電路本身的邏輯決定，輸出隨輸入和電路本身的邏輯決定，（輸入）緩沖器（輸入）緩沖器AAA三態(tài)門三態(tài)門/三態(tài)緩沖器三態(tài)緩沖器控制端控制端1：三態(tài)門開通：三態(tài)門開通0：三態(tài)門關(guān)斷：三態(tài)門關(guān)斷當控制端當控制端 =名稱名稱符號符號控制邏輯控制邏輯123u 指輸出有三種狀態(tài)指輸出有三種狀態(tài): 邏輯邏輯高電平高電平(TTL邏輯邏輯+5V，即邏輯，即邏輯1) 邏輯邏輯低電平低電平(TTL邏輯邏輯0V,即邏輯即邏輯0) 高電阻狀態(tài)高電阻狀態(tài)u 三態(tài)門由一個控制線進行控制，有的為高電平有效，而有的為低電平三態(tài)門由一個控制線進行控制

13、，有的為高電平有效，而有的為低電平有效，有效，有效時輸出隨輸入而變化，無效時則成高阻狀態(tài)有效時輸出隨輸入而變化，無效時則成高阻狀態(tài)。三態(tài)門三態(tài)門12有兩個輸出，一個是原值，有兩個輸出，一個是原值，另一個是非值另一個是非值名稱名稱符號符號控制邏輯控制邏輯3一、總線控制的功能和特點一、總線控制的功能和特點1、總線控制就是管理總線的使用，包括總線上設(shè)備的管理和設(shè)、總線控制就是管理總線的使用，包括總線上設(shè)備的管理和設(shè)備使用總線的過程管理。具體功能如下：備使用總線的過程管理。具體功能如下：2、特點：、特點： 總線控制的功能由總線控制器來完成。而總線控制器在實總線控制的功能由總線控制器來完成。而總線控制器

14、在實現(xiàn)技術(shù)上并不一定存在一個獨立的控制器模塊。它的功能可現(xiàn)技術(shù)上并不一定存在一個獨立的控制器模塊。它的功能可能分布在總線的各個部件或設(shè)備上。能分布在總線的各個部件或設(shè)備上?？偩€資源的管理總線資源的管理資源：存儲空間、資源：存儲空間、I/O空間、中斷、通道空間、中斷、通道管理：資源分配、沖突判定、設(shè)備選擇、啟動、復位管理：資源分配、沖突判定、設(shè)備選擇、啟動、復位總線仲裁總線仲裁總線定時（通信控制）總線定時（通信控制）總線連接，實現(xiàn)不同總線協(xié)議之間的轉(zhuǎn)換總線連接，實現(xiàn)不同總線協(xié)議之間的轉(zhuǎn)換二、總線仲裁（總線判優(yōu)）二、總線仲裁（總線判優(yōu)） 1、總線設(shè)備分類、總線設(shè)備分類控制能力控制能力總線主設(shè)備：對

15、總線具有控制能力，信息傳送的發(fā)起者總線主設(shè)備：對總線具有控制能力，信息傳送的發(fā)起者總線從設(shè)備：沒有總線控制權(quán)，只能響應(yīng)總線命令總線從設(shè)備：沒有總線控制權(quán)，只能響應(yīng)總線命令信息傳送信息傳送總線源設(shè)備總線源設(shè)備總線目的設(shè)備總線目的設(shè)備訪問控制訪問控制存儲器設(shè)備存儲器設(shè)備I/O設(shè)備設(shè)備2、總線仲裁方式的分類、總線仲裁方式的分類從不同角度有不同的分類方法從仲裁電路結(jié)構(gòu)從仲裁電路結(jié)構(gòu)串行仲裁串行仲裁并行仲裁并行仲裁優(yōu)先排隊策略優(yōu)先排隊策略固定優(yōu)先級固定優(yōu)先級動態(tài)優(yōu)先級動態(tài)優(yōu)先級仲裁電路分布仲裁電路分布集中仲裁集中仲裁分布仲裁分布仲裁設(shè)備狀態(tài)設(shè)備狀態(tài)設(shè)備請求方式設(shè)備請求方式 主動主動控制器查詢方式控制器查

16、詢方式 被動被動 “請求請求查詢查詢應(yīng)答應(yīng)答”3、集中仲裁的方式和特點、集中仲裁的方式和特點 1）鏈式查詢）鏈式查詢：通過一條判優(yōu)鏈路（優(yōu)先鏈）對所有主設(shè)備逐個串行進行查詢。總總線線控控制制部部件件I/O接口接口0BSBRI/O接口接口1I/O接口接口nBG數(shù)據(jù)線數(shù)據(jù)線地址線地址線BS -總線忙總線忙BR-總線請求總線請求BG-總線同意總線同意查詢方法查詢方法：從離總線控制部件最近的設(shè)備開始查起。從離總線控制部件最近的設(shè)備開始查起。首先查到的一定是所有提出請求的設(shè)備中優(yōu)先權(quán)最首先查到的一定是所有提出請求的設(shè)備中優(yōu)先權(quán)最高的一個。查到最高優(yōu)請求設(shè)備后，該設(shè)備通過總高的一個。查到最高優(yōu)請求設(shè)備后，

17、該設(shè)備通過總線忙信號線忙信號BS卡斷判優(yōu)鏈路，從而占用總線。當操作卡斷判優(yōu)鏈路，從而占用總線。當操作結(jié)束后，該設(shè)備要及時釋放總線，此時總線控制部結(jié)束后，該設(shè)備要及時釋放總線，此時總線控制部件可以繼續(xù)對其他請求設(shè)備進行判優(yōu)。件可以繼續(xù)對其他請求設(shè)備進行判優(yōu)。特點：特點：結(jié)構(gòu)簡單，易于擴充設(shè)備結(jié)構(gòu)簡單，易于擴充設(shè)備對電路故障很敏感對電路故障很敏感仲裁公平性差，固定優(yōu)先級仲裁公平性差，固定優(yōu)先級2）計數(shù)器定時查詢：）計數(shù)器定時查詢：BS -總線忙總線忙BR-總線請求總線請求總總線線控控制制部部件件數(shù)據(jù)線數(shù)據(jù)線地址線地址線I/O接口接口0BSBRI/O接口接口1I/O接口接口n設(shè)備地址設(shè)備地址查詢方法

18、：查詢開始，計數(shù)器計數(shù)。每計一次數(shù)，就將查詢方法：查詢開始，計數(shù)器計數(shù)。每計一次數(shù)，就將計數(shù)值作為設(shè)備地址發(fā)往各個設(shè)備。每個申請總線的設(shè)備對地計數(shù)值作為設(shè)備地址發(fā)往各個設(shè)備。每個申請總線的設(shè)備對地址進行識別，地址符合的設(shè)備獲得總線控制權(quán)，停止計數(shù)。址進行識別，地址符合的設(shè)備獲得總線控制權(quán)，停止計數(shù)。 優(yōu)先級設(shè)定：由計數(shù)初值決定最高優(yōu)先級，優(yōu)先級設(shè)定：由計數(shù)初值決定最高優(yōu)先級，3種方法。種方法。 a.查詢時計數(shù)器從查詢時計數(shù)器從0開始計數(shù)，即開始計數(shù)，即0號設(shè)備的優(yōu)先級最高；號設(shè)備的優(yōu)先級最高； b.查詢時計數(shù)器從上一次查詢的終止點開始計數(shù)，則終止點查詢時計數(shù)器從上一次查詢的終止點開始計數(shù)，則終

19、止點優(yōu)先級最高。此時優(yōu)先級是循環(huán)的；優(yōu)先級最高。此時優(yōu)先級是循環(huán)的； c.計數(shù)初值由程序設(shè)定，此時優(yōu)先級可編程改變。計數(shù)初值由程序設(shè)定，此時優(yōu)先級可編程改變。特點：特點：軟件查詢、優(yōu)先級控制方式靈活。（固定、動態(tài)改變）軟件查詢、優(yōu)先級控制方式靈活。（固定、動態(tài)改變）對電路故障不敏感對電路故障不敏感控制較復雜。（增加設(shè)備地址線）控制較復雜。（增加設(shè)備地址線）3)獨立請求方式：獨立請求方式： 總總線線控控制制部部件件數(shù)據(jù)線數(shù)據(jù)線地址線地址線I/O接口接口0I/O接口接口1I/O接口接口nBR0BG0BR1BG1BRnBGnBG-總線同意總線同意BR-總線請求總線請求判優(yōu)方法：每一個設(shè)備專門有一根判

20、優(yōu)方法：每一個設(shè)備專門有一根BR線和線和BG線，線，各自通過獨立的請求線向總線控制部件發(fā)請求，總各自通過獨立的請求線向總線控制部件發(fā)請求，總線控制器里設(shè)置并行排隊線路，同時接收各設(shè)備發(fā)線控制器里設(shè)置并行排隊線路，同時接收各設(shè)備發(fā)來的請求信號并同時進行排隊判優(yōu)，然后通過各自來的請求信號并同時進行排隊判優(yōu)，然后通過各自獨立的回答線發(fā)出總線同意信號。獨立的回答線發(fā)出總線同意信號。 特點：特點：響應(yīng)速度快響應(yīng)速度快優(yōu)先級控制靈活優(yōu)先級控制靈活不適合多設(shè)備的場合不適合多設(shè)備的場合注：系統(tǒng)中設(shè)備較多時，可以采用多種仲裁方式相結(jié)合注：系統(tǒng)中設(shè)備較多時，可以采用多種仲裁方式相結(jié)合的形式的形式。如多鏈結(jié)構(gòu)，鏈內(nèi)

21、串行，鏈間并行。三、總線通信控制三、總線通信控制 為了完成一次有效的通信，源設(shè)備與目的設(shè)備之間需要進行為了完成一次有效的通信，源設(shè)備與目的設(shè)備之間需要進行一系列有時序限制的操作。為此，通信雙方需要一系列有時序限制的操作。為此，通信雙方需要“感知感知”對方的對方的操作及操作效果，這個操作及操作效果，這個“感知感知”由由總線通信控制總線通信控制來實現(xiàn)的。來實現(xiàn)的。 總線通信控制的方法只要分兩大類：總線通信控制的方法只要分兩大類：無須感知無須感知和和需要感知需要感知。無須感知表示通信雙方是相互信任的，每。無須感知表示通信雙方是相互信任的，每一個通信步驟都會在規(guī)定的時間內(nèi)正確完成。如果通一個通信步驟都

22、會在規(guī)定的時間內(nèi)正確完成。如果通信雙方不能完全相互信任，那么就需要感知了。信雙方不能完全相互信任，那么就需要感知了。 基于基于“無須感知無須感知”觀點進行總線通信控制的通觀點進行總線通信控制的通信稱為信稱為同步通信同步通信，基于，基于“需要感知需要感知”觀點進行總線觀點進行總線通信控制的通信稱為通信控制的通信稱為異步通信異步通信。三、總線通信控制三、總線通信控制1. 目的目的2. 總線傳輸周期總線傳輸周期主模塊申請，主模塊申請，總線仲裁決定總線仲裁決定主模塊向從模塊主模塊向從模塊 給出地址給出地址 和和 命令命令主模塊和從模塊主模塊和從模塊 交換數(shù)據(jù)交換數(shù)據(jù)主模塊主模塊 撤銷有關(guān)信息撤銷有關(guān)信

23、息 申請分配階段申請分配階段尋址階段尋址階段傳數(shù)階段傳數(shù)階段結(jié)束階段結(jié)束階段解決通信雙方解決通信雙方 協(xié)調(diào)配合協(xié)調(diào)配合 問題問題由由 統(tǒng)一時鐘信號統(tǒng)一時鐘信號 控制數(shù)據(jù)傳送控制數(shù)據(jù)傳送充分充分 挖掘挖掘 系統(tǒng)系統(tǒng) 總線每瞬間總線每瞬間 的的 潛力潛力同步通信同步通信 異步通信異步通信 半同步通信半同步通信 分離式通信分離式通信 3. 總線通信的四種方式總線通信的四種方式采用采用 應(yīng)答方式應(yīng)答方式，沒有公共時鐘標準，沒有公共時鐘標準同步、異步結(jié)合同步、異步結(jié)合1）同步通信）同步通信： 總線周期的概念：總線周期的概念： 一次完整的總線傳送操作所需時間稱為總線周期。一次完整的總線傳送操作所需時間稱為

24、總線周期。 總線周期的基本類型總線周期的基本類型:內(nèi)存讀內(nèi)存讀 內(nèi)存寫內(nèi)存寫 外設(shè)讀外設(shè)讀 外設(shè)寫外設(shè)寫 正常總線周期：由一次地址傳送時間和一次數(shù)據(jù)傳送時正?？偩€周期：由一次地址傳送時間和一次數(shù)據(jù)傳送時間組成間組成 。 BURST（猝發(fā)）總線周期：由一次地址傳送時間和多次（猝發(fā)）總線周期：由一次地址傳送時間和多次數(shù)據(jù)傳送時間組成。數(shù)據(jù)傳送時間組成?？偩€上數(shù)據(jù)的讀總線上數(shù)據(jù)的讀/寫方向是相對于主模塊而言的，即：寫方向是相對于主模塊而言的，即：讀：由從模塊發(fā)送，主模塊接收。即從主模塊的角度看是讀：由從模塊發(fā)送，主模塊接收。即從主模塊的角度看是讀入（接收）；讀入（接收）； 寫：由主模塊發(fā)送，從模塊接

25、收。即從主模塊的角度看是寫：由主模塊發(fā)送，從模塊接收。即從主模塊的角度看是向?qū)Ψ綄懀òl(fā)送）。向?qū)Ψ綄懀òl(fā)送）。 強制性同步，采用強制性同步，采用統(tǒng)一時鐘統(tǒng)一時鐘；簡單易控制。；簡單易控制。 對于每一個操作，每一時間都有對于每一個操作，每一時間都有明確的規(guī)定明確的規(guī)定，顯得比較，顯得比較“死板死板”。 必須按照工作必須按照工作速度最慢速度最慢的部件來設(shè)計時鐘。的部件來設(shè)計時鐘。 當各個模塊的存取時間相差較大時，會大大損失總線的工作效率。當各個模塊的存取時間相差較大時，會大大損失總線的工作效率。 適用于適用于總線長度較短總線長度較短，各模塊部件存取時間比較一致的場合。，各模塊部件存取時間比較一致的

26、場合。特點：特點： 同步通信同步通信是指參與通信的兩個部件之間的信是指參與通信的兩個部件之間的信息傳送是由息傳送是由定寬、定距的時標定寬、定距的時標來控制的。來控制的。 每隔一個時標，源設(shè)備就向總線發(fā)送一個數(shù)據(jù)，而不去每隔一個時標，源設(shè)備就向總線發(fā)送一個數(shù)據(jù)，而不去對目的設(shè)備是否收到數(shù)據(jù)進行確認；對目的設(shè)備是否收到數(shù)據(jù)進行確認； 同樣地，目的設(shè)備每隔同樣地，目的設(shè)備每隔一個時標就對總線進行采樣來獲取數(shù)據(jù)，而一個時標就對總線進行采樣來獲取數(shù)據(jù)，而 不去確認數(shù)據(jù)是不去確認數(shù)據(jù)是否已發(fā)出，也不向源設(shè)備確認收到的數(shù)據(jù)是正確的。否已發(fā)出，也不向源設(shè)備確認收到的數(shù)據(jù)是正確的。同步式數(shù)據(jù)輸入同步式數(shù)據(jù)輸入T

27、1總線傳輸周期總線傳輸周期T2T3T4 時鐘時鐘 地址地址 讀讀命令命令 數(shù)據(jù)數(shù)據(jù) 同步式數(shù)據(jù)輸出同步式數(shù)據(jù)輸出T1總線傳輸周期總線傳輸周期T2T3T4 時鐘時鐘 地址地址 寫寫命令命令 數(shù)據(jù)數(shù)據(jù)2)異步通信：異步通信： 異步通信是和同步通信完全對立的通信方式，通信雙異步通信是和同步通信完全對立的通信方式，通信雙方方無統(tǒng)一的時鐘標準無統(tǒng)一的時鐘標準來控制數(shù)據(jù)的傳送過程，各部件可按來控制數(shù)據(jù)的傳送過程，各部件可按各自所需的實際時間使用總線。各自所需的實際時間使用總線。 時間配合：主時間配合：主/從部件間采用從部件間采用應(yīng)答（握手）方式應(yīng)答（握手）方式建立建立聯(lián)系，因此，主聯(lián)系，因此，主/從模塊間

28、要增加兩條應(yīng)答信號線。從模塊間要增加兩條應(yīng)答信號線。 特點：總線周期的長短可隨主特點：總線周期的長短可隨主/從模塊的實際工作時從模塊的實際工作時間變化，因而當系統(tǒng)中各部件速度差異較大時，總線工作間變化，因而當系統(tǒng)中各部件速度差異較大時，總線工作效率比同步通信高得多，但控制比較復雜，比同步通信難效率比同步通信高得多，但控制比較復雜，比同步通信難以實現(xiàn)。以實現(xiàn)。異步通信根據(jù)應(yīng)答信號配合的完善程度，常分為三種類型：異步通信根據(jù)應(yīng)答信號配合的完善程度，常分為三種類型： 不互鎖不互鎖半互鎖半互鎖全互鎖全互鎖主設(shè)備主設(shè)備從設(shè)備從設(shè)備請請求求回回答答異步通信即可以用于并行傳送也可以用于串行傳送。異步通信即可

29、以用于并行傳送也可以用于串行傳送。ReadyStrobeReadyStrobe異步串行通信的數(shù)據(jù)傳輸率可以用波特率和比特率來衡量異步串行通信的數(shù)據(jù)傳輸率可以用波特率和比特率來衡量波特率波特率單位時間內(nèi)傳送二進制數(shù)據(jù)的位數(shù)，單位：單位時間內(nèi)傳送二進制數(shù)據(jù)的位數(shù)，單位：bps比特率比特率單位時間內(nèi)傳送二進制有效數(shù)據(jù)的位數(shù)，單位：單位時間內(nèi)傳送二進制有效數(shù)據(jù)的位數(shù)，單位：bps例：在異步串行傳輸系統(tǒng)中，若字符格式為：例：在異步串行傳輸系統(tǒng)中，若字符格式為：1個起始位、個起始位、7個個數(shù)據(jù)位、數(shù)據(jù)位、1個奇校驗位、個奇校驗位、1個終止位。假設(shè)每秒傳輸個終止位。假設(shè)每秒傳輸120個數(shù)據(jù)個數(shù)據(jù)幀，試計算波

30、特率及比特率。幀，試計算波特率及比特率。解：由題意知，一幀包括 1+7+1+110位 所以波特率為（1+7+1+1）1201200bps 一幀中的有效數(shù)據(jù)位為7位 所以比特率為 1200 （7/10）=840bps3) 半同步通信半同步通信同步同步 發(fā)送方發(fā)送方 用系統(tǒng)用系統(tǒng) 時鐘前沿時鐘前沿 發(fā)信號發(fā)信號 接收方接收方 用系統(tǒng)用系統(tǒng) 時鐘后沿時鐘后沿 判斷、識別判斷、識別（同步、異步同步、異步 結(jié)合）結(jié)合）異步異步 允許不同速度的模塊和諧工作允許不同速度的模塊和諧工作 增加一條增加一條 “等待等待”響應(yīng)信號響應(yīng)信號 WAIT以輸入數(shù)據(jù)為例的半同步通信時序以輸入數(shù)據(jù)為例的半同步通信時序T1 主

31、模塊發(fā)地址主模塊發(fā)地址T2 主模塊發(fā)命令主模塊發(fā)命令T3 從模塊提供數(shù)據(jù)從模塊提供數(shù)據(jù)T4 從模塊撤銷數(shù)據(jù)，主模塊撤銷命令從模塊撤銷數(shù)據(jù)，主模塊撤銷命令Tw 當當 為低電平時，等待一個為低電平時，等待一個 TWAITTw 當當 為低電平時，等待一個為低電平時，等待一個 TWAIT 讀讀 命令命令WAIT 地址地址 數(shù)據(jù)數(shù)據(jù) 時鐘時鐘總線傳輸周期總線傳輸周期 T1T2TWTWT3T4上述三種通信的共同點上述三種通信的共同點一個總線傳輸周期（以輸入數(shù)據(jù)為例）一個總線傳輸周期（以輸入數(shù)據(jù)為例） 主模塊發(fā)地址主模塊發(fā)地址 、命令、命令 從模塊準備數(shù)據(jù)從模塊準備數(shù)據(jù) 從模塊向主模塊發(fā)數(shù)據(jù)從模塊向主模塊發(fā)

32、數(shù)據(jù)總線空閑總線空閑占用總線占用總線不占用總線不占用總線占用總線占用總線5) 分離式通信分離式通信充分挖掘系統(tǒng)總線每瞬間的潛力充分挖掘系統(tǒng)總線每瞬間的潛力主模塊主模塊 申請申請 占用總線占用總線，使用完后，使用完后 即即 放棄總線放棄總線 的使用權(quán)的使用權(quán) 從模塊從模塊 申請申請 占用總線占用總線，將各種信，將各種信息送至總線上息送至總線上一個總線傳輸周期一個總線傳輸周期 子周期子周期1子周期子周期2主模塊主模塊1. 各模塊有權(quán)申請占用總線各模塊有權(quán)申請占用總線分離式通信特點分離式通信特點充分發(fā)揮了總線的有效占用充分發(fā)揮了總線的有效占用2. 采用同步方式通信，不等對方回答采用同步方式通信，不等

33、對方回答3. 各模塊準備數(shù)據(jù)時，不占用總線各模塊準備數(shù)據(jù)時，不占用總線4. 總線被占用時，無空閑總線被占用時，無空閑這是這是Dennis Ritchie （站）（站）和和 Ken Thompson （坐）（坐）在一臺在一臺 PDP-11前的照片，前的照片， 兩人共同開發(fā)了兩人共同開發(fā)了UNIX操作操作系統(tǒng)，獲得了系統(tǒng)，獲得了1983年的圖靈年的圖靈獎。前者還開發(fā)了獎。前者還開發(fā)了C語言。語言。特點：特點：1、控制簡單、便于擴充、造價低、控制簡單、便于擴充、造價低2、易形成系統(tǒng)的瓶頸、易形成系統(tǒng)的瓶頸 由于各部件只能分時使用總線，系統(tǒng)工作效率低。由于各部件只能分時使用總線，系統(tǒng)工作效率低。 總線

34、設(shè)備之間傳輸速率不匹配?？偩€設(shè)備之間傳輸速率不匹配。單總線（系統(tǒng)總線）單總線（系統(tǒng)總線） CPU M.M I/O接口接口 外部外部 設(shè)備設(shè)備1 外部外部 設(shè)備設(shè)備2 I/O接口接口 外部外部 設(shè)備設(shè)備n I/O接口接口二、多總線結(jié)構(gòu)二、多總線結(jié)構(gòu) 采用多種速率不同的總線，將工作速度相差較大的設(shè)備掛采用多種速率不同的總線，將工作速度相差較大的設(shè)備掛在不同的總線上，低速總線作為高速總線的一個設(shè)備工作。在不同的總線上，低速總線作為高速總線的一個設(shè)備工作。1、雙總線結(jié)構(gòu)、雙總線結(jié)構(gòu) 具有特殊功能的處理具有特殊功能的處理 器器由通道對由通道對I/O統(tǒng)一管理統(tǒng)一管理通通 道道 I/O接口接口 設(shè)備設(shè)備n

35、I/O接口接口 設(shè)備設(shè)備0 CPU主主 存存主存總線主存總線I/O總線總線存儲器存儲器SCSI II控制器控制器主存控制器主存控制器ISA EISA8 MHz16 6位數(shù)據(jù)通路位數(shù)據(jù)通路標準總線控制器標準總線控制器33 MHz3232位數(shù)據(jù)通路位數(shù)據(jù)通路系統(tǒng)總線系統(tǒng)總線 調(diào)制解調(diào)器調(diào)制解調(diào)器多媒體多媒體高速局域網(wǎng)高速局域網(wǎng)高性能圖形高性能圖形 CPU2、三總線結(jié)構(gòu)、三總線結(jié)構(gòu) 處理器與處理器與Cache之間有一條局部總線。之間有一條局部總線。Cache還直接連到還直接連到系統(tǒng)總線，這樣系統(tǒng)總線，這樣Cache就可以直接通過系統(tǒng)總線與主存?zhèn)鬏斝啪涂梢灾苯油ㄟ^系統(tǒng)總線與主存?zhèn)鬏斝畔ⅰ６蚁?。而且I

36、/O與主存之間的傳輸也不通過與主存之間的傳輸也不通過CPU。還有一條擴展總。還有一條擴展總線，它將局域網(wǎng)、小型計算機接口（線，它將局域網(wǎng)、小型計算機接口（SCSI）、調(diào)制解調(diào)器）、調(diào)制解調(diào)器（Modem）以及串行接口都連接起來，并且通過這些接口又可）以及串行接口都連接起來，并且通過這些接口又可與各類與各類I/O設(shè)備相連，因此它可以支持相當多的設(shè)備相連，因此它可以支持相當多的I/O設(shè)備。設(shè)備。局域網(wǎng)局域網(wǎng)系統(tǒng)總線系統(tǒng)總線CPUCache局部總線局部總線擴展總線接口擴展總線接口擴展總線擴展總線Modem串行接口串行接口SCSI局部局部I/O控制器控制器主存主存PCI總線就是一種三總線結(jié)構(gòu)。由下圖可

37、知總線就是一種三總線結(jié)構(gòu)。由下圖可知PCI總線通過總線通過PCI橋路與橋路與CPU總線相連。這種結(jié)構(gòu)使總線相連。這種結(jié)構(gòu)使CPU總線與總線與PCI總線總線互相隔離，具有更高的靈活性，可以支持更多的高速運行互相隔離，具有更高的靈活性，可以支持更多的高速運行設(shè)備，而且具有即插即用的特性。設(shè)備，而且具有即插即用的特性。CPU多媒體多媒體PCI 橋橋高速局域網(wǎng)高速局域網(wǎng)高性能圖形高性能圖形調(diào)制解調(diào)器調(diào)制解調(diào)器圖文傳真圖文傳真PCI 總線總線系統(tǒng)總線系統(tǒng)總線33 MHz的的32位數(shù)據(jù)通路位數(shù)據(jù)通路8 MHz的的16位數(shù)據(jù)通路位數(shù)據(jù)通路ISA EISA標準總線標準總線 控制器控制器 SCSI 控制器控制器

38、存儲器存儲器3、四總線結(jié)構(gòu)、四總線結(jié)構(gòu) 增加了一條與計算機系統(tǒng)緊密相連的高速總線。增加了一條與計算機系統(tǒng)緊密相連的高速總線。 高速總線上掛接一些高性能的外設(shè)，如高速局域高速總線上掛接一些高性能的外設(shè)，如高速局域網(wǎng)、圖形工作站、多媒體、網(wǎng)、圖形工作站、多媒體、SCSI等。通過等。通過cache控控制機構(gòu)制機構(gòu) 中的高速總線橋或高速緩沖器與系統(tǒng)總線和中的高速總線橋或高速緩沖器與系統(tǒng)總線和局部總線局部總線 相連，使得這些高速設(shè)備與處理器更密切。相連，使得這些高速設(shè)備與處理器更密切。而一些低速設(shè)備如傳真機、調(diào)制解調(diào)器及串行接口而一些低速設(shè)備如傳真機、調(diào)制解調(diào)器及串行接口仍然掛在擴展總線上，并由擴展總線

39、接口與高速總?cè)匀粧煸跀U展總線上，并由擴展總線接口與高速總線相連。線相連。 高速設(shè)備自身很少依賴處理器，而且比擴展總高速設(shè)備自身很少依賴處理器，而且比擴展總線的設(shè)備更貼近處理器，對高性能的設(shè)備與處理器線的設(shè)備更貼近處理器，對高性能的設(shè)備與處理器來說，效率有很大提高。來說，效率有很大提高。主存主存擴展總線接口擴展總線接口局域網(wǎng)局域網(wǎng)SCSI多媒體多媒體CPU調(diào)制解調(diào)器調(diào)制解調(diào)器串行接口串行接口FAX系統(tǒng)總線系統(tǒng)總線局部總線局部總線高速總線高速總線擴展總線擴展總線圖形圖形Cache/橋橋Pentium PC的主板總線結(jié)構(gòu)框圖的主板總線結(jié)構(gòu)框圖 總線結(jié)構(gòu)對系統(tǒng)性能的影響：總線結(jié)構(gòu)對系統(tǒng)性能的影響： 系

40、統(tǒng)中總線條數(shù)越多，系統(tǒng)并行性越好，工系統(tǒng)中總線條數(shù)越多，系統(tǒng)并行性越好，工作效率越高，結(jié)構(gòu)越復雜，造價越高。系統(tǒng)中總作效率越高，結(jié)構(gòu)越復雜，造價越高。系統(tǒng)中總線條數(shù)越少，越強調(diào)分時使用總線，工作效率越線條數(shù)越少，越強調(diào)分時使用總線，工作效率越受影響，結(jié)構(gòu)越簡單，成本越低。受影響，結(jié)構(gòu)越簡單，成本越低。1. 總線的位寬總線的位寬S100為為8位位ISA為為16位位EISA為為32位位PCI-2可達可達64位位總線一次同時傳送的信息位數(shù)或所需的線數(shù)?？偩€一次同時傳送的信息位數(shù)或所需的線數(shù)。即一次操作可以傳輸?shù)臄?shù)據(jù)位數(shù)。主要是指數(shù)據(jù)總線的數(shù)目。即一次操作可以傳輸?shù)臄?shù)據(jù)位數(shù)。主要是指數(shù)據(jù)總線的數(shù)目。總

41、線的位寬直接影響總線的傳輸率（吞吐量）?？偩€的位寬直接影響總線的傳輸率（吞吐量）。8.33M2B/s=16.66MB/s2. 總線的工作時鐘頻率總線的工作時鐘頻率 控制總線中的時鐘信號線所提供的時鐘頻率。控制總線中的時鐘信號線所提供的時鐘頻率。如如: ISA和和EISA總線為總線為8MHz， PCI總線為總線為33.3 MHz。 3 .標準傳輸率（總線帶寬）標準傳輸率（總線帶寬）例如，總線時鐘為例如，總線時鐘為8.33MHZ ，則，則16位總線則標準傳輸率為位總線則標準傳輸率為:總線本身所能達到的最高傳送速率總線本身所能達到的最高傳送速率總線上每秒鐘能傳輸?shù)淖畲笞止?jié)量。以總線上每秒鐘能傳輸?shù)淖?/p>

42、大字節(jié)量。以MB/S表示表示 總線帶寬總線位寬總線帶寬總線位寬總線工作頻率總線工作頻率/84. 總線的負載能力總線的負載能力 總線上所能連接部件的最大個數(shù)?？偩€上所能連接部件的最大個數(shù)。例如例如， ISA總線的負載能力是總線的負載能力是8， PCI總線的的負載能力是總線的的負載能力是3。 物理線路是一組，功能上物理線路是一組，功能上地址線地址線 與與 數(shù)據(jù)線數(shù)據(jù)線 復用復用分時復用分時復用。5. 總線復用總線復用6.總線定時協(xié)議（握手機制）總線定時協(xié)議（握手機制）異步異步半同步半同步分離式分離式 同步同步依據(jù)數(shù)據(jù)傳輸采用何種時鐘控制，可分為依據(jù)數(shù)據(jù)傳輸采用何種時鐘控制，可分為幾種常見總線的性能

43、幾種常見總線的性能RS232C 是美國電子工是美國電子工業(yè)協(xié)會（業(yè)協(xié)會（EIA）制定的）制定的）一、系統(tǒng)總線一、系統(tǒng)總線1、S-100總線總線 S-100總線產(chǎn)生于總線產(chǎn)生于1975年，第一個標準化總線，它有年，第一個標準化總線，它有l(wèi)00條條信號線，是為信號線，是為8080微處理器設(shè)計的。微處理器設(shè)計的。這種總線的主要缺點：這種總線的主要缺點：1）布線不合理，時鐘信號線位于）布線不合理，時鐘信號線位于9條控制信號線之間，容易造條控制信號線之間，容易造成串擾；成串擾；2）只規(guī)定了兩條地線，接地點太少，容易造成地線干擾；）只規(guī)定了兩條地線，接地點太少，容易造成地線干擾；3）對）對DMA傳送雖然作

44、了考慮，但對所需引腳并未明確定義；傳送雖然作了考慮，但對所需引腳并未明確定義；4）將）將8V與與18V電源緊排在一起，又沒有保護措施，一旦電源緊排在一起，又沒有保護措施，一旦插入操作有誤，使插入操作有誤，使8V與與18V相碰，輕則損壞電壓調(diào)整器，相碰，輕則損壞電壓調(diào)整器，重則使接到重則使接到5V上的所有集成電路報廢。沒有總線仲裁機構(gòu)，上的所有集成電路報廢。沒有總線仲裁機構(gòu)，因此不適于多處理器系統(tǒng)。這種總線目前已很少有人使用。因此不適于多處理器系統(tǒng)。這種總線目前已很少有人使用。 2、IBM PC總線和總線和ISA總線總線 IBM PC總線是總線是IBM PC/XT個人計算機采用的微型機總線。它個

45、人計算機采用的微型機總線。它是針對是針對Intel 8088微處理器設(shè)計的，有微處理器設(shè)計的，有62條信號線，以適應(yīng)條信號線，以適應(yīng)8088的的8位數(shù)據(jù)線和位數(shù)據(jù)線和20位地址線。位地址線。 為了和為了和Inte1 80286等高性能等高性能16位微處理器兼容，位微處理器兼容，IBM公司在公司在PC總線基礎(chǔ)上增加了一個總線基礎(chǔ)上增加了一個36引腳的引腳的AT擴展插座而形成擴展插座而形成AT總線?？偩€。在在IBMPC/AT及其兼容機的機箱中，通常在母板上分別設(shè)置幾個及其兼容機的機箱中，通常在母板上分別設(shè)置幾個AT插槽和插槽和PC插槽，這種結(jié)構(gòu)也稱之為插槽，這種結(jié)構(gòu)也稱之為IBM公司的公司的ISA

46、結(jié)構(gòu)結(jié)構(gòu)(即工業(yè)即工業(yè)標準結(jié)構(gòu)標準結(jié)構(gòu))。IBM PC/AT總線也稱為總線也稱為ISA總線?？偩€。 ISA是將微處理器芯片總線經(jīng)緩沖直接映射到系統(tǒng)總線上，也是將微處理器芯片總線經(jīng)緩沖直接映射到系統(tǒng)總線上，也是一種原始的總線設(shè)計。并且，是一種原始的總線設(shè)計。并且，ISA總線沒有支持總線仲裁的硬總線沒有支持總線仲裁的硬件邏輯，所以不支持多主設(shè)備系統(tǒng)。件邏輯，所以不支持多主設(shè)備系統(tǒng)。 現(xiàn)在，現(xiàn)在，ISA總線仍然被使用，特別是在工控機中。但在這種總線仍然被使用，特別是在工控機中。但在這種微機系統(tǒng)中，為了發(fā)揮微機系統(tǒng)中，為了發(fā)揮32位微處理器的性能，往往把主板上的存位微處理器的性能，往往把主板上的存儲器

47、直接連到儲器直接連到CPU的芯片總線上，而的芯片總線上，而ISA總線僅作為擴展總線僅作為擴展I/O模塊模塊的總線。的總線。 GND I/O CH CK RESET DRV D7 +5V D6 IRQ2 D5 - -5V D4 DRQ2 D3 - -12V D2CARDSLCTD D1 +12V D0 GND I/O CH RDY MEMW AEN MEMR A19 IOW A18 IOR A17 DACK3 A16 DRQ3 A15 DACK1 A14 DRQ1 A13 DACK0 A12 CLOCK A11 IRQ7 A10 IRQ6 A9 IRQ5 A8 IRQ4 A7 IRQ3 A6 D

48、ACK2 A5 T/C A4 ALE A3 +5V A2 OSC A1 GND A0 XT總線信號總線信號B1 A1B10 A10 B20 A20B31 A31PC/XT總線：總線：地址線地址線A19A0數(shù)據(jù)線數(shù)據(jù)線D7D0控制線控制線21根根 ALE 地址鎖存允許地址鎖存允許 IRQ2IRQ7 中斷請求中斷請求 IORIO讀讀 IOWIO寫寫 MEMR存儲器讀存儲器讀 MEMW存儲器寫存儲器寫 DRQ1DRQ3DMA請求請求 DACK3DACK0DMA響應(yīng)響應(yīng) AEN DMA地址允許地址允許 T/C DMA計數(shù)結(jié)束計數(shù)結(jié)束 RESET DRV 復位驅(qū)動復位驅(qū)動狀態(tài)線狀態(tài)線3根根 I/O CH

49、 CK I/O通道校驗通道校驗,輸入輸入,0有錯有錯 I/O CH RDY I/O通道準備好通道準備好,輸入輸入,TW CARD SLCTD 插件板選中信號插件板選中信號,輸入輸入 電源線及其它線電源線及其它線10根根 GND I/O CH CKRESET DRV SD7 +5V SD6 IRQ9 SD5 - -5V SD4 DRQ2 SD3 - -12V SD2 0WS SD1 +12V SD0 GND I/O CH RDY SMEMW AEN SMEMR SA19 IOW SA18 MEMCS16 SBHE IOR SA17 IOCS16 LA23 DACK3 SA16 IRQ10 LA2

50、2 DRQ3 SA15 IRQ11 LA21 DACK1 SA14 IRQ12 LA20 DRQ1 SA13 IRQ15 LA19 REFRESH SA12 IRQ14 LA18 BCLOCK SA11 DACK0 LA17 IRQ7 SA10 DRQ0 MEMW IRQ6 SA9 DACK5 MEMR IRQ5 SA8 DRQ5 SD8 IRQ4 SA7 DACK6 SD9 IRQ3 SA6 DRQ6 SD10 DACK2 SA5 DACK7 SD11 T/C SA4 DRQ7 SD12 BALE SA3 +5V SD13 +5V SA2 MASTER SD14 OSC SA1 GND SD

51、15 GND SA0 ISA總線信號總線信號B1 A1 B10 A10 B20 A20B31 A31D1 C1D10C10 D18C18ISA總線總線(工業(yè)標準結(jié)構(gòu)）工業(yè)標準結(jié)構(gòu)）：IRQ9原來是原來是IRQ2，中斷請求線，中斷請求線REFRESH原為原為DACK0,刷新信號。刷新信號。36線的定義如下：線的定義如下：SD15 SD8高高8位數(shù)據(jù)線，雙向位數(shù)據(jù)線，雙向SBHE數(shù)據(jù)高位允許信號，雙向數(shù)據(jù)高位允許信號，雙向MEMCS16存儲器存儲器16位選擇信號，位選擇信號，輸入輸入，進行進行16位數(shù)據(jù)傳送，接口卡須回位數(shù)據(jù)傳送，接口卡須回送這一信號送這一信號EISAIOCS16I/O設(shè)備設(shè)備16

52、位選擇信號位選擇信號,輸入輸入,進行進行16位數(shù)據(jù)傳送的位數(shù)據(jù)傳送的I/O設(shè)備設(shè)備發(fā)之發(fā)之LA23 LA17M/IO設(shè)備高設(shè)備高7位地址位地址IRQ15 IRQ10中斷請求信號，輸入。中斷請求信號，輸入。其中其中IRQ13保留作為保留作為8028780287的中斷請求的中斷請求線，沒有對外引出線，沒有對外引出DRQ7 DRQ0 DMADMA請求信號請求信號, ,輸入輸入DACK7DACK0DACK7DACK0 DMADMA響應(yīng)信號響應(yīng)信號, ,輸出輸出MASTERI/O處理器發(fā)出的總線控處理器發(fā)出的總線控制信號，表示它已經(jīng)控制了總線制信號，表示它已經(jīng)控制了總線, 輸入輸入MEMR16M存儲器讀

53、信號，雙向存儲器讀信號，雙向SMEMR只讀只讀1M以內(nèi)以內(nèi)的存儲空間的存儲空間MEMW16M存儲器寫信號，雙向存儲器寫信號，雙向SMEMW只寫只寫1M以內(nèi)以內(nèi)的存儲空間的存儲空間 GND I/O CH CK RESET DRV D7 +5V D6 IRQ2 D5 - -5V D4 DRQ2 D3 - -12V D2CARDSLCTD D1 +12V D0 GND I/O CH RDY MEMW AEN MEMR A19 IOW A18 IOR A17 DACK3 A16 DRQ3 A15 DACK1 A14 DRQ1 A13 DACK0 A12 CLOCK A11 IRQ7 A10 IRQ6

54、A9 IRQ5 A8 IRQ4 A7 IRQ3 A6 DACK2 A5 T/C A4 ALE A3 +5V A2 OSC A1 GND A0 XT總線信號總線信號B1 A1B10 A10 B20 A20B31 A31 GND I/O CH CKRESET DRV SD7 +5V SD6 IRQ9 SD5 -5V SD4 DRQ2 SD3 -12V SD2 0WS SD1 +12V SD0 GND I/O CH RDY SMEMW AEN SMEMR SA19 IOW SA18 MEMCS16 SBHE IOR SA17 IOCS16 LA23 DACK3 SA16 IRQ10 LA22 DRQ

55、3 SA15 IRQ11 LA21 DACK1 SA14 IRQ12 LA20 DRQ1 SA13 IRQ15 LA19 REFRESH SA12 IRQ14 LA18 BCLOCK SA11 DACK0 LA17 IRQ7 SA10 DRQ0 MEMW IRQ6 SA9 DACK5 MEMR IRQ5 SA8 DRQ5 SD8 IRQ4 SA7 DACK6 SD9 IRQ3 SA6 DRQ6 SD10 DACK2 SA5 DACK7 SD11 T/C SA4 DRQ7 SD12 BALE SA3 +5V SD13 +5V SA2 MASTER SD14 OSC SA1 GND SD15 GN

56、D SA0 ISA總線信號總線信號B1 A1 B10 A10 B20 A20B31 A31D1 C1D10 C10 D18 C18采用采用16位位ISA總線的聲卡總線的聲卡 3、PC-104總線總線 采用超小尺寸插卡；自疊總線結(jié)構(gòu)；總線驅(qū)動采用超小尺寸插卡；自疊總線結(jié)構(gòu)；總線驅(qū)動電流小，功耗低?，F(xiàn)在大量地用于工業(yè)控制系統(tǒng)電流小，功耗低?，F(xiàn)在大量地用于工業(yè)控制系統(tǒng)中，在信號上與中，在信號上與ISA總線兼容?？偩€兼容。 4、Multibus 和和 Intel公司的公司的Multibus總線是一種能支持多處總線是一種能支持多處理器并行運行的總線。這種總線實際存在多種總理器并行運行的總線。這種總線實際

57、存在多種總線概念，即包括系統(tǒng)總線、局部總線、和板上線概念，即包括系統(tǒng)總線、局部總線、和板上I/O擴展總線擴展總線SBX、LBX。這也是多總線。這也是多總線(Multibus)得得名的由來。名的由來。 Multibus支持支持8位、位、16位的微處理器，采用位的微處理器，采用單功能模板概念，適用于工業(yè)控制。單功能模板概念，適用于工業(yè)控制。Multibus支持支持32位微處理器。位微處理器。 5、VME總線總線 MOTOTOLA公司的公司的VME總線（總線（IEEE（美國電子電機工程（美國電子電機工程師協(xié)會）師協(xié)會） 1014標準）也是一種支持多計算機標準）也是一種支持多計算機/多處理器的系統(tǒng)多處

58、理器的系統(tǒng)總線?？偩€。 支持支持16、32位微處理器，支持四個主位微處理器，支持四個主CPU模板并行運行。模板并行運行。 這種高性能總線是開放式總線結(jié)構(gòu)，受到許多廠家，特別是歐這種高性能總線是開放式總線結(jié)構(gòu)，受到許多廠家，特別是歐洲以及那些與洲以及那些與Motorola68000微處理器有關(guān)的用戶歡迎。微處理器有關(guān)的用戶歡迎。 6、微通道、微通道MCA IBM公司于公司于1987年推出微通道總線年推出微通道總線(Micro Channel Architecture)，即，即MCA。它是帶有。它是帶有 24位位DMA的的10MHz總線，總線，提供提供16MB的尋址能力，的尋址能力，32位數(shù)據(jù)總線

59、。它配有總線仲裁機構(gòu)，位數(shù)據(jù)總線。它配有總線仲裁機構(gòu)，可支持可支持16個總線主控器。個總線主控器。 優(yōu)點：它是一個經(jīng)過很好定義的優(yōu)點：它是一個經(jīng)過很好定義的32位總線標準，有利于形成位總線標準，有利于形成更好更可靠的產(chǎn)品。更好更可靠的產(chǎn)品。 缺點：缺乏與已有硬件的兼容性，非開放式結(jié)構(gòu)。缺點：缺乏與已有硬件的兼容性，非開放式結(jié)構(gòu)。微通道的研制成功，徹底改變了微通道的研制成功，徹底改變了IBM公司于公司于1981年為年為IBM PC擴擴展而建立的開放式硬件標準，回到了的老路。微通道與展而建立的開放式硬件標準，回到了的老路。微通道與PC機的機的非兼容性為它自身的發(fā)展造成了困難。非兼容性為它自身的發(fā)展

60、造成了困難。7、EISA總線總線(Extend industry Standard Architecture) 以以Compaq為首聯(lián)合起來推出的。為首聯(lián)合起來推出的。 EISA是是ISA總線的擴展，它既保持了與老的總線的擴展，它既保持了與老的IBM PC系列機兼系列機兼容，又具有容，又具有MCA的先進性，但不與的先進性，但不與MCA兼容。兼容。 該總線作為該總線作為ISA總線完全兼容的擴展，支持多個總線主控器，總線完全兼容的擴展，支持多個總線主控器，并加強了并加強了DMA功能，增加了突發(fā)方式傳輸，是一種支持多處理機功能，增加了突發(fā)方式傳輸，是一種支持多處理機的高性能的高性能32位標準總線。位