工學(xué)電路基礎(chǔ)與集成電子技術(shù)序列脈沖發(fā)生器學(xué)習(xí)教案

1、會(huì)計(jì)學(xué)1工學(xué)電路基礎(chǔ)與集成電子技術(shù)序列脈沖發(fā)生工學(xué)電路基礎(chǔ)與集成電子技術(shù)序列脈沖發(fā)生器器第一頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電觸發(fā)器和時(shí)序邏輯電路路 2010.03 在數(shù)控裝置和數(shù)字計(jì)算機(jī)中，往往需要機(jī)器按著人們事先規(guī)定的順序進(jìn)行運(yùn)算或操作，這就要求機(jī)器的控制部分不僅能正確地發(fā)出各種控制信號(hào)，而且要求這控制信號(hào)在時(shí)間上有一定的先后順序。比如在分時(shí)制多路通迅中，需要把一個(gè)信道（傳輸信息的通道）按時(shí)間劃分為多路，使時(shí)鐘脈沖按一定順序加以分配，能完成這類任務(wù)的電路就叫分配器，或者稱為順序脈沖發(fā)生器、節(jié)拍脈沖發(fā)生器，有時(shí)也叫分相器。在數(shù)控裝置和數(shù)字計(jì)算機(jī)中，往往需要機(jī)器按著人

2、們事先規(guī)定的順序進(jìn)行運(yùn)算或操作，這就要求機(jī)器的控制部分不僅能正確地發(fā)出各種控制信號(hào)，而且要求這控制信號(hào)在時(shí)間上有一定的先后順序。比如在分時(shí)制多路通迅中，需要把一個(gè)信道（傳輸信息的通道）按時(shí)間劃分為多路，使時(shí)鐘脈沖按一定順序加以分配，能完成這類任務(wù)的電路就叫分配器，或者稱為順序脈沖發(fā)生器、節(jié)拍脈沖發(fā)生器，有時(shí)也叫分相器。 14.7 序列脈沖發(fā)生器序列脈沖發(fā)生器 組成分配器的電路很多，有一般計(jì)數(shù)器和譯碼器組成的順序脈沖發(fā)生器，也有由特殊形式計(jì)數(shù)器組成的分配器。分配器一般由計(jì)數(shù)器和譯碼器組成。組成分配器的電路很多，有一般計(jì)數(shù)器和譯碼器組成的順序脈沖發(fā)生器，也有由特殊形式計(jì)數(shù)器組成的分配器。分配器一般

3、由計(jì)數(shù)器和譯碼器組成。 第1頁(yè)/共31頁(yè)第二頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2010.03 由計(jì)數(shù)器和譯碼器組成的分配器如圖所示。圖的下半部是一個(gè)兩位二進(jìn)制異步計(jì)數(shù)器由計(jì)數(shù)器和譯碼器組成的分配器如圖所示。圖的下半部是一個(gè)兩位二進(jìn)制異步計(jì)數(shù)器,圖的上半部是由四個(gè)與門組成的譯碼器。異步計(jì)數(shù)器給出的四個(gè)狀態(tài)通過(guò)譯碼器譯出，各與門的輸出即為分配器四條輸出線圖的上半部是由四個(gè)與門組成的譯碼器。異步計(jì)數(shù)器給出的四個(gè)狀態(tài)通過(guò)譯碼器譯出，各與門的輸出即為分配器四條輸出線PO、P1、P2、和、和P3。1K1JC1Q1F1K1JC1Q2F&CPP3P2P

4、1P014.7.1 一般計(jì)數(shù)器譯碼器型序列脈沖發(fā)生器一般計(jì)數(shù)器譯碼器型序列脈沖發(fā)生器圖圖14.7.1 一般計(jì)數(shù)器譯碼器型發(fā)生器一般計(jì)數(shù)器譯碼器型發(fā)生器 第2頁(yè)/共31頁(yè)第三頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電觸發(fā)器和時(shí)序邏輯電路路 2010.03 在時(shí)鐘脈沖作用下在時(shí)鐘脈沖作用下PO、P1、P2、和、和P3將依次給出一串脈沖，每串脈沖的周期為將依次給出一串脈沖，每串脈沖的周期為4TCP，P3、P2、P1、P0的輸出依次比前一級(jí)輸出滯后一個(gè)的輸出依次比前一級(jí)輸出滯后一個(gè)TCP，TCP為時(shí)鐘脈沖周期。為時(shí)鐘脈沖周期。CP1Q2QP0P1P2P3第3頁(yè)/共31頁(yè)第四頁(yè)，編輯于

5、星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2010.03 在計(jì)算機(jī)與數(shù)字控制系統(tǒng)中，可以用這些分配輸出作為控制脈沖去依次打開(kāi)某些控制門，或按順序去操作某些執(zhí)行機(jī)構(gòu)的動(dòng)作。而控制執(zhí)行機(jī)構(gòu)操作時(shí)間的長(zhǎng)短則由驅(qū)動(dòng)計(jì)數(shù)器的在計(jì)算機(jī)與數(shù)字控制系統(tǒng)中，可以用這些分配輸出作為控制脈沖去依次打開(kāi)某些控制門，或按順序去操作某些執(zhí)行機(jī)構(gòu)的動(dòng)作。而控制執(zhí)行機(jī)構(gòu)操作時(shí)間的長(zhǎng)短則由驅(qū)動(dòng)計(jì)數(shù)器的CP脈沖的周期來(lái)決定。脈沖的周期來(lái)決定。 分配器輸出的各脈沖串的周期決定于計(jì)數(shù)器的進(jìn)制。輸出脈沖串的周期，也常用節(jié)拍數(shù)表示。如前面講過(guò)的分配器輸出脈沖串的周期為分配器輸出的各脈沖串的周期決定于計(jì)數(shù)器

6、的進(jìn)制。輸出脈沖串的周期，也常用節(jié)拍數(shù)表示。如前面講過(guò)的分配器輸出脈沖串的周期為4TCP，那么這個(gè)分配器輸出為四個(gè)節(jié)拍，可采用兩位二進(jìn)制計(jì)數(shù)器來(lái)實(shí)現(xiàn)。如節(jié)拍數(shù)為十的分配器，它的計(jì)數(shù)器可采用十進(jìn)制計(jì)數(shù)器來(lái)實(shí)現(xiàn)等等。，那么這個(gè)分配器輸出為四個(gè)節(jié)拍，可采用兩位二進(jìn)制計(jì)數(shù)器來(lái)實(shí)現(xiàn)。如節(jié)拍數(shù)為十的分配器，它的計(jì)數(shù)器可采用十進(jìn)制計(jì)數(shù)器來(lái)實(shí)現(xiàn)等等。 第4頁(yè)/共31頁(yè)第五頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2010.03 分配器作為控制系統(tǒng)中協(xié)調(diào)電路各部分動(dòng)作的部件，就要求各輸出線給出的節(jié)拍脈沖要準(zhǔn)確、可靠。如果一般計(jì)數(shù)器譯碼器型分配器中的計(jì)數(shù)器是異步式的，在時(shí)

7、鐘脈沖分配器作為控制系統(tǒng)中協(xié)調(diào)電路各部分動(dòng)作的部件，就要求各輸出線給出的節(jié)拍脈沖要準(zhǔn)確、可靠。如果一般計(jì)數(shù)器譯碼器型分配器中的計(jì)數(shù)器是異步式的，在時(shí)鐘脈沖CP作用時(shí)，各個(gè)觸發(fā)器不是同時(shí)翻轉(zhuǎn)，而是有先有后。另外，在每次狀態(tài)變化時(shí)，可能有兩個(gè)或兩個(gè)以上的觸發(fā)器向相反方向翻轉(zhuǎn)。作用時(shí)，各個(gè)觸發(fā)器不是同時(shí)翻轉(zhuǎn)，而是有先有后。另外，在每次狀態(tài)變化時(shí)，可能有兩個(gè)或兩個(gè)以上的觸發(fā)器向相反方向翻轉(zhuǎn)。14.7.2 一般計(jì)數(shù)器譯碼器型序列脈沖發(fā)生器一般計(jì)數(shù)器譯碼器型序列脈沖發(fā)生器 存在的問(wèn)題存在的問(wèn)題 定義在一個(gè)邏輯門的輸入端，如果兩個(gè)輸入信號(hào)同時(shí)向相反方向變化，就稱這兩個(gè)信號(hào)存在競(jìng)爭(zhēng)。如果兩個(gè)競(jìng)爭(zhēng)信號(hào)由于電路存

8、在延遲或傳輸路徑不同而出現(xiàn)時(shí)間差，就有可能在邏輯門的輸出端呈現(xiàn)干擾尖峰，這個(gè)干擾尖峰是由于競(jìng)爭(zhēng)產(chǎn)生的稱為定義在一個(gè)邏輯門的輸入端，如果兩個(gè)輸入信號(hào)同時(shí)向相反方向變化，就稱這兩個(gè)信號(hào)存在競(jìng)爭(zhēng)。如果兩個(gè)競(jìng)爭(zhēng)信號(hào)由于電路存在延遲或傳輸路徑不同而出現(xiàn)時(shí)間差，就有可能在邏輯門的輸出端呈現(xiàn)干擾尖峰，這個(gè)干擾尖峰是由于競(jìng)爭(zhēng)產(chǎn)生的稱為競(jìng)爭(zhēng)冒險(xiǎn)競(jìng)爭(zhēng)冒險(xiǎn)。 出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)的條件是在邏輯門的輸入端存在出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)的條件是在邏輯門的輸入端存在競(jìng)爭(zhēng)競(jìng)爭(zhēng)，且兩競(jìng)爭(zhēng)信號(hào)存在，且兩競(jìng)爭(zhēng)信號(hào)存在時(shí)間差時(shí)間差。 第5頁(yè)/共31頁(yè)第六頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電觸發(fā)器和時(shí)序邏輯電路路 2010.03C

9、P1Q2QP0P1P2P3圖圖14.7.3 出現(xiàn)尖峰干擾的分配器出現(xiàn)尖峰干擾的分配器 第6頁(yè)/共31頁(yè)第七頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電觸發(fā)器和時(shí)序邏輯電路路 2010.03 當(dāng)當(dāng)Q1由由“1”“0”，由于延遲，由于延遲Q2還保持還保持“0”，那么就出現(xiàn)了一個(gè)嶄短的，那么就出現(xiàn)了一個(gè)嶄短的Q2Q1=00的情況。的情況。Q2經(jīng)延遲后才由經(jīng)延遲后才由“0”“1”，因而在相應(yīng)的輸出線，因而在相應(yīng)的輸出線P0上出現(xiàn)冒險(xiǎn)尖峰，如波形圖所示。上出現(xiàn)冒險(xiǎn)尖峰，如波形圖所示。CP1Q2QP0P1P2P3第7頁(yè)/共31頁(yè)第八頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯

10、電路觸發(fā)器和時(shí)序邏輯電路 2010.03 顯然圖中的干擾波形是理想化了，也畫成方波，實(shí)際的波形有時(shí)只是一個(gè)尖峰，有時(shí)幅度也達(dá)不到額定的高電平的數(shù)值。顯然圖中的干擾波形是理想化了，也畫成方波，實(shí)際的波形有時(shí)只是一個(gè)尖峰，有時(shí)幅度也達(dá)不到額定的高電平的數(shù)值。CP1Q2QP0P1P2P3 從波形圖可以看出，由于觸發(fā)器翻轉(zhuǎn)存在著延遲，只要輸出線的譯碼門的輸入信號(hào)存在競(jìng)爭(zhēng)，也就是二個(gè)觸發(fā)器的從波形圖可以看出，由于觸發(fā)器翻轉(zhuǎn)存在著延遲，只要輸出線的譯碼門的輸入信號(hào)存在競(jìng)爭(zhēng)，也就是二個(gè)觸發(fā)器的Q信號(hào)存在競(jìng)爭(zhēng)，就會(huì)有競(jìng)爭(zhēng)冒險(xiǎn)存在。競(jìng)爭(zhēng)冒險(xiǎn)干擾的存在，特別是當(dāng)這種干擾幅度較大時(shí)，若不加抑制或消除，就成為假信號(hào)，

11、造成整機(jī)誤動(dòng)作。信號(hào)存在競(jìng)爭(zhēng)，就會(huì)有競(jìng)爭(zhēng)冒險(xiǎn)存在。競(jìng)爭(zhēng)冒險(xiǎn)干擾的存在，特別是當(dāng)這種干擾幅度較大時(shí)，若不加抑制或消除，就成為假信號(hào)，造成整機(jī)誤動(dòng)作。第8頁(yè)/共31頁(yè)第九頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2010.03 解決尖峰干擾的辦法，一是減小尖峰幅值，一是消除尖峰干擾。減小尖峰的幅值通常在譯碼器的輸出端加電容器吸收干擾信號(hào)，方法簡(jiǎn)單，但它使正常的輸出波形變壞。另外將串行（異步）計(jì)數(shù)器改為同步計(jì)數(shù)器，由于延遲時(shí)間的減小，也會(huì)減小這種干擾。但由于觸發(fā)器的延遲不可能完全一樣，而且每個(gè)觸發(fā)器的負(fù)載大小和布線情況也不相同，因此同步計(jì)數(shù)器各觸發(fā)器不可能絕

12、對(duì)同時(shí)翻轉(zhuǎn)，這樣就不可能徹底消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。所以上述兩種辦法，只能起到抑制作用。解決尖峰干擾的辦法，一是減小尖峰幅值，一是消除尖峰干擾。減小尖峰的幅值通常在譯碼器的輸出端加電容器吸收干擾信號(hào)，方法簡(jiǎn)單，但它使正常的輸出波形變壞。另外將串行（異步）計(jì)數(shù)器改為同步計(jì)數(shù)器，由于延遲時(shí)間的減小，也會(huì)減小這種干擾。但由于觸發(fā)器的延遲不可能完全一樣，而且每個(gè)觸發(fā)器的負(fù)載大小和布線情況也不相同，因此同步計(jì)數(shù)器各觸發(fā)器不可能絕對(duì)同時(shí)翻轉(zhuǎn)，這樣就不可能徹底消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。所以上述兩種辦法，只能起到抑制作用。 14.7.3 解決競(jìng)爭(zhēng)冒險(xiǎn)干擾的途徑解決競(jìng)爭(zhēng)冒險(xiǎn)干擾的途徑第9頁(yè)/共31頁(yè)第十頁(yè)，編輯于星期二：點(diǎn)

13、二十一分。14章章 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2010.03 從根本上解決尖峰干擾的問(wèn)題，就應(yīng)當(dāng)消除產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的根源。由上面分析看出，干擾尖峰的產(chǎn)生是由于編碼狀態(tài)轉(zhuǎn)換時(shí)，觸發(fā)器的輸出在存在競(jìng)爭(zhēng)，從而使譯碼器輸出產(chǎn)生尖峰干擾。所以可以在計(jì)數(shù)器的狀態(tài)編碼上想辦法，如果計(jì)數(shù)器在改變計(jì)數(shù)狀態(tài)時(shí)，只有一個(gè)觸發(fā)器翻轉(zhuǎn)，也就是說(shuō)從根本上解決尖峰干擾的問(wèn)題，就應(yīng)當(dāng)消除產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的根源。由上面分析看出，干擾尖峰的產(chǎn)生是由于編碼狀態(tài)轉(zhuǎn)換時(shí)，觸發(fā)器的輸出在存在競(jìng)爭(zhēng)，從而使譯碼器輸出產(chǎn)生尖峰干擾。所以可以在計(jì)數(shù)器的狀態(tài)編碼上想辦法，如果計(jì)數(shù)器在改變計(jì)數(shù)狀態(tài)時(shí)，只有一個(gè)觸發(fā)器翻轉(zhuǎn)，也就是說(shuō)計(jì)數(shù)器的編

14、碼是鄰接的計(jì)數(shù)器的編碼是鄰接的，就不會(huì)存在競(jìng)爭(zhēng)，也就不會(huì)出現(xiàn)干擾尖峰（競(jìng)爭(zhēng)冒險(xiǎn)）。，就不會(huì)存在競(jìng)爭(zhēng)，也就不會(huì)出現(xiàn)干擾尖峰（競(jìng)爭(zhēng)冒險(xiǎn)）。 第10頁(yè)/共31頁(yè)第十一頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2010.03 第二種辦法是不用譯碼器，使計(jì)數(shù)器的觸發(fā)器第二種辦法是不用譯碼器，使計(jì)數(shù)器的觸發(fā)器Q端輸出序列正好符合所需要的序列。這樣就需要端輸出序列正好符合所需要的序列。這樣就需要把輸出序列作為計(jì)數(shù)器的編碼來(lái)進(jìn)行計(jì)數(shù)器的設(shè)計(jì)把輸出序列作為計(jì)數(shù)器的編碼來(lái)進(jìn)行計(jì)數(shù)器的設(shè)計(jì)。如果這一輸出序列的編碼有重復(fù)的狀態(tài)，就需要增加觸發(fā)器作附加位，以區(qū)分重復(fù)的狀態(tài)。如果

15、重復(fù)的狀態(tài)只有兩個(gè)，增加一個(gè)觸發(fā)器即可，如重復(fù)的狀態(tài)有四個(gè)就需要增加兩個(gè)觸發(fā)器。增加附加位后計(jì)數(shù)器的設(shè)計(jì)就可按常規(guī)進(jìn)行了。如果這一輸出序列的編碼有重復(fù)的狀態(tài)，就需要增加觸發(fā)器作附加位，以區(qū)分重復(fù)的狀態(tài)。如果重復(fù)的狀態(tài)只有兩個(gè)，增加一個(gè)觸發(fā)器即可，如重復(fù)的狀態(tài)有四個(gè)就需要增加兩個(gè)觸發(fā)器。增加附加位后計(jì)數(shù)器的設(shè)計(jì)就可按常規(guī)進(jìn)行了。 第11頁(yè)/共31頁(yè)第十二頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2010.0310.3 SSIC同步時(shí)序數(shù)字電路的設(shè)同步時(shí)序數(shù)字電路的設(shè)計(jì)計(jì) 第12頁(yè)/共31頁(yè)第十三頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電

16、觸發(fā)器和時(shí)序邏輯電路路 2010.03 同步時(shí)序數(shù)字電路的設(shè)計(jì)過(guò)程基本上與時(shí)序數(shù)字電路的分析過(guò)程相反。先給出一個(gè)設(shè)計(jì)的邏輯要求，根據(jù)這個(gè)要求確定電路的狀態(tài)轉(zhuǎn)換表，根據(jù)狀態(tài)轉(zhuǎn)換表即可確定驅(qū)動(dòng)方程，根據(jù)驅(qū)動(dòng)方程即可畫出所設(shè)計(jì)的時(shí)序數(shù)字電路的邏輯圖。下面以同步時(shí)序數(shù)字電路的設(shè)計(jì)過(guò)程基本上與時(shí)序數(shù)字電路的分析過(guò)程相反。先給出一個(gè)設(shè)計(jì)的邏輯要求，根據(jù)這個(gè)要求確定電路的狀態(tài)轉(zhuǎn)換表，根據(jù)狀態(tài)轉(zhuǎn)換表即可確定驅(qū)動(dòng)方程，根據(jù)驅(qū)動(dòng)方程即可畫出所設(shè)計(jì)的時(shí)序數(shù)字電路的邏輯圖。下面以BCD8421碼同步計(jì)數(shù)器為例什么同步時(shí)序數(shù)字電路的的設(shè)計(jì)步驟。碼同步計(jì)數(shù)器為例什么同步時(shí)序數(shù)字電路的的設(shè)計(jì)步驟。 確定觸發(fā)器的級(jí)數(shù)和類型確

17、定觸發(fā)器的級(jí)數(shù)和類型 確定狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換條件表確定狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換條件表 確定數(shù)據(jù)端的驅(qū)動(dòng)方程式確定數(shù)據(jù)端的驅(qū)動(dòng)方程式 畫出邏輯圖畫出邏輯圖 校驗(yàn)校驗(yàn) 第13頁(yè)/共31頁(yè)第十四頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2010.0310.3.1.1 確定觸發(fā)器的級(jí)數(shù)和類型確定觸發(fā)器的級(jí)數(shù)和類型 如果用如果用n表示觸發(fā)器的級(jí)數(shù)，則該時(shí)序數(shù)字電路的狀態(tài)數(shù)最多為表示觸發(fā)器的級(jí)數(shù)，則該時(shí)序數(shù)字電路的狀態(tài)數(shù)最多為N=2n，則相當(dāng)二進(jìn)制計(jì)數(shù)器；若，則相當(dāng)二進(jìn)制計(jì)數(shù)器；若 2n-1N2n則必須舍去多余的狀態(tài)。例如則必須舍去多余的狀態(tài)。例如N=10，應(yīng)，應(yīng)n

18、=4， 24=16N=1016-10=6，多余的六個(gè)狀態(tài)應(yīng)舍去。，多余的六個(gè)狀態(tài)應(yīng)舍去。 所以設(shè)計(jì)所以設(shè)計(jì)BCD8421碼計(jì)數(shù)器應(yīng)采用四級(jí)觸發(fā)器，且舍去最后的六個(gè)狀態(tài)。對(duì)于同步計(jì)數(shù)器來(lái)說(shuō)，碼計(jì)數(shù)器應(yīng)采用四級(jí)觸發(fā)器，且舍去最后的六個(gè)狀態(tài)。對(duì)于同步計(jì)數(shù)器來(lái)說(shuō)，N不管等于幾，其分析方法和設(shè)計(jì)原則都是一致的。不管等于幾，其分析方法和設(shè)計(jì)原則都是一致的。 10.3.1 設(shè)計(jì)設(shè)計(jì)BCD8421碼同步計(jì)數(shù)器碼同步計(jì)數(shù)器 產(chǎn)品一般只提供產(chǎn)品一般只提供JK觸發(fā)器觸發(fā)器和和D觸發(fā)器觸發(fā)器，由于，由于JK觸發(fā)器的邏輯功能最齊全，設(shè)計(jì)結(jié)果往往比較簡(jiǎn)單，所以經(jīng)常用觸發(fā)器的邏輯功能最齊全，設(shè)計(jì)結(jié)果往往比較簡(jiǎn)單，所以經(jīng)常用

19、JK觸發(fā)器，但在大規(guī)模集成電路中則經(jīng)常采用觸發(fā)器，但在大規(guī)模集成電路中則經(jīng)常采用D觸發(fā)器。觸發(fā)器。 第14頁(yè)/共31頁(yè)第十五頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電觸發(fā)器和時(shí)序邏輯電路路 2010.0310.3.1.2 確定狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換條件表確定狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換條件表 將將BCD8421BCD8421碼列于狀態(tài)轉(zhuǎn)換真值表中左側(cè)，并根據(jù)碼列于狀態(tài)轉(zhuǎn)換真值表中左側(cè)，并根據(jù)原狀態(tài)確定新?tīng)顟B(tài)，原狀態(tài)確定新?tīng)顟B(tài)，新?tīng)顟B(tài)新?tīng)顟B(tài)實(shí)際上是把原態(tài)的第一行實(shí)際上是把原態(tài)的第一行，即初始狀態(tài)，即初始狀態(tài)00000000拿到下面放在最后一行，其余狀態(tài)拿到下面放在最后一行，其余狀態(tài)依前向

20、上串一行而得到的?；蛘哒f(shuō)狀態(tài)序依前向上串一行而得到的?；蛘哒f(shuō)狀態(tài)序0 0轉(zhuǎn)換到態(tài)序轉(zhuǎn)換到態(tài)序1 1，態(tài)序態(tài)序1 1就是態(tài)序就是態(tài)序0 0的新?tīng)顟B(tài)；態(tài)序的新?tīng)顟B(tài)；態(tài)序1 1轉(zhuǎn)化到態(tài)序轉(zhuǎn)化到態(tài)序2 2，態(tài)序，態(tài)序2 2就就是態(tài)序是態(tài)序1 1的新?tīng)顟B(tài)，的新?tīng)顟B(tài)，直至態(tài)序，直至態(tài)序9 9轉(zhuǎn)換到態(tài)序轉(zhuǎn)換到態(tài)序0 0，從，從面完成一個(gè)循環(huán)。面完成一個(gè)循環(huán)。 有了原狀態(tài)與新?tīng)顟B(tài)的對(duì)應(yīng)關(guān)系，就不難通過(guò)被選用有了原狀態(tài)與新?tīng)顟B(tài)的對(duì)應(yīng)關(guān)系，就不難通過(guò)被選用觸發(fā)器的派生表觸發(fā)器的派生表得出數(shù)據(jù)輸入端的得出數(shù)據(jù)輸入端的“0 0”、“1 1”值。表的右值。表的右側(cè)就是按側(cè)就是按JKJK觸發(fā)器做出的狀態(tài)轉(zhuǎn)換表。觸發(fā)器做出

21、的狀態(tài)轉(zhuǎn)換表。 0000101 100 0000100190 0011001100081111 10000111700 0 10111011060 10 1 0110010150 0 01010101004 1101 010000113 0 00 1001100102 1001 001000011 0001000100000KDKCKBKAJDJCJBJA新?tīng)顟B(tài)原狀態(tài)QDQCQBQA態(tài)序QCQDQB QA000 000 000 011 1n+QnQnKnJ010001110110 第15頁(yè)/共31頁(yè)第十六頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 201

22、0.0310.3.1.3 確定數(shù)據(jù)端的驅(qū)動(dòng)方程式確定數(shù)據(jù)端的驅(qū)動(dòng)方程式 用卡諾圖即可求出驅(qū)動(dòng)方程式，以用卡諾圖即可求出驅(qū)動(dòng)方程式，以D、C、B、A作為邏輯變量，將相應(yīng)的作為邏輯變量，將相應(yīng)的J列和列和K列的列的“”、“”值移入對(duì)應(yīng)的最小項(xiàng)的格子中即可作出卡諾圖，舍去的六項(xiàng)可按約束項(xiàng)處理，結(jié)果如下：值移入對(duì)應(yīng)的最小項(xiàng)的格子中即可作出卡諾圖，舍去的六項(xiàng)可按約束項(xiàng)處理，結(jié)果如下： 0 0 0 0 0 0 0 01 10 0 1 1 1 1 0 0 0 0 0 0 0 00 0 0 01 0 0 1 0 0 1 19 9 0 0 0 0 0 0 1 11 0 0 11 0 0 11 0 0 1 0 0

23、 0 08 8 1 1 1 1 1 1 1 1 1 0 0 01 0 0 00 1 1 0 1 1 1 17 7 0 0 0 0 0 0 1 10 1 1 10 1 1 10 1 1 0 1 1 0 06 6 0 0 1 1 0 0 1 1 0 1 1 00 1 1 00 1 0 0 1 0 1 15 5 0 0 0 0 0 0 1 10 1 0 10 1 0 10 1 0 0 1 0 0 04 4 1 1 1 1 0 1 0 1 0 1 0 00 1 0 00 0 1 0 0 1 1 13 3 0 0 0 0 0 0 1 10 0 1 10 0 1 10 0 1 0 0 1 0 02 2 1

24、 1 0 0 1 0 0 1 0 0 1 00 0 1 00 0 0 0 0 0 1 11 1 0 0 0 0 0 0 1 10 0 0 10 0 0 10 0 0 0 0 0 0 00 0 K KD D K KC C K KB B K KA A J JD D J JC C J JB B J JA A 新?tīng)顟B(tài)新?tīng)顟B(tài)Q QD DQ QC CQ QB BQ QA A原狀態(tài)原狀態(tài)Q QD D Q QC C Q QB B Q QA A態(tài)態(tài)序序1111110110100111111011010010110100ABQQCDQQA1JA1K11101101000111011010000000DABQQJA

25、BQK第16頁(yè)/共31頁(yè)第十七頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2010.03 用卡諾圖即可求出驅(qū)動(dòng)方程式，以用卡諾圖即可求出驅(qū)動(dòng)方程式，以D、C、B、A作為邏輯變量，將相應(yīng)的作為邏輯變量，將相應(yīng)的J列和列和K列的列的“”、“”值移入對(duì)應(yīng)的最小項(xiàng)的格子中即可作出卡諾圖，舍去的六項(xiàng)可按約束項(xiàng)處理，結(jié)果如下：值移入對(duì)應(yīng)的最小項(xiàng)的格子中即可作出卡諾圖，舍去的六項(xiàng)可按約束項(xiàng)處理，結(jié)果如下： 0 0 0 0 0 0 0 01 10 0 1 1 1 1 0 0 0 0 0 0 0 00 0 0 01 0 0 1 0 0 1 19 9 0 0 0 0 0 0

26、 1 11 0 0 11 0 0 11 0 0 1 0 0 0 08 8 1 1 1 1 1 1 1 1 1 0 0 01 0 0 00 1 1 0 1 1 1 17 7 0 0 0 0 0 0 1 10 1 1 10 1 1 10 1 1 0 1 1 0 06 6 0 0 1 1 0 0 1 1 0 1 1 00 1 1 00 1 0 0 1 0 1 15 5 0 0 0 0 0 0 1 10 1 0 10 1 0 10 1 0 0 1 0 0 04 4 1 1 1 1 0 1 0 1 0 1 0 00 1 0 00 0 1 0 0 1 1 13 3 0 0 0 0 0 0 1 10 0 1

27、 10 0 1 10 0 1 0 0 1 0 02 2 1 1 0 0 1 0 0 1 0 0 1 00 0 1 00 0 0 0 0 0 1 11 1 0 0 0 0 0 0 1 10 0 0 10 0 0 10 0 0 0 0 0 0 00 0 K KD D K KC C K KB B K KA A J JD D J JC C J JB B J JA A 新?tīng)顟B(tài)新?tīng)顟B(tài)Q QD DQ QC CQ QB BQ QA A原狀態(tài)原狀態(tài)Q QD D Q QC C Q QB B Q QA A態(tài)態(tài)序序11011010011011010010110100ABQQCDQQ00000000BACQQJBACQ

28、QK第17頁(yè)/共31頁(yè)第十八頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2010.03 用卡諾圖即可求出驅(qū)動(dòng)方程式，以用卡諾圖即可求出驅(qū)動(dòng)方程式，以D、C、B、A作為邏輯變量，將相應(yīng)的作為邏輯變量，將相應(yīng)的J列和列和K列的列的“”、“”值移入對(duì)應(yīng)的最小項(xiàng)的格子中即可作出卡諾圖，舍去的六項(xiàng)可按約束項(xiàng)處理，結(jié)果如下：值移入對(duì)應(yīng)的最小項(xiàng)的格子中即可作出卡諾圖，舍去的六項(xiàng)可按約束項(xiàng)處理，結(jié)果如下： 0 0 0 0 0 0 0 01 10 0 1 1 1 1 0 0 0 0 0 0 0 00 0 0 01 0 0 1 0 0 1 19 9 0 0 0 0 0 0

29、1 11 0 0 11 0 0 11 0 0 1 0 0 0 08 8 1 1 1 1 1 1 1 1 1 0 0 01 0 0 00 1 1 0 1 1 1 17 7 0 0 0 0 0 0 1 10 1 1 10 1 1 10 1 1 0 1 1 0 06 6 0 0 1 1 0 0 1 1 0 1 1 00 1 1 00 1 0 0 1 0 1 15 5 0 0 0 0 0 0 1 10 1 0 10 1 0 10 1 0 0 1 0 0 04 4 1 1 1 1 0 1 0 1 0 1 0 00 1 0 00 0 1 0 0 1 1 13 3 0 0 0 0 0 0 1 10 0 1

30、10 0 1 10 0 1 0 0 1 0 02 2 1 1 0 0 1 0 0 1 0 0 1 00 0 1 00 0 0 0 0 0 1 11 1 0 0 0 0 0 0 1 10 0 0 10 0 0 10 0 0 0 0 0 0 00 0 K KD D K KC C K KB B K KA A J JD D J JC C J JB B J JA A 新?tīng)顟B(tài)新?tīng)顟B(tài)Q QD DQ QC CQ QB BQ QA A原狀態(tài)原狀態(tài)Q QD D Q QC C Q QB B Q QA A態(tài)態(tài)序序11011010011011010000000000CBADQQQJADQK第18頁(yè)/共31頁(yè)第十九頁(yè)，編

31、輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電觸發(fā)器和時(shí)序邏輯電路路 2010.03第19頁(yè)/共31頁(yè)第二十頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電觸發(fā)器和時(shí)序邏輯電路路 2010.0310.3.1.4 畫出邏輯圖畫出邏輯圖 BCD8421碼同步加法計(jì)數(shù)器邏輯圖碼同步加法計(jì)數(shù)器邏輯圖第20頁(yè)/共31頁(yè)第二十一頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2010.0310.3.1.5 校驗(yàn)校驗(yàn) 按分析計(jì)數(shù)器邏輯功能的方法和步驟進(jìn)行。按分析計(jì)數(shù)器邏輯功能的方法和步驟進(jìn)行。 第21頁(yè)/共31頁(yè)第二十二頁(yè)，編輯于星期二：點(diǎn) 二十一分。

32、14章章 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2010.03 14.1 概述概述 第第14章章 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路第22頁(yè)/共31頁(yè)第二十三頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電觸發(fā)器和時(shí)序邏輯電路路 2010.03 本章典型的時(shí)序邏輯電路，如觸發(fā)器、寄存器、分配器、本章典型的時(shí)序邏輯電路，如觸發(fā)器、寄存器、分配器、計(jì)數(shù)器等，觸發(fā)器是構(gòu)成其他時(shí)序邏輯電路最基礎(chǔ)的電路器件。計(jì)數(shù)器等，觸發(fā)器是構(gòu)成其他時(shí)序邏輯電路最基礎(chǔ)的電路器件。 什么是時(shí)序邏輯電路呢？若在一個(gè)邏輯電路中，現(xiàn)在的輸什么是時(shí)序邏輯電路呢？若在一個(gè)邏輯電路中，現(xiàn)在的輸出不僅僅取決于現(xiàn)在

33、的輸入，而且也取決于過(guò)去的輸入，這樣出不僅僅取決于現(xiàn)在的輸入，而且也取決于過(guò)去的輸入，這樣的邏輯電路就稱為時(shí)序邏輯電路。的邏輯電路就稱為時(shí)序邏輯電路。14.1 概述概述 根據(jù)定義，時(shí)序邏輯電路必須有記住電路過(guò)去狀態(tài)的本領(lǐng)，因?yàn)殡娐愤^(guò)去的輸入就決定了電路過(guò)去的狀態(tài)，所以必須有存儲(chǔ)電路。根據(jù)定義，時(shí)序邏輯電路必須有記住電路過(guò)去狀態(tài)的本領(lǐng)，因?yàn)殡娐愤^(guò)去的輸入就決定了電路過(guò)去的狀態(tài)，所以必須有存儲(chǔ)電路。 時(shí)序邏輯電路由時(shí)序邏輯電路由組合邏輯電路和存儲(chǔ)電路兩部分組合邏輯電路和存儲(chǔ)電路兩部分組成，存儲(chǔ)電路一般由觸發(fā)器組成。組成，存儲(chǔ)電路一般由觸發(fā)器組成。 時(shí)序邏輯電路的方框圖見(jiàn)圖。 圖中的Xn為外部輸入信

34、號(hào)，Pm為輸出信號(hào)，Wk、Yk為內(nèi)部傳輸信號(hào)，W也稱為狀態(tài)控制函數(shù)，Y也稱為狀態(tài)變量。時(shí)序邏輯電路輸出邏輯函數(shù)的一般表達(dá)式為第23頁(yè)/共31頁(yè)第二十四頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2010.03第24頁(yè)/共31頁(yè)第二十五頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2010.03第25頁(yè)/共31頁(yè)第二十六頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2010.03第26頁(yè)/共31頁(yè)第二十七頁(yè)，編輯于星期二：點(diǎn) 二十一分。14章章 觸發(fā)器和時(shí)序邏輯電觸發(fā)器和時(shí)序邏輯電

35、路路 2010.03 觸發(fā)器是時(shí)序數(shù)字電路的重要組成部分。觸發(fā)器是由邏觸發(fā)器是時(shí)序數(shù)字電路的重要組成部分。觸發(fā)器是由邏輯門加反饋線構(gòu)成的，具有存儲(chǔ)數(shù)據(jù)、記憶信息等多種功能輯門加反饋線構(gòu)成的，具有存儲(chǔ)數(shù)據(jù)、記憶信息等多種功能（用觸發(fā)器的（用觸發(fā)器的“0”0”狀態(tài)和狀態(tài)和“1”1”狀態(tài)體現(xiàn)）。狀態(tài)體現(xiàn)）。時(shí)序數(shù)字電路某一個(gè)時(shí)刻的輸出，不時(shí)序數(shù)字電路某一個(gè)時(shí)刻的輸出，不僅僅由該時(shí)刻的輸入所確定，而且和僅僅由該時(shí)刻的輸入所確定，而且和電路過(guò)去的輸入有關(guān)?；蛘哒f(shuō)，某一電路過(guò)去的輸入有關(guān)。或者說(shuō)，某一個(gè)時(shí)刻它的輸出不僅僅與該時(shí)刻的輸個(gè)時(shí)刻它的輸出不僅僅與該時(shí)刻的輸入有關(guān)，而且和電路的狀態(tài)有關(guān)。入有關(guān)，而且和電路的狀態(tài)有關(guān)。 觸發(fā)器的記憶功能可以這樣來(lái)理觸發(fā)器的記憶功能可以這樣來(lái)理解，觸發(fā)器可記住解，觸發(fā)器可記住“0”狀態(tài)或狀態(tài)或“1”狀態(tài)。狀態(tài)。而不象組合數(shù)字電路，當(dāng)前的輸出僅而不象組合數(shù)字電路，當(dāng)前的輸出僅僅由該時(shí)刻的輸入確定，作為時(shí)序數(shù)僅由該時(shí)刻的輸入確定，作為時(shí)序數(shù)字電路的觸發(fā)器，輸入改變，輸出不字電路的觸發(fā)器，輸入改變，輸出不一定就改變，還與電路的原狀態(tài)有關(guān)。一定就改變，