畢業(yè)論文正弦信號發(fā)生器設計說明

1、 . PAGE41 / NUMPAGES48 . 本科畢業(yè)論文（設計）題目：正弦信號發(fā)生器的設計院（系）：機電學院 專業(yè)：電子信息工程2012年 6 月本科生畢業(yè)論文（設計）原創(chuàng)性聲明本人以信譽聲明：所呈交的畢業(yè)論文（設計）是在導師指導下進行的研究工作與取得的研究成果，論文中引用他人的文獻、數(shù)據(jù)、圖件、資料均已明確標注出，論文中的結論和結果為本人獨立完成，不包含他人成果與為獲得中國地質(zhì)大學或其他教育機構的學位或證書而使用過的材料。與我一同工作的同志對本研究所做的任何貢獻均已在論文中作了明確的說明并表示了意。 畢業(yè)論文作者（簽字）： 簽字日期 年 月 日 摘 要信號發(fā)生器是科研、教學實驗與各種電

2、子測量技術中很重要的一種信號源，隨著科學技術的迅速發(fā)展，對信號源的要求也越來越高：要求信號源的頻率穩(wěn)定度、準確度與分辨率要高、以適應各種高精度的測量。為了滿足這種高的要求，各國都在研制一些頻率合成信號源，這種信號源一般都是由一個高穩(wěn)定度和高準確度的標準參考頻率源，采用鎖相技術產(chǎn)生千百萬個具有同一穩(wěn)定度和準確度的頻率信號源，為了達到高的分辨率往往要采用多個鎖相環(huán)和小數(shù)分頻技術，因此使電路復雜、設備體積圈套、成本較高，傳統(tǒng)的頻率合成器由于采用倍頻、分頻、混頻和濾波環(huán)節(jié)，使頻率合成技術（DDS），與傳統(tǒng)的頻率合成技術相比，DDS具有頻率分辨率高、頻率轉變速度快、輸出相位連續(xù)、相位噪聲低、可編程和全數(shù)

3、字化、便于集成等突出優(yōu)點、成為現(xiàn)代頻率合成技術中的佼佼者，得到越來越廣泛的應用，成為眾多電子系統(tǒng)中不可缺少的組成部分。目前使用波形發(fā)生器大部分是利用分立元件組成的起體積大，可靠性差，準確度低。本設計介紹一種以AT89S52、AD9851為核心器件，配置相應的外設與接口電路，用C語言開發(fā)完成的DDS正弦信號發(fā)生器。AD9851是一款專業(yè)級的正弦信號產(chǎn)生器件。它的特點是電路整體結構簡單，輸出信號波形好，控制簡單，而且易于實現(xiàn)程控。此次設計的信號發(fā)生器的輸出頻率圍為：1KHZ100HZ，同時具有頻率設置功能，步長為100HZ，且輸出電壓幅度在50歐姆負載上電壓峰峰值不小于1伏。我的畢業(yè)設計的核心任務

4、是在一定的硬件基礎上進行軟件的編寫。包括后期的整機測試與調(diào)試，并且在完成調(diào)試之后，進行了PCB板的設計并完成PCB板的焊接調(diào)試。我在畢業(yè)設計的論文中用第二、三、四章分別闡述了此次設計的原理、硬件電路設計以與軟件設計，并在第五章對此信號發(fā)生器進行了測試分析。關鍵詞：單片機，AD9851，DDSAbstractSignal generator is a research, teaching experiments and a variety of electronic measurement technology is very important as a signal source, with

5、 the rapid development of science and technology, demands on the signal source more and more require the signal source frequency stability, higher accuracy and resolution to suit a variety of high-precision measurements, in order to meet this high demand, all countries in the development of a number

6、 of frequency synthesized signal source, such sources are normally a high stability and high accuracy degree of standard reference frequency source, using phase-locked with the same technologies used to produce millions of a degree of stability and accurate frequency signal source, in order to achie

7、ve high resolution and often using multiple phase-locked loop fractional-N technology, the circuit complex equipment trap volume, high cost, the traditional frequency synthesizer used as multiplier, divider, mixer and filter links, so that frequency synthesis (DDS), and compared to the conventional

8、frequency synthesis, DDS has a frequency resolution high frequency changes in speed, the output phase continuous, low phase noise, programmable and fully digital, easy integration and other advantages, become a modern leader in synthesizer technology, get more and more widely used, a large number of

9、 electronic systems an indispensable component. This article describes a kind of AT89S52 and AD9851 as the core component of the DDS sine wave generator. AD9851 is a highly professional sine signal generation device. It features, as described above, the circuit structure is simple, the output signal

10、 waveform is good, control is simple and easy to implement program-controlled. AT89S52 and AD9851 will be detailed in the body of the note. The core mission of my graduation project is writing the software on the base of the hardware. Including the latter part of the whole testing and debugging, and

11、 after the completion of the debugging PCB board design and complete the welding of the PCB board debugging In my graduate design thesis, I described the principle of the design of hardware circuit and software design in the third and forth chapter。The fifth chapter describe the test data obtained f

12、rom the signal generator.Key words： DDS, MCU, AD9851目錄 TOC o 1-3 h z u HYPERLINK l _Toc326685186第一章 緒論 PAGEREF _Toc326685186 h 1HYPERLINK l _Toc3266851871.1課題背景 PAGEREF _Toc326685187 h 1HYPERLINK l _Toc3266851881.2研究現(xiàn)狀 PAGEREF _Toc326685188 h 1HYPERLINK l _Toc3266851891.3發(fā)展方向 PAGEREF _Toc326685189 h

13、 3HYPERLINK l _Toc3266851901.4畢業(yè)設計容 PAGEREF _Toc326685190 h 3HYPERLINK l _Toc326685191第二章 系統(tǒng)原理分析 PAGEREF _Toc326685191 h 4HYPERLINK l _Toc3266851922.1 正弦信號發(fā)生器的基本原理 PAGEREF _Toc326685192 h 4HYPERLINK l _Toc3266851932.2 DDS的基本工作原理 PAGEREF _Toc326685193 h 4HYPERLINK l _Toc3266851942.3 DDS的相關計算 PAGEREF

14、_Toc326685194 h 6HYPERLINK l _Toc326685195第三章 硬件電路設計 PAGEREF _Toc326685195 h 7HYPERLINK l _Toc3266851963.1系統(tǒng)結構 PAGEREF _Toc326685196 h 7HYPERLINK l _Toc3266851973.2正弦信號發(fā)生器方案設計 PAGEREF _Toc326685197 h 7HYPERLINK l _Toc3266851983.3方案論證 PAGEREF _Toc326685198 h 8HYPERLINK l _Toc3266851993.4 單片機最小系統(tǒng)模塊 PA

15、GEREF _Toc326685199 h 8HYPERLINK l _Toc3266852003.4.1 AT89S52單片機簡介 PAGEREF _Toc326685200 h 8HYPERLINK l _Toc3266852013.4.2 單片機模塊電路圖 PAGEREF _Toc326685201 h 10HYPERLINK l _Toc3266852023.5 AD9851與外圍模塊 PAGEREF _Toc326685202 h 11HYPERLINK l _Toc3266852033.5.1 AD9851芯片簡介 PAGEREF _Toc326685203 h 11HYPERLI

16、NK l _Toc3266852043.5.2引腳功能描述 PAGEREF _Toc326685204 h 11HYPERLINK l _Toc3266852053.5.3 AD9851的控制字與控制時序 PAGEREF _Toc326685205 h 13HYPERLINK l _Toc3266852063.5.4 AD9851模塊電路圖 PAGEREF _Toc326685206 h 13HYPERLINK l _Toc3266852073.6 LCD顯示模塊 PAGEREF _Toc326685207 h 14HYPERLINK l _Toc3266852083.6.1接口信號說明 PA

17、GEREF _Toc326685208 h 14HYPERLINK l _Toc3266852093.6.2 基本操作時序 PAGEREF _Toc326685209 h 14HYPERLINK l _Toc3266852103.6.3狀態(tài)字說明 PAGEREF _Toc326685210 h 14HYPERLINK l _Toc3266852113.6.4 LCD模塊電路圖 PAGEREF _Toc326685211 h 15HYPERLINK l _Toc3266852123.7 電源模塊 PAGEREF _Toc326685212 h 15HYPERLINK l _Toc32668521

18、3第四章 軟件程序設計 PAGEREF _Toc326685213 h 16HYPERLINK l _Toc3266852144.1主程序 PAGEREF _Toc326685214 h 16HYPERLINK l _Toc3266852154.2定時器/計數(shù)器0中斷子程序 PAGEREF _Toc326685215 h 18HYPERLINK l _Toc3266852164.3 AD9851寫數(shù)據(jù)與命令子程序 PAGEREF _Toc326685216 h 20HYPERLINK l _Toc326685217第五章 測試數(shù)據(jù)與分析 PAGEREF _Toc326685217 h 23HY

19、PERLINK l _Toc3266852185.1 測試使用儀器 PAGEREF _Toc326685218 h 23HYPERLINK l _Toc3266852195.2 測試方法 PAGEREF _Toc326685219 h 23HYPERLINK l _Toc3266852205.3 測試數(shù)據(jù) PAGEREF _Toc326685220 h 24HYPERLINK l _Toc3266852215.4 測試結果分析 PAGEREF _Toc326685221 h 28HYPERLINK l _Toc326685222結束語 PAGEREF _Toc326685222 h 29HYP

20、ERLINK l _Toc326685223致詞 PAGEREF _Toc326685223 h 30HYPERLINK l _Toc326685224參考文獻 PAGEREF _Toc326685224 h 31HYPERLINK l _Toc326685225附錄一 電路原理圖 PAGEREF _Toc326685225 h 32HYPERLINK l _Toc326685226附錄二 電路PCB圖 PAGEREF _Toc326685226 h 33HYPERLINK l _Toc326685227附錄三 程序清單 PAGEREF _Toc326685227 h 34第一章 緒論1.1課

21、題背景DDS技術目前已成為頻率合成技術發(fā)展的主流方向，它高度的集成性，對于簡化電子系統(tǒng)的設計方案，降低硬件的復雜程度，提高系統(tǒng)的整機性能意義重大。用這種方法產(chǎn)生線性調(diào)頻信號與其它復雜波形信號的技術日益受到重視，并得到廣泛的應用。近年來，隨著直接數(shù)字頻率合成技術(direct digital frequency synthesis，簡稱DDS)的發(fā)展，基于DDS技術的合成信號發(fā)生器，在正弦信號源的設計與使用中日益廣泛它與以往的射頻信號源、鎖相信號源和模擬頻率合成信號源相比較，其頻率分辨率高，指定頻率的重復性好，而且易于程序控制DDS技術的原理主要是通過相位與幅度的對應關系實現(xiàn)的，由于不同的控制字

22、對應相位累加器中不同的相位累加速度，用此速度從正弦幅值表中進行查詢，獲得指定的幅度序列，最后通過數(shù)模轉換輸出。1.2研究現(xiàn)狀在頻率合成（FS, Frequency Synthesis）領域中，常用的頻率合成技術有模擬鎖相環(huán)、數(shù)字鎖相環(huán)、小數(shù)分頻鎖相環(huán)（fractional-N PLL Synthesis）等，直接數(shù)字合成(Direct Digital SynthesisDDS)是近年來新的 FS 技術。單片集成的 DDS 產(chǎn)品是一種可代替鎖相環(huán)的快速頻率合成器件。DDS是產(chǎn)生高精度、快速變換頻率、輸出波形失真小的優(yōu)先選用技術。DDS 以穩(wěn)定度高的參考時鐘為參考源，通過精密的相位累加器和數(shù)字信號

23、處理，通過高速D/A變換器產(chǎn)生所需的數(shù)字波形（通常是正弦波形），這個數(shù)字波經(jīng)過一個模擬濾波器后，得到最終的模擬信號波形。通過高速DAC產(chǎn)生數(shù)字正弦數(shù)字波形，通過帶通濾波器后得到一個對應的模擬正弦波信號，最后該模擬正弦波與一門限進行比較得到方波時鐘信號。DDS 系統(tǒng)一個顯著的特點就是在數(shù)字處理器的控制下能夠精確而快速地處理頻率和相位。除此之外，DDS 的固有特性還包括：相當好的頻率和相位分辨率（頻率的可控圍達Hz 級，相位控制小于 0.09）,能夠進行快速的信號變換（輸出 DAC 的轉換速率300 百萬次/秒）。這些特性使DDS在軍事雷達和通信系統(tǒng)中應用日益廣泛。其實，以前DDS價格昂貴、功耗大

24、（以前的功耗達Watt級） 、DAC器件轉換速率不高，應用受到限制，因此只用于高端設備和軍事上。隨著數(shù)字技術和半導體工業(yè)的發(fā)展，DDS芯片能集成包括高速DAC器件在的部件，其功耗降低到mw級（AD9851在3.3v時功耗為 650mW），功能增加了，價格便宜。因此，DDS 也獲得廣泛的應用：現(xiàn)代電子器件、通信技術、醫(yī)學成像、無線、PCS/PCN系統(tǒng)、雷達、衛(wèi)星通信。 由于DDS的諸多優(yōu)點，它得到了非常廣泛的應用。在數(shù)字調(diào)制方面，它可以用來實現(xiàn)FSK，QPSK,8PSK等調(diào)制。在雷達頻率源方面，它可以實現(xiàn)多點，窄步長，高相噪的頻率源以與線性調(diào)頻頻率源。在擴頻通信方面，可以實現(xiàn)CDMA/FH工作方

25、式以與任意規(guī)律的調(diào)頻模式。所以，研究DDS在各個領域的應用以與實現(xiàn)是一個非常有意義和前途的課題。下文舉出了DDS的幾個具體的應用： DDS作為分頻器在PLL中的應用 PLL電路對輸入信號相當于一個窄帶跟蹤濾波器，因此將DDS輸出信號作為參考信號驅(qū)動一個PLL后，不但可以大大抑制雜散信號，還可以方便地將頻率信 號倍頻提高，但采取該方法會使輸出信號的相位噪聲惡化。而如果在環(huán)路中將壓控振蕩器的輸出信號作為DDS的輸入信號，DDS在電路中就成為一個分辨率極高的分頻器，不僅能利用環(huán)路實現(xiàn)雜散抑制，同時也可使輸出信號的相位噪聲降低，而且由于不必采用高頻晶體振蕩器，系統(tǒng)成本也會大大降低，并很容易使整個電路采

26、用混合電路工藝進行系統(tǒng)集成3。 寬帶跳頻頻率合成器設計方案 采用 DDS+DS組合方式，可實現(xiàn)寬帶DDS頻率合成器。它由晶體振蕩器、控制電路、DDS、倍頻器、帶通濾波器、功率放大器等電路組成，DDS可選用AD9854作為頻率合成器核心器件，它的系統(tǒng)時鐘高達300MHz，頻率分辨率為1mHz，100M并口編程速率以與較高雜散抑制度。AD9854的優(yōu)良性能使超高速頻率合成器實現(xiàn)成為可能。晶體振蕩器輸出經(jīng)AD9854置的倍頻器七倍頻后，DDS以七倍晶體振蕩頻率作為系統(tǒng)時鐘。為了簡化電路、提高頻率切換時間，DDS輸出信號經(jīng)過一個帶通濾波器后，驅(qū)動九倍頻器鏈作為頻率合成器的輸出。帶通濾波器BPF1后插入

27、的放大器的作用是增加DDS輸出信號幅度，提高倍頻器的效率，同時在兩級倍頻器后加入兩個五階通濾波器來抑制帶外雜散，頻率合成器輸出信號f0為9Fdds。DDS在雷達和電子對抗中的應用頻率捷變雷達是指脈沖載頻（脈沖，脈沖間或脈沖組間)快速有規(guī)律或隨機 變化的雷達，它比普通雷達具有更強的抗干擾能力，并有增加雷達探測距離、提高跟蹤精度、改善角度和距離分辨力以與避免雷達之間相互干擾等優(yōu)點，近年來得到了廣泛重視。頻率捷變雷達包括兩大類：相參頻率捷變雷達和非相參頻率捷變雷達。在頻率捷變雷達中，由于每次發(fā)射出去的脈沖載頻在快速變化，為了使混頻后的信號為一個固定中頻，就要求有一個隨磁控管頻率快速變化的本振源 ，由

28、于DDS具有精度高、轉換快、穩(wěn)定性好等優(yōu)點，使得本振源具有較高的穩(wěn)定性 和跟蹤精度?？梢詮V泛應用于相參頻率捷變雷達、非相參頻率捷變雷達和自適應頻率捷變雷達系統(tǒng)中。在電子對抗中，對雷達施放有源干擾，是對雷達進行考驗的主要手段之一，這就要求現(xiàn)代干擾機必須性能優(yōu)良，不斷地提高自動化和自適應能力，來達到最佳的目的。將 DS應用到干擾機中，可以有效地提高其干擾樣式的控制能力，使干擾機具有足夠快的引導時間等優(yōu)點。1.3發(fā)展方向 近年來隨著GSM、GPRS、 3G、B1ueTooth乃至己經(jīng)提出標準的4G等移動通信以與LMDS、無線本地環(huán)路等無線接入的發(fā)展，同時加上合成孔徑雷達、多普勒沖雷達等現(xiàn)代軍事、國防

29、、航空航天等在科技上的不斷創(chuàng)新與進步，世界各國非常重視頻率合成器的發(fā)展。所有的這些社會需求以與微電子技術、計算機技術、信號處理技術等本身的不斷進步都極大刺激了頻率合成器技術的發(fā)展?？梢灶A料，隨著低價格、高時鐘頻率、高性能的新一代DDS芯片的問世，DDS的應用前景將不可估量！1.4畢業(yè)設計容本次畢業(yè)設計容為設計一個正弦信號發(fā)生器。發(fā)生器的參數(shù)要求為：輸出頻率圍：1Khz100hz；具有頻率調(diào)整功能，調(diào)整步長為100hz；輸出電壓幅度：在50歐姆負載上電壓峰峰值不小于1伏。并要求以單片機AT89S52控制，DDS芯片AD9851為核心，配置相應的外設與接口電路，用C語言開發(fā)，完成一個正弦信號發(fā)生器

30、。第二章 系統(tǒng)原理分析2.1 正弦信號發(fā)生器的基本原理根據(jù)系統(tǒng)的功能要求，控制系統(tǒng)采用AT89S52單片機，正弦信號發(fā)生模塊采用AD9851。AD9851是專業(yè)的正弦信號發(fā)生器件。通過單片機對AD9851的控制可以輸出不同頻率的正弦波。并且可以通過LCD顯示頻率值，以便于更好的實現(xiàn)人機界面。2.2 DDS的基本工作原理DDS是一種運用數(shù)字技術來實現(xiàn)產(chǎn)生信號的方法，它從相位概念出發(fā)直接合成所需波形的一種頻率合成技術。一般由相位累加器、正弦查詢表、數(shù)模轉換器（DAC）、低通濾波器（LPF）和參考時鐘源等組成2。如圖2.2所示。N 位全加器累加寄存器波形存儲器D/A轉換器基準時鐘clkf地址值相位步

31、進量Y(頻率數(shù)據(jù))XLPFoutfdata地址計算單元相位累加器N 位全加器累加寄存器波形存儲器D/A轉換器基準時鐘clkf地址值相位步進量Y(頻率數(shù)據(jù))XLPFoutfdata地址計算單元相位累加器圖2.2 DDS工作原理圖每來一個時鐘脈沖Fclk，N位加法器將頻率控制數(shù)據(jù)X與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結果Y送至累加寄存器的輸入端。累加寄存器一方面將在上一時鐘周期作用后所產(chǎn)生的新的相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一時鐘的作用下繼續(xù)與頻率控制數(shù)據(jù)X相加；另一方面將這個值作為取樣地址值送入幅度/相位轉換電路，幅度/相位轉換電路根據(jù)這個地址輸出相應的波形數(shù)據(jù)。最后經(jīng)D

32、/A轉換器和低通濾波器將波形數(shù)據(jù)轉換成所需要的模擬波形。相位累加器在基準時鐘的作用下，進行線性相位累加，當相位累加器加滿量時就會產(chǎn)生一次溢出，這樣就完成了一個周期，這個周期也就是DDS信號的頻率周期。用相位累加器輸出的數(shù)據(jù)作為波形存儲器（ROM）的相位取樣地址。這樣就可以把存儲在波形存儲器的波形抽樣值（二進制編碼）經(jīng)查找表查出，完成相位到幅值轉換。波形存儲器的輸出送到D/A轉換器，D/A轉換器將數(shù)字量形式的波形幅值轉換成所要求合成的頻率的模擬量形式信號。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號。DDS在相對帶寬、頻率轉換時間、頻率轉換時間、相位連續(xù)性、正交輸出以與集成化

33、等一系列性能指標方面遠遠超過了傳統(tǒng)頻率合成技術所能達到的水平，為系統(tǒng)提供了優(yōu)于模擬信號源的性能。DDS頻率合成的特點有9：輸出頻率相對帶寬較寬輸出頻率帶寬為50%Fi（理論值）。但考慮到低通濾波器的特性和設計難度以與對輸出信號雜散的抑制，實際的輸出頻率帶寬仍能達到40%Fi.頻率轉換時間短DDS是一個開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，這種結構使得DDS的頻率轉換時間極短。事實上，在DDS的頻率控制字改變之后，需經(jīng)過一個時鐘周期之后按照新的相位增量累加，才能實現(xiàn)頻率的轉換。因此，頻率轉換的時間等于頻率控制字的傳輸時間，也就是一個時鐘周期的時間。時鐘頻率越高，轉換時間越短。DDS的頻率轉換時間可達到納秒數(shù)

34、量級，比使用其它的頻率合成方法都要短數(shù)個數(shù)量級。頻率分辨率極高若時鐘Fi的頻率不變，DDS的頻率分辨率就由相位累加器的位數(shù)N決定。只要增加相位累加器的位數(shù)N即可獲得任意小的頻率分辨率。目前，大多數(shù)DDS的分辨率在1Hz數(shù)量級，許多小于1mHz甚至更小。相位變化連續(xù)改變DDS輸出頻率，實際上改變的每一個時鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號相位的連續(xù)性。輸出波形的靈活性只要在DDS部加上相應控制入調(diào)頻控制FM、調(diào)相控制PM和調(diào)幅控制AM，即可以方便靈活地實現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能，產(chǎn)生FSK、PSK、ASK和MSK等信號。另外，只要在DDS

35、的波形存儲器存放不同波形數(shù)據(jù)，就可以實現(xiàn)各種波形輸出，如三角波、鋸齒波和矩形波甚至是任務的波形。當DDS的波形存儲器分別存放正弦和余弦函數(shù)表時，既可以得到正交的兩路輸出。其他優(yōu)點 由于DDS中幾乎所有部件都屬于數(shù)字電路，易于集成，功耗低、體積小、重量輕、可靠性高，且易于程控，使用相當靈活，因此性價比極高。DDS也具有局限性，主要表現(xiàn)在：輸出頻帶圍有限由于DDS部DAC和波形存儲器（ROM）的工作速度限制，使得DDS輸出的最高頻有限。目前市場上采用CMOS、TTL、ECL工藝制作的DDS工習片，工作頻率一般在幾十MHz至400MHz左右。采用GaAs工藝的DDS芯片工作頻率可達2GHz左右。輸出

36、雜散大由于DDS采用全數(shù)字結構，不可避免地引入了雜散。其來源主要有三個：相位累加器相位舍位誤差造成的雜散；幅度量化誤差（由存儲器有限字長引起）造成的雜散和DAC非理想特性造成的雜散。2.3 DDS的相關計算由DDS的工作原理，我們可以總結出以下幾個公式，各符號的定義為：Fi：基準頻率；Fo：DDS輸出頻率；M：頻率控制字；N：相位累加器位數(shù)；K：DDS每個輸出周期的抽樣點數(shù)；Fmin：DDS最小輸出頻率（頻率分辨率）；Fmax：DDS最大輸出頻率。Fo=(M/2N)*Fi (1) Fmin=(1/2N)*Fi (2) Fmax= (Mmax/2N)*Fi (3) K=2N/M (4)由此可以看

37、出，當N比較大時，對于很大圍的M值，DDS系統(tǒng)都可以在一個周期輸出足夠的點，保證輸出波形失真很小。第三章 硬件電路設計3.1系統(tǒng)結構 對一個系統(tǒng)來說，系統(tǒng)結構的好壞是非常重要的。我本著實現(xiàn)所有要求的功能的基礎上，簡化系統(tǒng)結構，這樣可以降低成本，也可以減少一些電路本身的干擾。對于本系統(tǒng)我采用了四個模塊，即：鍵盤模塊、控制模塊、顯示模塊、正弦信號發(fā)生模塊。各個模塊之間的關系如圖3.1。鍵 盤正弦信號產(chǎn)生顯 示CPU圖3.1 系統(tǒng)總框圖根據(jù)系統(tǒng)總框圖可知CPU是用來處理鍵盤傳來的按鍵信號，并且控制顯示模塊和正弦信號產(chǎn)生模塊的正常工作的。本系統(tǒng)的核心是正弦信號產(chǎn)生模塊，因它是產(chǎn)生正弦信號的中心，其它器

38、件只是讓整個系統(tǒng)更加完善。3.2正弦信號發(fā)生器方案設計方案一：利用單片機查詢正弦表的方法來產(chǎn)生正弦信號。此方法的優(yōu)點是電路簡單，易實現(xiàn)程控。缺點是輸出信號頻率圍比較窄，而且輸出信號的波形好壞和單片機查詢的正弦表有密切關系，既在正弦波的一個周期所查的正弦表次數(shù)越多，則正弦波的波形越好。但是單片機的負擔也變大了，計算量將明顯提高，則單片機的大部分資源被輸出正弦波的工作所占用。方案二：利用模擬電路知識中的振蕩電路的方法來產(chǎn)生正弦信號。此方法的優(yōu)點是輸出信號頻率圍比較寬。缺點是電路的抗干擾能力比較差，不易實現(xiàn)程控，當輸出頻率比較高時電路設計比較困難。方案三：利用DDS技術來產(chǎn)生正弦信號。此方法的優(yōu)點是

39、輸出信號的頻率圍比較寬，電路比較簡單，易于實現(xiàn)程控。缺點是DDS器件價格有點高，而且多數(shù)是帖片元件，這對于焊接工藝要求比較高。為了達到更好的效果，本次設計我采用DDS技術。3.3方案論證按照系統(tǒng)功能要求，決定CPU模塊采用AT89S52單片機，正弦信號產(chǎn)生模塊采用AD8951，顯示模塊采用LCD，控制模塊采用三個獨立按鍵。正弦信號發(fā)生器系統(tǒng)設計方案框圖如圖3.3所示。正弦信號發(fā)生器系統(tǒng)硬件電路由單片機、AD9851、LCD顯示電路和按鍵電路等組成，它的硬件電路如附錄所示。AT89S52鍵盤LCD顯示AD9851圖3. 3 設計方案框圖3.4 單片機最小系統(tǒng)模塊3.4.1 AT89S52單片機簡

40、介單片微機(Single-Chip Microcomputer)簡稱為單片機。它在一塊芯片上集中成了中央處理單元CPU、隨機存儲器RAM、只讀存儲器ROM、定時/計數(shù)和多功能輸入/輸出I/O口，如并行口I/O、串行口I/O和轉換A/D等。就其組成而言，一塊單片機就是一臺計算機。其典型結構如圖3.4.1所示。由于它具有體積小、功能強和價格便宜等優(yōu)點，因而被廣泛地應用于產(chǎn)品智能化和工業(yè)控制自動化上。圖3.4.1 單片機典型部組成原理圖單片機特點：a)單片機體積小巧、使用靈活、成本低，易于真正產(chǎn)品化。組裝各種智能式控制設備和儀器，能做到機電儀一體化。b)面向控制。能有針對性地解決各種從簡單到復雜的各

41、類控制任務，因而能獲得最佳的性能價格比。c)抗干擾能力強，適應溫度圍寬，在各種惡劣的環(huán)境下都能可靠的工作。這是其它微機集中無法比擬的。d)可以方便的實現(xiàn)多機、分布式的集散控制，使整個控制系統(tǒng)的效率大提高。e)單片機應用產(chǎn)品的研制周期短，所開發(fā)出來的樣機就是以后批量生產(chǎn)的產(chǎn)品，可以避免不必要的二次開發(fā)過程。單片機應用：a)工業(yè)方面：電機控制，工業(yè)機器人，過程控制，智能傳感器，機電儀一體化等。b)儀器儀表方面：智能儀器，醫(yī)療儀器，色譜儀，示波器等。c)家用電器：高級電子玩具，微波灶，洗衣機，錄像機等。d)電訊方面：調(diào)制解調(diào)器，智能通訊設備等。e)導航與控制方面：導彈控制，魚雷制導控制，智能武器裝置

42、，航天導航系統(tǒng)等。f)數(shù)據(jù)處理方面：圖形終端，彩色與黑白復印機，溫式硬盤驅(qū)動器，磁帶機，打印機等。g)汽車方面：點火控制，變速器控制，防滑剎車，排氣控制等。MCS-51系列單片機在我國得到了廣泛的應用，是單片機的主流系列，軟硬件應用設計資料豐富齊全。為了提高指令的執(zhí)行速度和效率，采用了面向控制的結構和指令系統(tǒng)的獨立CPU，即選擇Atmel公司的AT89S52單片機。AT89S52是低功耗，高性能，采用CMOS工藝的8位單片機。其片具有8KB的可在線編程的Flash存儲器。該單片機采用了ATMEL公司的高密度、非易失性存儲器技術，與工業(yè)標準型AT89S52單片機的握住系統(tǒng)和引腳完全兼容；片的Fl

43、ash存儲器可在線重新編程，或使用通用的非易失性存儲器編程器；通用的8位CPU與在線可編程Flash集成在一塊芯片上，從而使AT89S52功能更加完善，應用更加靈活；具有較高的性能價格比，使其在嵌入式控制系統(tǒng)中有著廣泛的應用前景1。AT89S52單片機具有如下特性16：片存儲器包含8KB的Flash，可在線編程，擦寫次數(shù)不少于1000次；具有256字節(jié)的片RAM；具有可編程的32根I/O口線（P0、P1、P2和P3口）；具有3個可編程定時器T0，T1和T2；含2個數(shù)據(jù)指針DPTR0和DPTR1；中斷系統(tǒng)是具有8個中斷源、6個中斷矢量、2級優(yōu)先權的中斷結構；串行通信口是1個全雙工的UART串行口

44、；2種低功耗節(jié)電工作方式為空閑模式和掉電模式；具有3級程序鎖定位；含有1個看門狗定時器；具有斷電標志POF；AT89S52的工作電壓為4.05.5V；全靜態(tài)工作模式為03MHz（AT89S52）和016MHz（AT89LS52）；與MCS-51產(chǎn)品完全兼容。3.4.2 單片機模塊電路圖圖3.4.2單片機模塊電路圖3.5 AD9851與外圍模塊3.5.1 AD9851芯片簡介AD9851是在AD9850的基礎上，做了一些改進以后生成的具有新功能的DDS芯片。AD9851相對于AD9850的部結構，只是多了一個6倍參考時鐘倍乘器，當系統(tǒng)時鐘為180mhz時，在參考時鐘輸入端，只需輸入30mhz的參

45、考時鐘即可。AD9851是由數(shù)據(jù)輸入寄存器、頻率/相位寄存器、具有6倍參考時鐘倍乘器的DDS芯片、10位的模/數(shù)轉換器、部高速比較器這幾個部分組成。其中具有6倍參考時鐘倍乘器的DDS芯片是由32位相位累加器、正弦函數(shù)功能查找表、D/A變換器以與低通濾波器集成到一起。這個高速DDS芯片時鐘頻率可以達到180mhz，輸出頻率可以達到70mhz，分辨率為0.04hz9。其功能方框圖如圖3.5.1。 圖3.5.1 功能方框圖3.5.2引腳功能描述引腳圖如圖3.5.2D0D7:8位數(shù)據(jù)輸入. 數(shù)據(jù)端口，用于裝載32位的頻率控制字和8位相位控制字。 D7為最高位5/PGND:6 REFCLK倍乘器接口6/

46、PVCC:6 REFCLK 倍乘器正向供電電壓引腳7/W_CLK:數(shù)據(jù)加載時鐘.上升沿加載并行或串行頻率/相位控制字異步輸入到40-bit 輸入寄存器8/FQ_UD:頻率更新.上升沿異步加載40位數(shù)據(jù)到部數(shù)據(jù)寄存器對DDS核心起作用. FQ_UD 作用當輸入寄存器只能容納一位有效的數(shù)據(jù)。 9/REFCLOCK: 參考時鐘輸入. CMOS/TTL-電平脈沖,直接或通過 6 REFCLK倍乘器. 直接模式,也是系統(tǒng)時鐘.如果 6REFCLK 倍乘器采用,倍乘器輸出也是系統(tǒng)時鐘。系統(tǒng)時鐘上升沿開始工作。10,19/AGND:模擬地(DAC and Comparator).11,18/AVDD:模擬電

47、路的正向供電電壓 (DAC和比較器, Pin 18)和帶隙電壓參考Pin 11.12/RSET: DAC外部復位連接3.92 k電阻接地10 MA 電流輸出.這使得DAC的IOUT and IOUTB滿量程輸出成為可能. RSET = 39.93/IOUT13/VOUTN:部比較器負向輸出端14/VOUTP:部比較器正向輸出端15/VINN :部比較器的負向輸入端。16/VINP :部比較器的正向輸入端。17/DACBP:DAC 旁路連接.這是DAC旁路連接端連接通常為NC(無連接)以便有很好的無雜散性能。20/IOUTB:互補DAC 輸出具有和IOUT有一樣的參數(shù)，除去 IOUTB = (滿

48、量程輸出-IOUT). 輸出負載應該等于IOUT最好的無雜散性能21/IOUT :DAC輸出端轉換通常是一電阻或一變壓器接到地.IOUT=(滿量程輸出IOUTB)22/RESET:主復位引腳;高電平有效;高電平清除DDS累加器和相位延遲器為0Hz和0相位，同時置數(shù)據(jù)輸入為并行模式以與禁止6倍參考時鐘倍乘器工作。未清除40-bit 輸入寄存器.RESET優(yōu)先權最高.23/DVDD:數(shù)字電源引腳(+5)。 24/DGND:數(shù)字地.圖3.5.2 引腳圖3.5.3 AD9851的控制字與控制時序 AD9851有40位控制字，32位用于頻率控制，5位用于相位控制。1位用于電源休眠控制，2位用于選擇工作方

49、式。這40位控制字可通過并行方式或串行方式輸入到AD9851，在并行裝入方式中，通過8位總線D0D7將數(shù)據(jù)輸入到寄存器，在重復5次之后在FQ-UD上升沿把40位數(shù)據(jù)從輸入寄存器裝入到頻率/相位數(shù)據(jù)寄存器（更新DDS輸出頻率和相位），同時把地址指針復位到第一個輸入寄存器。接著在W-CLK的上升沿裝入8位數(shù)據(jù)，并把指針指向下一個輸入寄存器，連續(xù)5個W-CLK上升沿后，W-CLK的邊沿就不再起作用，直到復位信號或FQ-UD上升沿把地址指針復位到第一個寄存器。在串行輸入方式，W-CLK上升沿把25引腳的一位數(shù)據(jù)串行移入，當移動40位后，用一個FQ-UD脈沖即可更新輸出頻率和相位。 AD9851的復位（

50、RESET）信號為高電平有效，且脈沖寬度不小于5個參考時鐘周期。AD9851的參考時鐘頻率一般遠高于單片機的時鐘頻率，因此AD9851的復位（RESET）端可以與單片機的復位端直接相連4。3.5.4 AD9851模塊電路圖 圖3.5.4 AD9851模塊電路圖3.6 LCD顯示模塊 本次設計我所使用的是1602LCD。相比12864lcd，1602價格更低，且能滿足本設計要求。3.6.1接口信號說明 圖3.6.1接口信號說明3.6.2 基本操作時序讀狀態(tài)：輸入：RS=L,RW=H,E=H 輸出：D0D7=狀態(tài)字寫指令：輸入：RS=L,RW=L,D0D7=指令碼，E=高脈沖 輸出：無讀數(shù)據(jù)：輸入

51、：RS=H,RW=H,E=H 輸出：D0D7=數(shù)據(jù)寫數(shù)據(jù)：輸入：RS=H,RW=L,D0D7=數(shù)據(jù)，E=高脈沖 輸出：無3.6.3狀態(tài)字說明 圖3.6.3狀態(tài)字說明3.6.4 LCD模塊電路圖圖3.6.4 1602LCD模塊電路圖3.7 電源模塊本次設計的電源主要是給AT89S52單片機、AD9851和LCD供電，我采用USB供電，直接產(chǎn)生5V電源，方便而又經(jīng)濟。其模塊電路圖如圖3.7。 圖3.7 USB供電模塊第四章 軟件程序設計4.1主程序主程序包含單片機SFR初始化、LCD和AD9851初始化部分。下圖為主程序流程圖：開始進入主函數(shù)單片機SFR初始化AD9851初始化LCD初始化等待圖4

52、.SEQ 圖3. * ARABIC1主程序流程圖主程序代碼：main() InitLcd(); lcd_1602_word(0 x80,16,*Frequence*); lcd_1602_word(0 xc0,16,Fre: 100Hz); ad9851_reset_serial(); ad9851_wr_serial(0 x01,100); TMOD=0X01; EA=1; ET0=1; TH0=0 xD8; TL0=0 xF0; TR0=1; while(1) if(View_Change) View_Change=0; ad9851_wr_serial(0 x01,Frequence_V

53、alue); LCD_WriteCom(0 xc7); Frequence_View=Frequence_Value; Frequence_View=Frequence_View/100; if(Frequence_View=10000) LCD_WriteData(1); else LCD_WriteData( ); if(Frequence_View=1000) LCD_WriteData(Frequence_View%10000/1000+0 x30); else LCD_WriteData( ); if(Frequence_View=100) LCD_WriteData(Frequen

54、ce_View%1000/100+0 x30); else LCD_WriteData( ); if(Frequence_View=10) LCD_WriteData(Frequence_View%100/10+0 x30); else LCD_WriteData( ); LCD_WriteData(Frequence_View%10+0 x30); LCD_WriteData(0); LCD_WriteData(0); 4.2定時器/計數(shù)器0中斷子程序定時器/計數(shù)器0中斷子程序是用來對按鍵信息進行處理的函數(shù)，通過該中斷函數(shù)去調(diào)用相應的功能。如下圖為定時器0中斷子程序流程圖：開始有鍵被按下執(zhí)行

55、按鍵相應的功能返回圖4.2 定時器/計數(shù)器0中斷的程序流程圖定時器0子程序代碼：void Time0_Key() interrupt 1 static uchar Key_Con,Key_Value,Key_ChaoShi,ChaoShi,ChaoShi_Con; TH0=0 xD8; TL0=0 xF0; switch (Key_Con) case 0: if(Key1=0)|(Key2=0) Key_Con=1; break; case 1: if(Key1=0)|(Key2=0) Key_Con=2; if(Key1=0) Key_Value=1; if(Key2=0) Key_Valu

56、e=2; else Key_Con=0; break; case 2: if(Key1&Key2) Key_ChaoShi=0; View_Change=1; Key_Con=0;if(ChaoShi=0) if(Key_Value=1) if(Frequence_Value100) Frequence_Value-=100; ChaoShi=0; else Key_ChaoShi+; if(Key_ChaoShi=100) ChaoShi=1; if(ChaoShi) ChaoShi_Con+; if(ChaoShi_Con=10) View_Change=1; ChaoShi_Con=0;

57、 if(Key_Value=1) if(Frequence_Value100) Frequence_Value-=1000; break; 4.3 AD9851寫數(shù)據(jù)與命令子程序子程序代碼：void ad9851_wr_serial(unsigned char w0,double frequence)unsigned char i,w;long int y;double x;/計算頻率的HEX值x=4294967295/180;/適合180M晶振/180為最終時鐘頻率（或30M六倍頻）/如果時鐘頻率不為180MHZ，修改該處的頻率值，單位MHz ！frequence=frequence/100

58、0000;frequence=frequence*x;y=frequence;/寫w4數(shù)據(jù)w=(y=0);for(i=0;ii)&0 x01;ad9851_w_clk=1;ad9851_w_clk=0;/寫w3數(shù)據(jù)w=(y8);for(i=0;ii)&0 x01;ad9851_w_clk=1;ad9851_w_clk=0;/寫w2數(shù)據(jù)w=(y16);for(i=0;ii)&0 x01;ad9851_w_clk=1;ad9851_w_clk=0;/寫w1數(shù)據(jù)w=(y24);for(i=0;ii)&0 x01;ad9851_w_clk=1;ad9851_w_clk=0;/寫w0數(shù)據(jù)w=w0; fo

59、r(i=0;ii)&0 x01;ad9851_w_clk=1;ad9851_w_clk=0;/移入始能ad9851_fq_up=1;ad9851_fq_up=0;第五章 測試數(shù)據(jù)與分析5.1 測試使用儀器（1）RIGOL DM3051的 萬用表；（2）RIGOL DS1062C數(shù)字示波器；（3）EE1461 DDS合成信號發(fā)生器。5.2 測試方法根據(jù)設計要求，分別對輸出波形、輸出頻率和輸出電壓幅度進行測試。將示波器信號線與信號發(fā)生器信號輸出端相連，示波器的地端與信號發(fā)生器的地端相連。實物圖如下：實物圖 一實物圖 二5.3 測試數(shù)據(jù)接50歐姆負載，對輸出電壓進行測試，測量結果如表一。表一：設置頻

60、率實測頻率輸出幅度100HZ100.0HZ1.10v200HZ201.0HZ1.08V300HZ300.9HZ1.08V400HZ401.0HZ1.06V500HZ502.5HZ1.05V600HZ599.5HZ1.05V700HZ702.2HZ1.03V800HZ805.9HZ1.03V900HZ905.3HZ1.02V測試圖片如下（未接50歐姆負載）：100hz:測試圖1：100hz300hz:測試圖 2:300hz600hz:測試圖 3:600hz1khz:測試圖 4：1khz1mhz:測試圖 25：1mhz2mhz:測試圖 6：2mhz5.4測試結果分析 測試結果顯示信號發(fā)生器的輸出頻