任務2全加器設計_第1頁
任務2全加器設計_第2頁
任務2全加器設計_第3頁
任務2全加器設計_第4頁
任務2全加器設計_第5頁
已閱讀5頁,還剩5頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、2 全加器設計任務2 1位二進制全加器電路設計知識點1.用case語句設計全加器2.用混合法設計全加器(層次設計) 3.用元件例化語句設計全加器技能點1.掌握各種輸入法2.掌握QuartusII軟件設計流程【任務分析】即考慮兩個1位二進制數相加及高位進位,又考慮來自低位進位數相加的運算電路,稱為1位全加器。全加器真值表輸入端輸出端ABCiSCo0000000110010100110110010101011100111111SABCiCoABCi(A+B)【相關知識】 1、利用case語句進行設計 case語句是分支語句的一種,case語句不同于if語句,它是根據所滿足的條件直接執(zhí)行多項順序語句

2、中的一項,沒有優(yōu)先級。case語句常用來描述總線、編碼和譯碼的行為。 case語句的結構如下: case 表達式 is when選擇值=順序語句; when選擇值=順序語句; when others=順序語句; end case; 使用case語句需注意以下幾點: 1)條件句中的選擇值必須在表達式的取值范圍內。 2)除非所有條件句中的選擇值能完整覆蓋case語句中表達式的取值,否則最末一個條件句中的選擇必須用“others表示。 3)case-語句中每一條語句的選擇只能出現一次,不能有相同選擇值的條件語句出現。 4)case語句執(zhí)行中必須選中,且只能選中所列條件語句中的一條。這表明case語句

3、中至少要包含一個條件語句。library ieee;use ieee.std_logic_1164.all;entity fadder isport (Ai : in bit_vector(2 downto 0); Bi : out bit_vector(1 downto 0);end fadder;architecture rt1l of fadder isbegin process(Ai)begin case Ai is when 000 = Bi Bi Bi Bi Bi Bi Bi Bi null; end case; end process; end rt1l;全加器case語句設計源

4、程序2、全加器的混合輸入法設計從任務1設計半加器可以知道,其邏輯運算為:SABCoAB而全加器的邏輯運算式為:SABCiCoABCi(A+B)其對應的符號為: 從全加器的邏輯運算式可以看出,在設計時完全可以考慮用兩個半加器的符號加一個或門構成全加器。 因此可以這樣設計全加器,先建立全加器的項目文件,在其底層設計好半加器(這里用文本輸入,也可以采用原理圖輸入),并生成其對應的符號,以供用原理圖設計全加器的頂層文件時調用。 設計好的全加器原理圖如下圖所示。3、用元件例化語句設計全加器 元件例化就是一種連接關系,將預先設計好的設計實體定義為一個元件,然后利用特定的語句將此元件與當前設計實體中的端口相連接,從而為當前設計實體引入一個新的低層的設計單元。 元件例化語句由元件聲明和元件例化兩部分組成。元件聲明是將一個現成的設計實體定義為元件,即完成元件的封裝;元件例化是對元件聲明中定義的元件端口與當前設計實體端口或信號連接關系的說明。其格式如下: 元件聲明 component 元件名 gener

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論