黑金fpga其他約束方法

1、Quartus II 中 Tso 的約束方法駿龍科技杭州辦事處鄧旭 2005-9-23o 在Quartus II 的報(bào)告中有兩種不同含義.Ts1.片內(nèi)的Tso 是指前級(jí)觸發(fā)器的Tco 和后級(jí)觸發(fā)器的Tsu, 一般來(lái)說(shuō)都是幾百ps 級(jí)別的. 可以通過(guò)“List Paths”命令查看。這里的 Ts化.（如下圖所示）o 主要由器件工藝決定, 工作時(shí)在受到溫度,電壓的影響略有變2.管腳上的 Tso 它是保證系統(tǒng) Famx 重要的 Timing 元素（如下圖示）. 比如: 兩個(gè)芯片之間工作在100MHZ, 因?yàn)?100M 的周期為 10ns, （現(xiàn)忽略 PCB 走線的延遲）, 如果某信號(hào)對(duì)FPGA 來(lái)說(shuō)

2、是輸入,那么前級(jí)芯片的 Tco 加上 FPGA 的 Tsu 就不能夠超過(guò) 10ns. 如果某信號(hào)對(duì)于 FPGA 來(lái)說(shuō)是輸出,那么 FPGA 的 Tco 加上后級(jí)芯片的 Tsu 也不能夠超過(guò) 10ns. 只有這樣,才能夠保證片間通信正常。因此對(duì) FPGA 的管腳進(jìn)行適當(dāng)?shù)?Tco/Tsu 的時(shí)序約束,是至關(guān)重要的 Timing 設(shè)計(jì)技巧.管腳上的 Ts o 分為以下三個(gè)部分.1）IOE 走線的延遲. 這個(gè)延遲在管腳的 Tso 延遲中占有相當(dāng)?shù)谋壤?Altera 的器件為了降低Tso 在 IOE 上的延遲, 專門在 IOE 中設(shè)置了兩種類型的觸發(fā)器, 即 : Fast InputRegister(

3、FPGA 的管腳為輸入時(shí),優(yōu)化Tsu), Fast Output Register（FPGA 的管腳為輸出時(shí)，用于優(yōu)化 Tco）內(nèi)部邏輯走線的延遲。在 Altera 的FPGA 中, 由若干個(gè)基本資源 LE 構(gòu)成一個(gè) LAB,比如：Stratix Gx 是 10 個(gè) LE 組成一個(gè) LAB. LAB 橫向和縱向排列形成陣列. 在FPGA 中,以 LAB 為基本單元,根據(jù)走線長(zhǎng)度的不同,分為 C4（表示橫跨 4 個(gè) LAB 的走線資源）,C8,C16,R4,R8,16,R24 等不同的走線資源，不同的器件支持不同的走線資源。2）3）觸發(fā)器的 Tso 的需求,這里的 Tso, 這是由器件工藝決定的

4、,最小的 Tso 的要求. 在實(shí)際的工作環(huán)境中,受溫度,電壓的變化有微小的變化.前面提到：對(duì) FPGA 的管腳進(jìn)行適當(dāng)?shù)?Tco/Tsu 的時(shí)序約束,是是在出了問(wèn)題的時(shí)候,怎么去解決？的 Timing 設(shè)計(jì)技巧.關(guān)鍵Quartus II 有四處可以對(duì) Tso 進(jìn)行約束.1.全局時(shí)序約束. 在Quartus II 中執(zhí)行 AssignmentsTiming Setting 彈出如下界面.設(shè)計(jì)者可以根據(jù)系統(tǒng)Fmax 的要求去約束Tso.2.執(zhí)行 AssignmentsAssignment Editor 命令,得到如下界面.設(shè)計(jì)者可以根據(jù)本設(shè)計(jì)的要求,對(duì)輸入/輸出管腳設(shè)置 Ts下圖所示)o 的約束；

5、也可以約束內(nèi)部觸發(fā)器的 Tso 的值。(如3執(zhí)行 Assignments Assignment Editor命令,選擇”All”或者”Logic Options”，對(duì)管腳進(jìn)行 Tso 的約束.在”To”選擇對(duì)應(yīng)的管腳,在Assignment Name 中選擇”Fast Input Register”來(lái)約束 Tsu,選擇”FastOutput Register”來(lái)約束 Tco. 這也是邏輯工程師通常說(shuō)的: 為減少 Tso 的值，放到 IOE 中.3.修改布線后的底層電路.執(zhí)行pilation Report 命令. 在ResourectionInput Pins/Output Pins 中選中對(duì)應(yīng)

6、的輸入輸出管腳(如下圖所示).執(zhí)行 LocateLocate to Chip Editor 命令.得到如下界面.選中的管腳在 Chip Editor 中已經(jīng)被 HighLight(如上圖所示).到下圖界面.雙擊 Highlight 的的管腳,得這里的參數(shù)就是該管腳在布線后所有的參數(shù),并不是每個(gè)參數(shù)都可以修改.比如: 對(duì) LVDS 電平標(biāo)準(zhǔn),Current Strength 就不能夠修改等.對(duì)于 LVTTL 電平標(biāo)準(zhǔn),Current Strength就有 2,4,8,16,24mA 可以修改.設(shè)計(jì)者可以根據(jù)設(shè)計(jì)的需求來(lái) Enable 或者Disable Fast Input Register/Fast Output Register屬性，可以修改輸入管