SOPC嵌入式系統(tǒng)基礎(chǔ)教程：第1章 概述

1、第1章 概述-SOPC嵌入式系統(tǒng)基礎(chǔ)教程 名詞解釋深刻的理解上述名詞的意義，在今后的學(xué)習(xí)中可反復(fù)查看。IC ?AISC ?SOC ?IC:是半導(dǎo)體元件產(chǎn)品的統(tǒng)稱,包括:集成電路、三極管、特殊電子元件。ASIC：專用IC。是指為特定的用戶、某種專門或特別的用途而設(shè)計的芯片組。SOC:片上系統(tǒng)。隨IC設(shè)計與工藝的提高，使原先由許多IC組成的電子系統(tǒng)可集成到一個芯片上，構(gòu)成SOC。 名詞解釋深刻的理解上述名詞的意義，在今后的學(xué)習(xí)中可反復(fù)查看。EDA ?EDA：電子設(shè)計自動化 。EDA技術(shù)就是以計算機為工具，設(shè)計者在EDA軟件平臺上，用硬件描述語言HDL完成設(shè)計文件，然后由計算機自動地完成邏輯編譯、化

2、簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。 SOPC ?SOPC:可編程的片上系統(tǒng)。是Altera公司提出來的一種靈活、高效的SOC解決方案。也可認(rèn)為是基于FPGA解決方案的SOC。 名詞解釋- 與SOPC相關(guān)的名詞Quartus II:是Altera公司的第四代可編程邏輯器件集成開發(fā)環(huán)境，提供從設(shè)計輸入到器件編程的全部功能。Quartus II ?深刻的理解上述名詞的意義，在今后的學(xué)習(xí)中可反復(fù)查看。Quartus II 5.0 軟件界面雙擊Quartus II圖標(biāo) 名詞解釋- 與SOPC相關(guān)的名詞SOPC Builder:是功能強大的基

3、于圖形界面的片上系統(tǒng)定義和定制工具。SOPC Builder庫中包括處理器和大量的IP核及外設(shè)。深刻的理解上述名詞的意義，在今后的學(xué)習(xí)中可反復(fù)查看。SOPC Builder包含在Quartus II軟件中 SOPCBuiler ?啟動: Quartus II Tools SOPC Builder 名詞解釋- 與SOPC相關(guān)的名詞Nios II:是Nios II系列嵌入式處理器的基本軟件開發(fā)工具。所有軟件開發(fā)任務(wù)都可以Nios II IDE下完成，包括編輯、編譯和調(diào)試程序。 深刻的理解上述名詞的意義，在今后的學(xué)習(xí)中可反復(fù)查看。Nios II IDE 軟件界面 Nios II IDE ?雙擊Nio

4、s II IDE圖標(biāo)第一章以簡短的篇幅介紹了SOPC技術(shù)及Altera可用于SOPC的FPGA，重點介紹了32位NIOS II軟核處理器。微電子技術(shù)的發(fā)展歷史是一個不斷創(chuàng)新的過程，這種創(chuàng)新包括理論創(chuàng)新、技術(shù)創(chuàng)新和應(yīng)用創(chuàng)新。每一種創(chuàng)新都能開拓出一個新的領(lǐng)域，帶來新的市場，產(chǎn)生重大的影響。主要內(nèi)容集成電路發(fā)展過程:主要內(nèi)容器件的物理版圖設(shè)計集成電路單元庫可編程片上系統(tǒng)（系統(tǒng)級）（邏輯級）（器件級）第1章 目錄1.1 SOPC及其技術(shù)1.2 NIOS II軟核處理器1.3 Altera支持SOPC的FPGA簡介第1章 目錄1.1 SOPC及其技術(shù)1.2 NIOS II軟核處理器1.3 Altera支

5、持SOPC的FPGA簡介1.1 SOPC及其技術(shù)System On Programmable Chip,可編程的片上系統(tǒng)。是Altera公司提出來的一種靈活、高效的SOC解決方案。sopcSOPC將處理器、存儲器、I/O、LVDS、CDR等系統(tǒng)設(shè)計需要的功能模塊集成到一個可編程器件上，構(gòu)成一個可編程的片上系統(tǒng)?，F(xiàn)今SOPC可以認(rèn)為是基于FPGA解決方案的SOC與ASIC的SOC解決方案相比，SOPC系統(tǒng)及其開發(fā)技術(shù)具有更多的特色，構(gòu)成SOPC的方案也有多種途徑。1.1 SOPC及其技術(shù)構(gòu)成SOPC的三種方案 基于FPGA嵌入IP硬核的SOPC系統(tǒng)1 基于FPGA嵌入IP軟核的SOPC系統(tǒng)2 基

6、于HardCopy技術(shù)的SOPC系統(tǒng)3該方案是指在FPGA中預(yù)先植入處理器。最常用的是含有ARM32位知識產(chǎn)權(quán)處理器核的器件。為了到達通用性，必須為常規(guī)的嵌入式處理器集成諸多通用和專用的接口，但增加了成本和功耗。如果將ARM或其它處理器核以硬核方式植入FPGA中，利用FPGA中的可編程邏輯資源，按照系統(tǒng)功能需求來添加接口功能模塊，既能實現(xiàn)目標(biāo)系統(tǒng)功能，又能降低系統(tǒng)的成本和功耗。 這樣就能使得FPGA靈活的硬件設(shè)計與處理器的強大軟件功能有機地結(jié)合在一起，高效地實現(xiàn)SOPC系統(tǒng)。 1.1 SOPC及其技術(shù)構(gòu)成SOPC的三種方案 基于FPGA嵌入IP硬核的SOPC系統(tǒng)1 基于FPGA嵌入IP軟核的S

7、OPC系統(tǒng)2 基于HardCopy技術(shù)的SOPC系統(tǒng)3IP硬核直接植入FPGA存在以下不足： IP硬核多來自第三方公司，F(xiàn)PGA廠商無法控制費用，從而導(dǎo)致FPGA器件價格相對偏高。 IP硬核預(yù)先植入，使用者無法根據(jù)實際需要改變處理器結(jié)構(gòu)。更不能嵌入硬件加速模塊(DSP)。 無法根據(jù)實際設(shè)計需要在同一FPGA中集成多個處理器。 無法根據(jù)實際設(shè)計需要裁減處理器硬件資源以降低FPGA成本。 只能在特定的FPGA中使用硬核嵌入式處理器。1.1 SOPC及其技術(shù)構(gòu)成SOPC的三種方案 基于FPGA嵌入IP硬核的SOPC系統(tǒng)1 基于FPGA嵌入IP軟核的SOPC系統(tǒng)2 基于HardCopy技術(shù)的SOPC系

8、統(tǒng)3IP軟核處理器能有效克服上述不足： 目前最有代表性的軟核處理器分別是Altera公司的Nios II核，以及Xilinx公司的MicroBlaze核。特別是Nios II核，能很好的解決上述五方面的問題。 Altera的Nios II核是用戶可隨意配置核構(gòu)建的32位嵌入式處理器IP核，采用Avalon總線結(jié)構(gòu)通信接口；包含由FS2開發(fā)的基于JTAG的片內(nèi)設(shè)備內(nèi)核。 在費用方面，由于Nios II是由Alter公司直接提供而非第三方廠商產(chǎn)品，故用戶通常無需支付知識產(chǎn)權(quán)費用，Nios II的使用費用僅僅是其瞻仰的FPGA邏輯資源的費用。1.1 SOPC及其技術(shù)構(gòu)成SOPC的三種方案 基于FPG

9、A嵌入IP硬核的SOPC系統(tǒng)1 基于FPGA嵌入IP軟核的SOPC系統(tǒng)2 基于HardCopy技術(shù)的SOPC系統(tǒng)3HardCopy就是利用原有的FPGA開發(fā)工具，將成功實現(xiàn)于FPGA器件上的SOPC系統(tǒng)通過特定的技術(shù)直接向ASIC轉(zhuǎn)化，從而克服傳統(tǒng)ASIC設(shè)計中普遍存在的問題。ASIC(SOC)開發(fā)中難于克服的問題包括：開發(fā)周期長、產(chǎn)品上市慢、一次性成功率低、有最少投片量要求、設(shè)計軟件工具繁多且昂貴、開發(fā)流程復(fù)雜等。1.1 SOPC及其技術(shù)構(gòu)成SOPC的三種方案 基于FPGA嵌入IP硬核的SOPC系統(tǒng)1 基于FPGA嵌入IP軟核的SOPC系統(tǒng)2 基于HardCopy技術(shù)的SOPC系統(tǒng)3利用Ha

10、rdCopy技術(shù)設(shè)計ASIC，開發(fā)軟件費用少，SOC級規(guī)模的設(shè)計周期不超過20周，轉(zhuǎn)化的ASIC與用戶設(shè)計習(xí)慣的掩模層只有兩層，且一次性投片的成功率近乎100%，即所謂的FPGA向ASIC的無縫轉(zhuǎn)化。用ASIC實現(xiàn)后的系統(tǒng)性能將必原來在HardCopy FPGA上驗證的模型提高近50%，而功耗則降低40%。1.1 SOPC及其技術(shù)構(gòu)成SOPC的三種方案 基于FPGA嵌入IP硬核的SOPC系統(tǒng)1 基于FPGA嵌入IP軟核的SOPC系統(tǒng)2 基于HardCopy技術(shù)的SOPC系統(tǒng)3HardCopy技術(shù)是一種全新的SOC級ASIC設(shè)計解決方案，即將專用的硅片設(shè)計和FPGA至HardCopy自動遷移過程

11、結(jié)合在一起的技術(shù)，首先利用Quartus II將系統(tǒng)模型成功實現(xiàn)于HardCopy FPGA上，然后幫助設(shè)計者把可編程解決方案無縫地遷移到低成本的ASIC上。這樣，HardCopy器件就把大容量FPGA的靈活性和ASIC的市場優(yōu)勢結(jié)合起來，實現(xiàn)對于有較大批量要求并對成本敏感的電子產(chǎn)品上，從而避開了直接設(shè)計ASIC的困難。三種SOC方案的比較指標(biāo)基于ASIC的SOC基于FPGA的SOC(SOPC)基于HardCopy的SOC單片成本低較高較低開發(fā)周期長(20周)短(10周)較短(20周)開發(fā)成本設(shè)計工程成本高掩模成本高軟件工具成本高設(shè)計工程成本低無掩模成本軟件工具成本低設(shè)計工程成本低掩模成本低軟

12、件工具成本低一次投片情況一次投片成功率低，成本高，耗時長可現(xiàn)場配置一次投片成功率近100%，成本低，耗時短集成技術(shù)0.25um90nm0.25um90nm0.25um90nm可重構(gòu)性不可重構(gòu)可重構(gòu)不可重構(gòu)1.1 SOPC及其技術(shù)第1章 目錄1.1 SOPC及其技術(shù)1.2 Nios II 軟核處理器1.3 Altera支持SOPC的FPGA簡介1.2 Nios II 軟核處理器Nios II軟核處理器簡介NiosAltera公司在2000年開發(fā)了第一代可配置嵌入式軟核處理器Nios(16位)。繼Nios之后，2004年6月Altera公司又推出了性能更好的Nios II (32位)嵌入式軟核處理

13、器。Nios II16位軟核處理器32位軟核處理器1.2 Nios II 軟核處理器Nios II軟核處理器簡介Nios II 的特點：最大處理性能提高了3倍CPU內(nèi)核面積最大可縮小1/232位RISC嵌入式處理器具有超過200DMIP的性能，在低成本FPGA中實現(xiàn)成本只有35美分。由于Nios II是軟核形式，其可在多種系統(tǒng)設(shè)置組合中進行選擇，滿足成本和功能要求?？裳娱L產(chǎn)品生命周期，防止出現(xiàn)處理器逐漸過時的情況。Nios II32位軟核處理器1.2 Nios II 軟核處理器Nios II軟核處理器簡介 Nios II 開發(fā)包有一套通用外設(shè)和接口庫。定時器/計數(shù)器外部SRAM接口CFI接口F

14、lashSDRAM接口片內(nèi)RAM/ROM用戶邏輯接口CS8900 10M以太網(wǎng)接口并行I/O（GPIO）JTAG UART系統(tǒng)IDEPCS 控制器DMAUARTSPI接口LCD接口外部三態(tài)橋LAN91C111 10/100M 以太網(wǎng)接口Avalon轉(zhuǎn)AHB橋AHB轉(zhuǎn)Avalon橋PCIDDR SDRAMCANRNGUSBDDR2 SDRAMDES16550 UARTRSASHA-1I2C10/100/1000M Ethnet MAC浮點單元注：表中橙色底色部分的外設(shè)由MegaCore或者Altera Megafunction Partners Program（AMMP）提供，其余的包含在Nio

15、s II開發(fā)包中。本表并不包含所有可用的IP。1.2 Nios II 軟核處理器Nios II軟核處理器簡介 基于Nios II處理器的嵌入式系統(tǒng)開發(fā)SOPC BuilderNios II IDEQuartus II 5.0使用Altera的Quartus II 軟件、SOPC Builder工具以及Nios II IDE，用戶可以輕松地完成基于Nios II處理器的嵌入式系統(tǒng)開發(fā)。Altera并且利用SOPC Builder軟件中的用戶邏輯接口向?qū)В脩暨€可以生成自己的定制外設(shè)，并將其集成在Nios II處理器系統(tǒng)中。注：SOPC Builder包含在Quartus II軟件中 1.2 Ni

16、os II 軟核處理器Nios II軟核處理器簡介 Nios II 處理器系列包括三種內(nèi)核Nios II32位軟核處理器Nios II/f (快速)Nios II/e (經(jīng)濟)Nios II/s (標(biāo)準(zhǔn))性能最高，但占用的邏輯資源最多。占用的邏輯資源最少，但性能最低。平衡的性能和尺寸。NiosII/s內(nèi)核比第一代的Nios CPU更快，占用的資源更少。1.2 Nios II 軟核處理器Nios II 嵌入式處理器的特點種類特性CPU結(jié)構(gòu)32位指令集32位數(shù)據(jù)寬度32個通用寄存器32個外部中斷源2G Byte尋址空間片內(nèi)調(diào)試基于邊界掃描測試（JTAG）的調(diào)試邏輯、支持硬件斷點、數(shù)據(jù)觸發(fā)以及片內(nèi)和

17、片外的調(diào)試跟蹤定制指令最多可達256個用戶定義的CPU指令軟件開發(fā)工具Nios II的集成開發(fā)環(huán)境(IDE)基于GNU的編譯器硬件輔助的調(diào)試模塊1.2 Nios II 軟核處理器支持Nios II 嵌入式處理器的FPGA器件說明設(shè)計軟件Stratix II最高的性能，最高的密度，特性豐富，并帶有大量存儲器的平臺Quartus IIStratix高性能，高密度，特性豐富并帶有大量存儲器的平臺Stratix GX高性能的結(jié)構(gòu)，內(nèi)置高速串行收發(fā)器Stratix II GXAltera第三代帶有嵌入式收發(fā)器的FPGACyclone II低成本，帶DSP模塊，超過68,000個LE和1.1Mbit的嵌入

18、式存儲器Cyclone低成本的ASIC替代方案，適合價格敏感的應(yīng)用HardCopy Stratix業(yè)界第一個結(jié)構(gòu)化的ASIC，是廣泛使用的傳統(tǒng)ASIC的替代方案FPGA1.2 Nios II 軟核處理器可配置嵌入式軟核處理器的優(yōu)勢FlashSDRAMCPUDSPI/OI/OI/OFPGAI/OI/OI/OCPUDSP降低成本、設(shè)計復(fù)雜性和功耗的解決方案CPUCPU1.2 Nios II 軟核處理器可配置嵌入式軟核處理器的優(yōu)勢可配置嵌入式軟核處理器優(yōu)勢1. 提供合理的性能組合2. 提升系統(tǒng)的性能3. 降低系統(tǒng)成本4. 延長產(chǎn)品的生命周期第1章 目錄1.1 SOPC及其技術(shù)1.2 Nios II 軟核處理器1.3 Altera支持SOPC的FPGA簡介1.3 Altera支持SOPC的FPGA簡介Cyclone 系列Cyclone II 系列Stratix 系列Stratix II 系列AlteraCyclone系列：第一