多功能流水燈設計實驗報告_第1頁
多功能流水燈設計實驗報告_第2頁
多功能流水燈設計實驗報告_第3頁
多功能流水燈設計實驗報告_第4頁
多功能流水燈設計實驗報告_第5頁
已閱讀5頁,還剩3頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、多功能流水燈的設計設計要求:設計一8盞彩燈控制電路,使彩燈可以向左,向右流動、全亮、全 滅四種功能。功能變換可以手控也可以自控。自動功能變換時間10秒??傮w方案構(gòu)思:用Verilog語言來為單片機編程,通過編程來控制單片機各引腳 在不同時間輸出的不同的電平,進而控制個發(fā)光二級管的亮滅,以及 控制流水燈的流速和流動方向。使用按鈕(auto )來控制手動或自動。因為需要向左,向右,全亮,全滅四種功能,所以需要兩個開關(guān)(btnl和btn2),分別用開和關(guān)兩種狀態(tài)表示,即(00,01,10,11)。使用clk時鐘來記時和觸發(fā)事件。實驗器材:電腦和LED設備程序如下:module LED(clk,aut

2、o,btn1,btn2,led);input clk;input auto;input btn1;input btn2;output reg 7:0 led;reg 29:0 count;/1ns 的計數(shù)器reg 3:0 count_10;/10 秒的計數(shù)器reg 1:0 status;/記錄當前LED燈流動的情況:00左到右,01右到左,10全亮,11全滅reg 1:0 type;reg second_1;/1 秒的標志reg second_10;/10 秒的標志initialbeginstatus=2b00;type=2b00;count=30b0;count_10=4b0;second_

3、1=1b0;second_10=1b0;endalways(posedge clk)/給出1s的標志和10s的標志beginif(count25000000)/等待 1s 的到來begincount二count+1;second_10=0;endelsebegincount=0;second_1=1;count_10=4d10)beginsecond_10=1;endendendalways(posedge clk)/當自動的情況時,每10s變化一次流動狀態(tài)beginif(auto=1 & second_1=1)beginif(second_10=1)beginif(status=2b11)b

4、eginstatus=2b00;endelsebeginstatus二status+1;endendendendalways(posedge clk)/設置總變化狀態(tài)等于手動或自動的狀態(tài)beginif(second_1=1)beginif(auto=1)/ 自動begintype二status;endelse/手動begintype=btn1,btn2;endend endalways(posedge clk)/根據(jù) type 設置 LED 燈情況 beginif(second_1=1)beginif(type=00)/左到右beginif(led=8b00000000 | led=8b111

5、11111)beginled=8b10000000;endelsebeginled1;endendelse if(type=01)/右到左beginif(led=8b00000000 | led=8b11111111)beginled=8b00000001;endelsebeginled=led1;endendelse if(type=10)/全亮beginled=8b11111111;endelse/全滅beginled=8b00000000;endendendendmodule測試圖如下:ProcessesProcesses for: coimt)er4 - BehavioralAdd E

6、xisting Source Create New Source View Desiga Summary+ 爹Design Utilities+ 金User Constraints:i/wGeneiate FT口gramming File度 ProcessesEnd Time:1000 ns|9S0.0 ns|o 1 Ikuttn cabBJI btn20田 0C led7:08h008h00CDEFGHJKLMNPmooOHbOOOOHHOnopDDHDDHHDDDnn_頃、 ooHDDHeDDmOoHw HQcDEFGHJKLMonHnnDOD eoonOfinB六.個人體會:在這次實驗中收貨頗豐,我學會了使用簡單的Verilog語言,更+ (Q枷the海 XT + Qlmplement Design 加深入的

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論