計算機原理及系統(tǒng)結構課件

1、計算機原理及系統(tǒng)結構 第三十一講主講教師：趙宏偉 學時：64第7章多級結構的存儲器系統(tǒng)概述和主存儲器本章主要內容多級結構的存儲器系統(tǒng)概述主存儲器部件的組成和設計主存儲器概述動態(tài)存儲器原理靜態(tài)存儲器原理存儲器的組織教學計算機的內存儲器實例提高儲存器系統(tǒng)性能的途徑3存儲器系統(tǒng)的概念與目標輸入設備輸出設備入出接口和總線外存設備主存儲器高速緩存控 制 器運 算 器P1974存儲器系統(tǒng)的概念與目標存儲器的作用計算機中用來存放程序和數(shù)據(jù)的部件，是馮.諾依曼結構計算機的重要組成程序和數(shù)據(jù)的共同特點：二進制位串存儲器的要求能夠有兩個穩(wěn)定狀態(tài)來表示二進制中的“0”和“1”容易識別，兩個狀態(tài)能方便地進行轉換幾種常

2、用的存儲介質：磁介質、觸發(fā)器、電容、光盤5存儲器系統(tǒng)的概念與目標存儲器追求的目標盡可能快的存取速度：應能基本滿足CPU對數(shù)據(jù)的要求盡可能大的存儲空間：可以滿足程序對存儲空間的要求盡可能低的單位成本：（價格/位）在用戶能夠承受范圍內怎么實現(xiàn)這個目標？用多級結構存儲器把要用的程序和數(shù)據(jù)，按其使用的急迫程度分段調入存儲容量不同、運行速度不同的存儲器中，并由硬軟件系統(tǒng)統(tǒng)一調度管理例如三級結構存儲器：cache主存虛存6多級結構存儲器系統(tǒng)選用生產(chǎn)與運行成本不同的、存儲容量不同的、讀寫速度不同的多種存儲介質，組成一個統(tǒng)一的存儲器系統(tǒng)，使每種介質都處于不同的地位，發(fā)揮不同的作用，充分發(fā)揮各自在速度、容量、成

3、本方面的優(yōu)勢，從而達到最優(yōu)性能價格比，以滿足使用要求。例如：用容量更小但速度最快的 SRAM芯片組成 CACHE，容量較大速度適中的 DRAM芯片組成 MAIN MEMORY，用容量特大但速度較慢的磁盤設備構成 VIRTUAL MEMORY。P1977多級結構存儲器系統(tǒng)8程序運行的局部性原理程序運行的局部性原理表現(xiàn)在三方面時間方面：在一小段時間內，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問，例如：程序循環(huán)空間方面：在空間上這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲區(qū)，例如：數(shù)組存放指令執(zhí)行順序方面：在訪問順序上，指令順序執(zhí)行比轉移執(zhí)行的可能性大 (大約 5:1 )合理地把程序和數(shù)據(jù)分配在不同存儲

4、介質中P1989多級結構存儲器之間應滿足的原則一致性原則同一個信息可以處在不同層次存儲器中，此時，這一信息在幾個級別的存儲器中應保持相同的值。包含性原則處在內層的信息一定被包含在其外層的存儲器中，反之則不成立，即內層存儲器中的全部信息是其相鄰外層存儲器中一部分信息的復制品 。P19810微電子技術發(fā)展趨勢CPU與DRAM性能比較11現(xiàn)代計算機中的存儲層次利用程序的局部性原理以最低廉的價格提供盡可能大的存儲空間以最快速的技術實現(xiàn)高速存儲訪問12本章主要內容多級結構的存儲器系統(tǒng)概述主存儲器部件的組成和設計主存儲器概述動態(tài)存儲器原理靜態(tài)存儲器原理存儲器的組織教學計算機的內存儲器實例提高儲存器系統(tǒng)性能

5、的途徑13主存儲器概述計算機中存儲正處在運行中的程序和數(shù)據(jù)(或一部分) 的部件，通過地址、數(shù)據(jù)、控制三類總線與 CPU等其他部件連通。地址總線 AB 的位數(shù)決定了可尋址的最大內存空間數(shù)據(jù)總線 DB 的位數(shù)與工作頻率的乘積正比于最高數(shù)據(jù)入出量控制總線 CB 指出總線周期的類型和本次讀寫操作完成的時刻READYWRITEREAD CPU MainMemoryAB k 位（給出地址）DB n 位（傳送數(shù)據(jù)）例如：k= 32 位n= 64 位P20014主存儲器的讀寫過程主存儲體數(shù)據(jù)寄存器地址寄存器/WE/CS0/CS1讀過程：給出地址給出片選與讀命令保存讀出內容寫過程：給出地址給出片選與數(shù)據(jù)給出寫命

6、令主存儲體15主存儲器概述主要技術指標存取時間通常用讀寫一個存儲單元所需的時間度量，即讀寫速度存儲周期連續(xù)兩次讀寫存儲單元所需的時間間隔大于讀寫一次存儲單元的存取時間存儲容量通常用構成存儲器的字節(jié)（8位）或者字數(shù)（2、4、8個字節(jié)）表述多數(shù)計算機能在邏輯上同時支持按字節(jié)或者字讀寫存儲器16半導體存儲器的分類17計算機原理及系統(tǒng)結構 第三十二講主講教師：趙宏偉 學時：64靜態(tài)和動態(tài)RAM芯片特性 SRAMDRAM存儲信息觸發(fā)器電容 破壞性讀出非是需要刷新不要需要 送行列地址同時送分兩次送運行速度快慢集成度低高發(fā)熱量大小存儲成本高低19動態(tài)存儲器讀寫原理動態(tài)存儲器，是用金屬氧化物半導體（MOS）的

7、單個MOS管來存儲一個二進制位（bit）信息的。信息被存儲在MOS管T的源極的寄生電容CS中，例如，用CS中存儲有電荷表示1，無電荷表示0。+- -字線位線高，T 導通，低，T 截止。VDDCS柵極T源極漏極充電放電通過電容CS有無存儲電荷來區(qū)分信號1、0P20120+ +- -VDDCS字線位線T 寫 1 ：使位線為低電平，高，T 導通，低，T 截止。低若CS 上無電荷，則 VDD 向 CS 充電； 把 1 信號寫入了電容 CS 中。若CS 上有電荷，則 CS 的電荷不變，保持原記憶的 1 信號不變。21+ +- -VDDCS字線位線T高，T 導通，低，T 截止。高寫 0 ：使位線為高電平，

8、若CS 上有電荷，則 CS 通過 T 放電； 若CS 上無電荷，則 CS 無充放電動作，保持原記憶的 0 信號不變。把 0 信號寫入了電容 CS 中。 22+- -VDDCS字線位線T接在位線上的讀出放大器會感知這種變化，讀出為 1。高，T 導通，高讀操作： 首先使位線充電至高電平，當字線來高電平后，T導通，低 若 CS 上無電荷，則位線上無電位變化 ，讀出為 0 ； 若 CS 上有電荷，則會放電，并使位線電位由高變低，232425動態(tài)存儲器讀寫原理破壞性讀出：讀操作后，被讀單元的內容一定被清為零，必須把剛讀出的內容立即寫回去，通常稱其為預充電延遲，它影響存儲器的工作頻率，在結束預充電前不能開

9、始下一次讀。要定期刷新：在不進行讀寫操作時，DRAM 存儲器的各單元處于斷路狀態(tài)，由于漏電的存在，保存在電容CS 上的電荷會慢慢地漏掉，為此必須定時予以補充，通常稱其為刷新操作。刷新不是按字處理，而是每次刷新一行，即為連接在同一行上所有存儲單元的電容補充一次能量。刷新周期一般為2ms，刷新有兩種常用方式：集中刷新，停止內存讀寫操作，逐行將所有各行刷新一遍；分散刷新，每隔一定時間段，刷新一行，各行輪流進行。信號序關系：結論性內容參考P203。26靜態(tài)存儲器存儲原理靜態(tài)存儲器（SRAM）是用觸發(fā)器線路記憶和讀寫數(shù)據(jù)的，通常用6個MOS管組成存儲一位二進制信息的存儲單元。其中4個MOS管組成兩個反相

10、器，輸入輸出交叉耦合構成一位觸發(fā)器，記憶一位二進制信息。P2042728存儲器的組織用10241位的芯片組成1KB RAM29存儲器的組織用2564位的芯片組成1KB RAM30計算機原理及系統(tǒng)結構 第三十三講主講教師：趙宏偉 學時：64存儲器設計地址譯碼（芯片選擇）字擴展位擴展32本章主要內容多級結構的存儲器系統(tǒng)概述主存儲器部件的組成和設計主存儲器概述動態(tài)存儲器原理靜態(tài)存儲器原理存儲器的組織教學計算機的內存儲器實例提高儲存器系統(tǒng)性能的途徑33教學計算機的內存儲器實例設計基本要求需要ROM來存放監(jiān)控程序需要RAM供用戶和監(jiān)控程序使用能夠讓用戶進行擴展地址總線：16位，高3位譯碼產(chǎn)出片選信號數(shù)據(jù)

11、總線：16位，分為內部DB和外部DB控制總線：時鐘信號：與CPU時鐘同步，簡化設計讀寫信號：由/MIO，REQ和/WE譯碼生成內存和IO讀寫信號34靜態(tài)存儲器字位擴展教學計算機系統(tǒng)的存儲器的容量為 10K字，每個字的字長為 16 位。存儲器芯片選用兩種：有 8192 個存儲單元、每個存儲單元由 8 位組成的靜態(tài)存儲器芯片58C65ROM有 2048 個存儲單元、每個存儲單元由 8 位組成的靜態(tài)存儲器芯片6116RAM為組成 16 位的存儲器，必須使用兩片芯片完成字長擴展（位擴展）；為達到10K的內容容量，還必須用兩片芯片完成存儲單元的數(shù)量擴展（字擴展）；為訪問 8192 個存儲單元，需要使用1

12、3位地址，應把地址總線的低13位地址送到每個58C65存儲器芯片的地址引腳；為訪問 2048 個存儲單元，需要使用11位地址，應把地址總線的低11位地址送到每個6116存儲器芯片的地址引腳； 對地址總線的高位部分進行譯碼，產(chǎn)生的譯碼信號送到相應的存儲器芯片的片選信號引腳 /CS，用于選擇讓哪一個地址范圍內的存儲器芯片工作，保證不同存儲器芯片在時間上以互斥方式（分時）運行。還要向存儲器芯片提供讀寫控制信號 /WE，以區(qū)分是讀、還是寫操作，/WE信號為高電平是讀，為低是寫。35靜態(tài)存儲器字位擴展地址總線低13位高位地址譯碼給出片選信號/CS0/CS1高八位數(shù)據(jù)低八位數(shù)據(jù)/WE 2K * 8 bit

13、 8K * 8 bit 8K * 8 bit 2K * 8 bit 譯碼器131131101FFF200027FF36本章主要內容多級結構的存儲器系統(tǒng)概述主存儲器部件的組成和設計主存儲器概述動態(tài)存儲器原理靜態(tài)存儲器原理存儲器的組織教學計算機的內存儲器實例提高儲存器系統(tǒng)性能的途徑37提高儲存器系統(tǒng)性能的途徑動態(tài)存儲器系統(tǒng)的快速讀寫技術快速頁式工作技術 ：連續(xù)讀寫屬于同一行的多個列中的數(shù)據(jù)，其行地址只需在第一次讀寫時送入（鎖存），之后保持不變，則每次讀寫屬于該行的多個列中的數(shù)據(jù)時，僅鎖存列地址即可，從而省掉了鎖存行地址時間，也就加快了主存儲器的讀寫速度。EDO（Extended Data Out）

14、技術：在數(shù)據(jù)輸出部分增加數(shù)據(jù)鎖存線路，延長輸出數(shù)據(jù)的有效保持時間，即使地址信號改變了，仍能取到正確的讀出數(shù)據(jù)，這可以進一步縮短地址送入時間，也就加快了主存儲器的讀寫速度。 38提高儲存器系統(tǒng)性能的途徑主存儲器的并行讀寫技術并行讀寫能夠使主存儲器在一個工作周期或略多一點的時間內讀出多個主存字。在靜態(tài)和動態(tài)的存儲器都可使用并行讀寫技術。主要有兩種方案：一體多字：加寬每個主存單元的寬度，同時存儲多個主存字優(yōu)點：降低平均讀出時間，為原來的幾分之一缺點：需要位數(shù)足夠多的寄存器緩存數(shù)據(jù)，多次送數(shù)據(jù)總線多體交叉編址：把主存儲器分為幾個獨立讀寫、字長為為一個主存字的存儲體，通過合理的組織，使幾個存儲體協(xié)同工作。兩種讀寫方式：同時啟動讀寫方式、順序輪流啟動讀寫方式交叉編址方式：因為程序運行的局部性原理，把連續(xù)的主存字分布 到不同的存儲體中。39一體多字結構地址寄存器 主存儲器存儲體 W W W W 數(shù)據(jù)總線一體 4 字結構40單字多體結構地址寄存器 數(shù)據(jù)總線 0字 1字 2字 3字 單字 4