數(shù)字電路課件：5-觸發(fā)器

1、組合邏輯電路 對二值信號進行算術(shù)運算和 邏輯運算。時序邏輯電路 保存二值信號和運算結(jié)果。 能夠存儲1位二值信號的基本單元電路統(tǒng)稱為觸發(fā)器。第五章 觸發(fā)器觸發(fā)器是具有記憶功能的基本邏輯單元。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING5.1 概述5.2 SR鎖存器5.3 電平觸發(fā)的觸發(fā)器5.4 脈沖觸發(fā)的觸發(fā)器5.5 邊沿觸發(fā)的觸發(fā)器5.6 觸發(fā)器的邏輯功能及其描述方法沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING不同邏輯功能觸發(fā)器之間實現(xiàn)邏輯功能轉(zhuǎn)換的簡單方法。學(xué)習(xí)要點：觸發(fā)器的各種電路結(jié)構(gòu)及動作特點觸發(fā)器按

2、邏輯功能分類觸發(fā)器的電路結(jié)構(gòu)與邏輯功能的區(qū)別及關(guān)系沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING觸發(fā)器是構(gòu)成時序邏輯電路的基本邏輯部件。它有兩個穩(wěn)定的狀態(tài)：0狀態(tài)和1狀態(tài)，用來表示邏輯狀態(tài)的0和1，或二進制數(shù)的0和1；在觸發(fā)信號作用下，根據(jù)不同的輸入信號，它可以被置成0狀態(tài)或1狀態(tài)；當(dāng)輸入信號消失后，所置成的狀態(tài)能夠保持不變。所以，觸發(fā)器可以記憶1位二值信號。5.1 概述沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING觸發(fā)器的分類：在不同的觸發(fā)方式下，當(dāng)觸發(fā)信號到達時，觸發(fā)器的狀態(tài)轉(zhuǎn)換過程的動作特點也不同。 電路

3、結(jié)構(gòu)形式不同，觸發(fā)信號的觸發(fā)方式不同。觸發(fā)方式可分為電平觸發(fā)、脈沖觸發(fā)和邊沿觸發(fā)。 由于控制方式的不同(即信號的輸入方式及觸發(fā)器狀態(tài)隨輸入信號變化的規(guī)律不同)，觸發(fā)器的邏輯功能有所不同。觸發(fā)器可以分為SR觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器等； 按照存儲數(shù)據(jù)的原理的不同，又可分為靜態(tài)觸發(fā)器和動態(tài)觸發(fā)器。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING5.2 SR鎖存器一、電路結(jié)構(gòu)與工作原理(a)電路結(jié)構(gòu)SRSDRDQQ(c)圖形符號由兩個或非門組成的SR鎖存器電路Q=1、Q=0的狀態(tài)稱1狀態(tài)，Q=0、Q=1的狀態(tài)稱0狀態(tài)SD稱為置位端或置1輸入端， R

4、D稱為復(fù)位端或置0輸入端。1、由或非門組成的SR鎖存器電路結(jié)構(gòu)G1vI1vO1G2vI2vO2G1G2RDQSD(b)電路結(jié)構(gòu)Q110沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING SDRD QQ工作原理RD SDQ0 111001不論鎖存器原來處于什么狀態(tài)都將變成1狀態(tài)，這種情況稱將鎖存器置1或置位。 SD端稱為鎖存器的置1端或置位端。而且SD=1信號消失后，電路的1狀態(tài)得以保持。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING SDRD QQRD SDQ0 11不論鎖存器原來處于什么狀態(tài)都將變成0狀態(tài)，這種情

5、況稱將鎖存器置0或復(fù)位。 RD端稱為鎖存器的置0端或復(fù)位端。 RD=1 信號消失后，電路保持0狀態(tài)不變。1 000110原端非端沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING SDRD QQ0010RD=0、SD=0時：根據(jù)或非門的邏輯功能不難推知，鎖存器保持原有狀態(tài)不變，即原來的狀態(tài)被鎖存器存儲起來，這體現(xiàn)了觸發(fā)器具有記憶能力。RD SDQ0 111 000 0不變1010沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING SDRD QQ1100RD SDQ0 111 000 0不變1 1不定？RD=1、SD=1

6、時：Q=Q=0，不符合鎖存器的邏輯關(guān)系。并且由于或非門延遲時間不可能完全相等，在兩輸入端的1同時撤除后，將不能確定鎖存器是處于1狀態(tài)還是0狀態(tài)。所以鎖存器不允許出現(xiàn)這種情況，即在正常工作時輸入信號應(yīng)遵守RDSD =0，這就是基本SR鎖存器的約束條件。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGSD RD QQ*功 能0 0 00 0 101Q*=Q保 持0 1 00 1 100Q*=0置 01 0 01 0 111Q*=1置 11 1 01 1 10*0*不允許特性表（真值表）現(xiàn)態(tài)(初態(tài)、原態(tài))：觸發(fā)器接收輸入信號之前的狀態(tài)，也就是觸發(fā)器原來的穩(wěn)定狀

7、態(tài)。(新態(tài))次態(tài)：觸發(fā)器接收輸入信號之后所處的新的穩(wěn)定狀態(tài)。將含有狀態(tài)變量(Q)的真值表稱為特性表。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING(a)電路結(jié)構(gòu)SDQRDQ(b)圖形符號SRSDRDQQ電路組成和邏輯符號信號輸入端，低電平有效。信號輸出端，Q=0、Q=1的狀態(tài)稱0狀態(tài)，Q=1、Q=0的狀態(tài)稱1狀態(tài)2、由與非門組成的基本SR鎖存器沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING SDRDQQ工作原理1001不論鎖存器原來處于什么狀態(tài)都將變成0狀態(tài)，這種情況稱將鎖存器置0或復(fù)位。RD 端稱為鎖存器的置

8、0端或復(fù)位端。RD SDQ0 10沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING SDRDQQ不論鎖存器原來處于什么狀態(tài)都將變成1狀態(tài)，這種情況稱將鎖存器置1或置位。SD 端稱為鎖存器的置1端或置位端。RD SDQ0 101 010110沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING SDRDQQ1110根據(jù)與非門的邏輯功能不難推知，鎖存器保持原有狀態(tài)不變，即原來的狀態(tài)被鎖存器存儲起來，這體現(xiàn)了觸發(fā)器具有記憶能力。10RD SDQ0 101 011 1不變沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTR

9、ONIC ENGINEERING SDRDQQ0011？RD=0、SD =0時：Q=Q =1，不符合鎖存器的邏輯關(guān)系。并且由于與非門延遲時間不可能完全相等，在兩輸入端的0同時撤除后，將不能確定鎖存器是處于1狀態(tài)還是0狀態(tài)。所以鎖存器不允許出現(xiàn)這種情況，在正常工作時輸入信號應(yīng)遵守SDRD=0, 這就是基本SR鎖存器的約束條件。RD SDQ0 101 011 1不變0 0不定沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING特性表（真值表）現(xiàn)態(tài)：觸發(fā)器接收輸入信號之前的狀態(tài)，也就是觸發(fā)器原來的穩(wěn)定狀態(tài)。次態(tài)：觸發(fā)器接收輸入信號之后所處的新的穩(wěn)定狀態(tài)。沈陽航空航

10、天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING二、動作特點 在SR鎖存器中，輸入信號直接加在輸出門上，所以輸入信號在全部作用時間里(即SD或RD為1的全部時間)，都能直接改變輸出端Q和Q的狀態(tài)。 把SD(SD)稱作直接置位端，把RD(RD)稱作直接復(fù)位端，把SR鎖存器稱作直接置位、復(fù)位鎖存器（Set-Reset Latch）。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING例5.2.1 圖(a)示SR鎖存器電路中，已知SD和RD的電壓波形如圖(b)所示，試畫出Q和Q端對應(yīng)的電壓波形。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIA

11、E ELECTRONIC ENGINEERINGSR鎖存器的特點（1）其次態(tài)不僅與輸入信號狀態(tài)有關(guān)，而且與其現(xiàn)態(tài)有關(guān)。（2）電路具有兩個穩(wěn)定狀態(tài)，在無外來輸入信號作用時，電路將保持原狀態(tài)不變。（3）在外加輸入信號有效時，電路可以翻轉(zhuǎn)，實現(xiàn)置0或置1。（4）在穩(wěn)定狀態(tài)下兩個輸出端的狀態(tài)必須是互補關(guān)系，即有約束條件。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING 在數(shù)字系統(tǒng)中，為協(xié)調(diào)各部分的動作，常要求某些觸發(fā)器在同一時刻動作，就必須引入同步信號，使這些觸發(fā)器只有在同步信號到達時才按輸入信號改變狀態(tài)。把這個輸入信號稱作時鐘信號，記作CLK。 把受時鐘信號控

12、制的觸發(fā)器統(tǒng)稱為時鐘觸發(fā)器，以區(qū)別于SR鎖存器。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING1、同步SR觸發(fā)器S CLK R1S C1 1RQ Q(b) 國標(biāo)符號一、電路結(jié)構(gòu)與工作原理5.3 電平觸發(fā)的觸發(fā)器G1G2G3G4S CLK RQ Q(a) 邏輯電路1SR沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING特性表CLK=1期間有效沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING主要特點波形圖（1）時鐘電平控制。在CLK1期間接收輸入信號，CLK0時狀態(tài)保持不變，與S

13、R鎖存器相比，對觸發(fā)器狀態(tài)的轉(zhuǎn)變增加了時間控制。（2）R、S之間有約束。不能允許出現(xiàn)R和S同時為1的情況，否則會使觸發(fā)器處于不確定的狀態(tài)。不變不變不變不變不變不變置1置0置1置0不變設(shè)觸發(fā)器初態(tài)為0態(tài)沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING2、帶異步置位、復(fù)位端的同步SR觸發(fā)器 需要在時鐘信號到來之前將觸發(fā)器預(yù)置為指定的狀態(tài)，因此在使用的同步SR觸發(fā)器電路上設(shè)置專門的異步置位輸入端SD和異步復(fù)位輸入端RD。SD S CLK R RD S 1S C1 1R RQ Q(c) 國標(biāo)符號 觸發(fā)器在時鐘信號控制下正常工作時應(yīng)使SD和RD處于高電平。用SD或

14、RD將觸發(fā)器預(yù)置位或復(fù)位應(yīng)在CLK=0下進行。RDSDG1G2G3G4S CLK RQ Q(a) 邏輯電路沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING二、動作特點 由于在CLK=1的全部時間里,S和R信號都能通過門G3和G4加到SR鎖存器上，所以在CLK=1的全部時間里S和R的變化都將引起觸發(fā)器輸出端狀態(tài)的變化。 如果在CLK=1的期間內(nèi)輸入信號多次發(fā)生變化，則觸發(fā)器的狀態(tài)也會發(fā)生多次翻轉(zhuǎn)，降低了電路的抗干擾能力。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING例5.3.1 已知同步SR觸發(fā)器的輸入信號波形如圖

15、示，試畫出Q和Q端的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。(b)電壓波形圖CLKt0t0St0Rt0Qt0QG1G2G3G4S CLK RQ Q(a) 邏輯電路沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGD型鎖存器(或雙穩(wěn)態(tài)鎖存器、D觸發(fā)器) D為數(shù)據(jù)輸入端，CLK為控制端。CLK=1時，輸出端狀態(tài)隨輸入端的狀態(tài)而改變，CLK=0時，輸出狀態(tài)保持不變。適用于單端輸入信號的場合。(a)電路結(jié)構(gòu)(b)圖形符號沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING例5.3.2 已知同步D觸發(fā)器的輸入信號波形如圖示，試畫出Q

16、和Q端的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING5.4 脈沖觸發(fā)的觸發(fā)器希望在每個CLK周期里輸出端的狀態(tài)只能改變一次。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING1、主從SR觸發(fā)器工作原理從觸發(fā)器的狀態(tài)保持不變。10一、電路結(jié)構(gòu)與工作原理（1）接收輸入信號過程CLK =1時：主觸發(fā)器控制門G7、G8打開，接收輸入信號R故主觸發(fā)器根據(jù)S和R的狀態(tài)翻轉(zhuǎn)，而從觸發(fā)器控制門G3、G4封鎖，、S，沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINE

17、ERING10CLK下降沿到來時有效在CLK的一個變化周期中觸發(fā)器輸出端的狀態(tài)只能改變一次。因此受其控制的從觸發(fā)器的狀態(tài)也即Q、Q的值當(dāng)然不可能改變。（2）輸出信號過程CLK下降沿到來時，主觸發(fā)器控制門G7、G8封鎖，在CLK=1期間接收的內(nèi)容被存儲起來。同時，從觸發(fā)器控制門G3、G4被打開，主觸發(fā)器將其接收的內(nèi)容送入從觸發(fā)器，輸出端隨之改變狀態(tài)。在CLK=0期間，無論S、R的狀態(tài)如何改變，主觸發(fā)器的狀態(tài)不變，沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING主從SR觸發(fā)器的特性表CLK不允許1*1*1 1 01 1 1Q*=0置 0000 1 00 1

18、1Q*=1置 1111 0 01 0 1Q*=Q保 持Q01 0 0 0 0 0 1功 能Q*S R Q沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING邏輯符號電路特點R和S不能同時為1?！?”表示“延遲輸出”，CLK高電平有效時,CLK返回0后輸出狀態(tài)才改變。主從SR觸發(fā)器采用主從從根本上解決了輸入信號直接控制輸出端的即克服了CLK=1期間問題，觸發(fā)器輸出狀態(tài)可能多次翻轉(zhuǎn)的問題，具有CLK1期間接收輸入信號，CLK下降沿到來時觸發(fā)翻轉(zhuǎn)的特點。但其仍然存在著約束問題，即在CLK1期間，輸入信號控制結(jié)構(gòu)，沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELEC

19、TRONIC ENGINEERINGt0CLKt0St0Rt0Qm123456t0t0Qt0QmQ例5.4.1 已知主從SR觸發(fā)器的輸入信號波形如圖示，試畫出Q 和Q端的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING 若J=0、K=1，則CLK=1時主觸發(fā)器清0，待CLK=0后 從觸發(fā)器隨之清0，即 。2、主從JK觸發(fā)器工作原理 若J=1、K=0，則CLK=1時主觸發(fā)器置1，待CLK=0后 從觸發(fā)器隨之置1，即 。JK沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING工作原理

20、若J=K=0，則門G7、G8被封鎖，觸發(fā)器保持原狀態(tài)不變，即 。 若J=K=1，則CLK下降沿到達后觸發(fā)器將翻轉(zhuǎn)為與初態(tài)相反的狀態(tài)，即 。JK11100101沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGCLK特性表時序圖CLK Q*=Q 翻轉(zhuǎn)101 1 01 1 1Q*=0置 0000 1 00 1 1Q*=1置 1111 0 01 0 1Q*=Q保 持Q01 0 0 0 0 0 1功 能Q*J K Q沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING電路特點邏輯符號主從JK觸發(fā)器采用主從控制結(jié)構(gòu)，從根本上解決了

21、輸入信號直接控制的問題，具有CLK1期間接收輸入信號，CLK下降沿到來時觸發(fā)翻轉(zhuǎn)的特點。輸入信號J、K之間沒有約束。存在一次變化問題。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING具有多輸入端的主從JK觸發(fā)器沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING二、動作特點（1）觸發(fā)器的翻轉(zhuǎn)分兩步：在CLK=1期間主觸發(fā)器接收輸入端（S、R或J、K）的信號，被置成相應(yīng)的狀態(tài)，而從觸發(fā)器不動；CLK下降沿到來時從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)，所以Q、Q端的狀態(tài)改變發(fā)生在CLK的下降沿。（2）因為主觸發(fā)器是一個同步SR觸發(fā)

22、器，所以在CLK=1的全部時間里輸入信號都將對主觸發(fā)器起控制作用。注意：在CLK=1期間輸入信號發(fā)生過變化后，CLK下降沿到達時從觸發(fā)器的狀態(tài)不一定能按此刻輸入信號的狀態(tài)來確定，而必須考慮整個CLK=1期間里輸入信號的變化過程才能確定觸發(fā)器的狀態(tài)。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGJK一旦翻轉(zhuǎn)就不能回到原來的狀態(tài)。 對于主從JK觸發(fā)器，在CLK=1的全部時間主觸發(fā)器都可以接受輸入信號。而且由于Q、Q端接到了輸入門上，所以在Q=0時主觸發(fā)器只能接受置1輸入信號，在Q=1時主觸發(fā)器只能接受置0輸入信號。結(jié)果是在CLK=1期間主觸發(fā)器只能翻轉(zhuǎn)一次

23、，01101010011110沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING但在主從SR觸發(fā)器中，由于沒有Q、Q端接到輸入端的反饋線，所以CLK=1期間S、R狀態(tài)多次改變時，主觸發(fā)器狀態(tài)也會隨著多次翻轉(zhuǎn)。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING沿到達時觸發(fā)器的狀態(tài)。使用主從結(jié)構(gòu)觸發(fā)器時必須注意：只有在CLK=1的全部時間里輸入狀態(tài)始終未變的條件下，用CLK下降沿到達時輸入的狀態(tài)決定觸發(fā)器的次態(tài)才正確。否則，必須考慮CLK=1期間輸入狀態(tài)的全部變化過程，才能確定CLK下降沈陽航空航天大學(xué)電子信息工程學(xué)院SY

24、IAE ELECTRONIC ENGINEERING例5.4.2 已知主從JK觸發(fā)器的輸入信號波形如圖示，試畫出Q和Q端的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。CLKQ沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING例5.4.3 已知主從JK觸發(fā)器的輸入信號波形如圖示，試畫出Q和Q端的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。CLKQ沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING集成主從JK觸發(fā)器低電平有效低電平有效CLK下降沿觸發(fā)沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERIN

25、G5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動作特點 為提高觸發(fā)器的可靠性，增強抗干擾能力，希望觸發(fā)器的次態(tài)僅取決于CLK信號下降沿(或上升沿)到達時刻輸入信號的狀態(tài)。而在此之前和之后輸入狀態(tài)的變化對觸發(fā)器的次態(tài)沒有影響。利用CMOS傳輸門的邊沿觸發(fā)器、維持阻塞觸發(fā)器、利用門電路傳輸延遲時間的邊沿觸發(fā)器及利用二極管進行電平配置的邊沿觸發(fā)器等。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING一、用兩個電平觸發(fā)觸發(fā)器組成的邊沿觸發(fā)器1DC11DC1CLK1CLK2FF1Q1FF2Q2CLKDQQ01=D0保持101保持=D 輸出端Q被置成與CLK上升沿到達時瞬間D端相同

26、的狀態(tài)，而與以前和以后D端的狀態(tài)無關(guān)。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING工作原理 當(dāng)CLK=0時，C=0，C=1，TG1導(dǎo)通，TG2截止，Q1=D。但主觸發(fā)器未形成反饋連接，不能自行保持， Q1隨D變化。CLKD001導(dǎo)通截止DD截止導(dǎo)通 同時，TG3截止，TG4導(dǎo)通，所以從觸發(fā)器保持原狀態(tài)不變，它與主觸發(fā)器之間的聯(lián)系被TG3所切斷。二、利用CMOS傳輸門的邊沿觸發(fā)器沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGCLKD110截止導(dǎo)通DD導(dǎo)通截止 當(dāng)CLK的上升沿到達時(C跳變?yōu)?，C跳變?yōu)?)，T

27、G1截止，TG2導(dǎo)通，由于門G1的輸入電容存儲效應(yīng)， G1輸入端的電壓不會立刻消失，于是Q在TG1切斷前的狀態(tài)被保存下來。 同時， TG3導(dǎo)通， TG4截止，所以主觸發(fā)器的狀態(tài)通過TG3和G3送到輸出端，使Q*=D(CLK上升沿到達時D的狀態(tài))D沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING動作特點 輸出端狀態(tài)的轉(zhuǎn)換發(fā)生在CLK的上升沿，而且觸發(fā)器保存下來的狀態(tài)僅取決于CLK上升沿到達時的輸入狀態(tài)。 所以稱作上升沿觸發(fā)的邊沿觸發(fā)器，也稱作D觸發(fā)器。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGCMOS邊沿D觸發(fā)

28、器的特性表Q001101010011Q*QDCLK沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING帶異步置位、復(fù)位端的CMOS邊沿觸發(fā)器沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING邊沿觸發(fā)器的共同特點： 觸發(fā)器的次態(tài)僅取決于CLK信號的上升沿或下降沿到達時輸入的邏輯狀態(tài)，而在這之前或之后，輸入信號的變化對觸發(fā)器的狀態(tài)沒有影響。 提高觸發(fā)器的抗干擾能力，也提高了電路的工作可靠性。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING例5.5.1 上升沿觸發(fā)的CMOS 邊沿D觸發(fā)器

29、電路中，若D端和CLK的電壓波形如圖示，試畫出Q端的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING邏輯符號沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING集成邊沿D觸發(fā)器注意：CC4013的異步輸入端RD和SD為高電平有效。CLK上升沿觸發(fā)沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING邊沿JK觸發(fā)器的邏輯符號沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING集成邊沿JK觸發(fā)器74LS112為CLK

30、下降沿觸發(fā)。CC4027為CLK上升沿觸發(fā)，且其異步輸入端RD和SD為高電平有效。注意沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING5.6 觸發(fā)器的邏輯功能及其描述方法5.6.1 觸發(fā)器按邏輯功能分類 由于每一種觸發(fā)器電路的信號輸入方式不同，觸發(fā)器的次態(tài)隨輸入信號翻轉(zhuǎn)的規(guī)則不同，所以它們的邏輯功能也不同。按照邏輯功能的不同特點，將時鐘控制的觸發(fā)器分為：SR觸發(fā)器、JK觸發(fā)器、T觸發(fā)器和D觸發(fā)器等。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING一、SR觸發(fā)器不允許不定不定1 1 01 1 1Q*=0置 0000

31、1 00 1 1Q*=1置 1111 0 01 0 1Q*=Q保 持010 0 00 0 1功 能Q*S R Q 凡在時鐘信號作用下邏輯功能符合下表所規(guī)定的觸發(fā)器稱作SR觸發(fā)器。如同步SR觸發(fā)器、主從結(jié)構(gòu)SR觸發(fā)器、維持阻塞結(jié)構(gòu)的SR觸發(fā)器。 SR觸發(fā)器的特性表沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING化簡得：稱為SR觸發(fā)器的特性方程。01S=1R=0S=0R=1S=R=0S=0R=SR觸發(fā)器的狀態(tài)轉(zhuǎn)換圖沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING二、JK觸發(fā)器凡在時鐘信號作用下邏輯功能符合下表所規(guī)定的觸

32、發(fā)器稱作JK觸發(fā)器。如主從結(jié)構(gòu)JK觸發(fā)器、利用傳輸延遲時間的JK邊沿觸發(fā)器。 JK觸發(fā)器的特性表101 1 01 1 1Q*=0置 0000 1 00 1 1Q*=1置 1111 0 01 0 1Q*=Q 保 持01 0 0 0 0 0 1功 能Q*J K Q Q*=Q沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING化簡得：稱為JK觸發(fā)器的特性方程。01J=1K=J=K=1J=K=0J=0K=JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING三、T觸發(fā)器 當(dāng)控制信號T=1時每來一個CLK信號它的

33、狀態(tài)就翻轉(zhuǎn)一次；而當(dāng)T=0時，CLK信號到達后它的狀態(tài)保持不變。 T觸發(fā)器的特性表Q*=Q 保 持0110 0 0 0 1 1 0 1 1功 能Q*T Q Q*=Q 只要將JK觸發(fā)器的兩個輸入端連在一起作為T端，即可構(gòu)成T觸發(fā)器。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING01T=1T=1T=0T=0T觸發(fā)器的狀態(tài)轉(zhuǎn)換圖C1Q QCLKT1N 將T觸發(fā)器的控制端接到固定的高電平(即T1),則特征方程為即每次CLK信號作用后觸發(fā)器必然翻轉(zhuǎn)成與初態(tài)相反的狀態(tài)。稱為T觸發(fā)器。T觸發(fā)器的特性方程:沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING四、D觸發(fā)器 凡在時鐘信號作用下邏輯功能符合下表所規(guī)定的觸發(fā)器稱作D觸發(fā)器。如D型鎖存器、利用CMOS傳輸門