數(shù)字電路課件：3-門電路

1、3.1 概述3.2 半導(dǎo)體二極管門電路3.5 TTL門電路3.3 CMOS門電路第三章 門電路沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING常用的TTL門電路和CMOS門電路的工作原理、邏輯功能及輸入輸出特性。分立元件門電路集成門電路學(xué)習(xí)要點(diǎn)：二極管、三極管的開關(guān)特性沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING 集成電路（Integrated Circuit，簡稱IC)：將數(shù)字電路的半導(dǎo)體元、器件、電阻、電容連線制作在同一個半導(dǎo)體基片（硅片）上，構(gòu)成一個完整的電路，封裝在一個管殼內(nèi)。與分立元件電路相比，具有體

2、積小、重量輕、可靠性高、壽命長、功耗小、成本低、工作速度快等優(yōu)點(diǎn)。 沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING集成電路的分類：按照集成度（每一硅片中所含的元、器件數(shù)）分為小規(guī)模集成電路（Small Scale Integrated ，簡稱SSI）1-10個門(10-100個元件) ；中規(guī)模集成電路（Medium Scale Integrated ，簡稱MSI）10-100個門(100-1000個元件) ；大規(guī)模集成電路（Large Scale Integrated ，簡稱LSI）100個門(1000個元件) ；超大規(guī)模集成電路（Very Large

3、 Scale Integrated ，簡稱LSI）10萬個元件。根據(jù)制造工藝的不同，分為雙極型和單極型兩大類。TTL電路是目前雙極型數(shù)字集成電路中用的最多的一種。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING3.1 概述獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件的導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)。邏輯0和1： 電子電路中用高、低電平來表示。邏輯門電路：用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。簡稱門電路?；竞统Ｓ瞄T電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRON

4、IC ENGINEERING輸入信號輸出信號開關(guān)S斷開時，輸出電壓為高電平；S接通后輸出便為低電平。單開關(guān)電路功耗大沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING輸入信號輸出信號 S1、S2開關(guān)狀態(tài)相反；vI使S2接通的同時，使S1斷開，則輸出vo便為低電平?；パa(bǔ)開關(guān)電路vI使S1接通的同時，使S2斷開，則輸出vo便為高電平。無論vo是高電平還是低電平，S1和S2總有一個是斷開的，所以流過S1和S2的電流始終為零，電路的功耗極小。開關(guān)S由半導(dǎo)體二極管或三極管組成。由輸入信號控制二極管或三極管工作在截止和導(dǎo)通兩個狀態(tài)時就起到開關(guān)作用。沈陽航空航天大學(xué)電子

5、信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING10正邏輯01負(fù)邏輯 正邏輯：以高電平表示邏輯1，低電平表示邏輯0；負(fù)邏輯相反。 每一種邏輯都有允許的高低電平的范圍。因此數(shù)字電路對元、器件參數(shù)精度及供電電源穩(wěn)定度的要求比模擬電路要低些。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING3.2 半導(dǎo)體二極管門電路3.2.1 半導(dǎo)體二極管的開關(guān)特性3.2.2 二極管與門3.2.3 二極管或門沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING3.2.1 半導(dǎo)體二極管的開關(guān)特性 二極管符號：陽極陰極vD 由

6、于半導(dǎo)體二極管具有單向?qū)щ娦?，DR+-而當(dāng)vI =VIL=0時，D導(dǎo)通， vO =VOL=0。 理想二極管：設(shè)VIH=VCC,VIL=0,D為理想開關(guān)元件。則當(dāng)vI =VIH時，D截止，vO =VOH = VCC ；所以它相當(dāng)于一個受外加電壓即外加正向電壓時導(dǎo)通，外加反向電壓時截止，極性控制的開關(guān)。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGv0.5V時，二極管導(dǎo)通。 實(shí)際上二極管的特性并不是理想的開關(guān)特性，其特性可近似的用PN結(jié)方程和伏安特性曲線表示。 實(shí)際二極管：沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERI

7、NG 分析二極管組成的電路時，要通過近似分析迅速判斷二極管的開關(guān)狀態(tài)。必須利用二極管的近似等效電路。當(dāng)外電路的等效電源和等效電阻都很小時，二極管的正向?qū)▔航岛驼螂娮瓒疾荒芎雎浴?二極管近似等效電路：沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING當(dāng)二極管的正向?qū)▔航岛驼螂娮枧c電源電壓和外接電阻相比均可以忽略時，可看作理想開關(guān)。當(dāng)二極管的正向?qū)▔航岛屯饧与娫措妷合啾炔荒芎雎?，且與外接電阻相比二極管的正向電阻可以忽略時。常用這種近似方法。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGY=AB3V以上為高電平

8、，0.7V以下為低電平缺點(diǎn)：將發(fā)生信號的高、低電平的偏移；3.2.2 二極管與門AB 當(dāng)輸出端對地接上負(fù)載電阻時，負(fù)載電阻的改變有時會影響輸出的高電平。 因此，這種門電路僅用作集成電路內(nèi)部的邏輯單元，而不用它直接去驅(qū)動負(fù)載電路。uA uBuYD1 D20V 0V0V 3V3V 0V3V 3V0.7V0.7V0.7V3.7V導(dǎo)通 導(dǎo)通導(dǎo)通 截止截止 導(dǎo)通導(dǎo)通 導(dǎo)通沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING3.2.3 二極管或門Y=A+B高于2.3V為高電平，低于0V為低電平也存在電平偏移問題，只能用作集成電路內(nèi)部的邏輯單元。ABuA uBuYD1 D

9、20V 0V0V 3V3V 0V3V 3V0V2.3V2.3V2.3V截止 截止導(dǎo)通 截止截止 導(dǎo)通導(dǎo)通 導(dǎo)通沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING3.3 CMOS門電路3.3.1 MOS管的開關(guān)特性3.3.3 CMOS反相器的靜態(tài)輸入特性和輸出特性3.3.4 CMOS反相器的動態(tài)特性3.3.5 其它類型的CMOS門電路3.3.7 CMOS數(shù)字集成電路的各種系列3.3.6 CMOS門電路的正確使用3.3.2 CMOS反相器的電路結(jié)構(gòu)和工作原理沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING一. MOS管的

10、結(jié)構(gòu)和工作原理 MOS管是金屬氧化物半導(dǎo)體場效應(yīng)管的簡稱。結(jié)構(gòu)和符號如圖。3.3.1 MOS管的開關(guān)特性沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING二.MOS管的輸入特性和輸出特性工作原理電路轉(zhuǎn)移特性曲線輸出特性曲線vIvOGDSRD+VDD共源接法由于絕緣層使得即使柵極和源極之間加上電壓，也不會有柵極電流流通，因此不用 畫輸入特性曲線。漏極特性曲線可變電阻區(qū)恒流區(qū)截止區(qū)截止區(qū)：當(dāng)vGS VGS(th)時，漏極和源極之間有導(dǎo)電溝道，有iD產(chǎn)生，分成兩個區(qū)域。可變電阻區(qū)：當(dāng)vGS一定時，iD與vDS之比近似的等于一個常數(shù)。而導(dǎo)通電阻RON|vDS=0=

11、1/2K(vGS-VGS(th)與vGS成反比，為得到較小的導(dǎo)通電阻，應(yīng)取盡可能大的vGS值。恒流區(qū)：漏電流iD的大小基本上由vGS決定，vDS變化對iD的影響很小。表示iD與vGS關(guān)系的曲線稱為MOS管的轉(zhuǎn)移特性曲線。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING三、MOS管的基本開關(guān)電路GDSRD+VDDGDSRD+VDD截止?fàn)顟B(tài)uIVGS(th)uo=VOL只要負(fù)載電阻RD遠(yuǎn)遠(yuǎn)小于MOS管的截止內(nèi)阻ROFF，在輸出端即為高電平VOH, VOH VDD 。這時MOS管的D-S之間就相當(dāng)于一個斷開的開關(guān)。隨著vI的 升高iD增加，而vO隨之下降。當(dāng)v

12、I繼續(xù)升高后，MOS管的導(dǎo)通內(nèi)阻RON變得很小，只要RON |VGS(th)p|故T1導(dǎo)通,而vGS2=0VGS(th)N T2導(dǎo)通， vGS1=0|VGS(th)P|+ VGS(th)N。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING 靜態(tài)時，無論vI是高電平還是低電平，兩個管子總是一個導(dǎo)通而另一個截止，即所謂的互補(bǔ)狀態(tài)，所以把這種電路結(jié)構(gòu)形式稱為互補(bǔ)對稱式金屬氧化物半導(dǎo)體電路（Complementary Symmetery Metal Oxide Semiconductor Circuit，簡稱CMOS電路）。 其特點(diǎn)是靜態(tài)功耗低，因?yàn)榻刂箖?nèi)阻極高

13、，流過管子的靜態(tài)電流極小。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING二、電壓傳輸特性和電流傳輸特性AB段：vI |VGS(th)p|故T1導(dǎo)通,而T2截止，輸出電壓vO VOH VDD 。CD段:vI VDD - |VGS(th)p| VGS(th)N,使|vGS1|VGS(th)p| 故T2導(dǎo)通，T1截止。輸出電壓vO VOL 0 。BC段: VGS(th)N vI |VGS(th)p|， vGS2VGS(th)N 故T2 T1同時導(dǎo)通。若兩個管子的參數(shù)完全對稱，則vI =0.5 VDD 、vO =0.5 VDD 。把0.5 VDD稱為閾值電壓V

14、TH 。 接近于理想的開關(guān)特性，使CMOS反相器具有更大的輸入端噪聲容限。電壓傳輸特性是輸出電壓隨輸入電壓變化的曲線。設(shè)VDD VGS(th)N + |VGS(th)P|,且VGS(th)N =|VGS(th)P|,T1和T2具有同樣的導(dǎo)通內(nèi)阻RON和截止內(nèi)阻ROFF。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGAB段：T1導(dǎo)通,而T2截止，內(nèi)阻非常高，所以流過T1和T2漏極電流幾乎為零 。CD段:T2導(dǎo)通，T1截止，所以流過T1和T2漏極電流也幾乎為零 。BC段: T1T2同時導(dǎo)通，有電流iD流過T1T2 ，且在vI =0.5 VDD 附近iD最大

15、。 不應(yīng)使這類器件長期工作在BC段，以防器件因功耗過大而損壞電流傳輸特性是漏極電流隨輸入電壓變化的曲線。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING1輸出 0輸出 0輸入 1輸入 vO vI vIvOVOH(min)VOL(max)VIL(max)VIH(min)VNHVNL輸入端噪聲容限：在保證輸出高、低電平基本不變（或者說變化的大小不超過允許限度，能完成正常邏輯功能）的條件下，輸入電平的允許波動范圍(能承受的最大抗干擾電壓值)。 三、輸入端噪聲容限(min)(min)IHOHNHVVV-=容限：輸入為高電平時的噪聲關(guān)門電平VOFF:為保證非門輸出

16、電路處于截止?fàn)顟B(tài)的最大輸入低電平值 開門電平VON:為保證非門輸入電路處于飽和狀態(tài)時的最小輸入高電平值 多個門電路連成系統(tǒng)時 (max)(max)OLILNLVVV-=容限：輸入為低電平時的噪聲沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING3.3.3 CMOS反相器的靜態(tài)輸入特性和輸出特性一、輸入特性 因?yàn)镸OS管的柵極和襯底之間存在著輸入電容，而絕緣介質(zhì)非常薄，極易被擊穿，故必須采取保護(hù)措施保護(hù)電路。D2是在輸入端的N型擴(kuò)散電阻區(qū)和P型襯底之間自然形成的，是一種所謂分布式二極管結(jié)構(gòu)。可通過較大電流。C1、C2是T1 、T2柵極的等效電容在輸入端出現(xiàn)瞬

17、間過沖電壓使二極管擊穿時，只要反向擊穿電流不過大，且持續(xù)時間短，則反向擊穿電壓消失后，PN結(jié)仍可恢復(fù)。74HC系列的輸入保護(hù)電路D1D2RSC1C2T1T2VDDVSSvIvOvG輸入保護(hù)電路RS的阻值一般在1.52.5k之間0vIVDD輸入保護(hù)電路不起作用vIVDD VDF ，D1導(dǎo)通，VGVDD VDF，保證C2上的電壓不超過VDD VDF ；v10.7V ，D2導(dǎo)通， VG-VDF ，保證C1上的電壓不超過VDD VDF 沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING74HC系列的輸入特性曲線VDF vIVDDVDF , iI迅速增大 vIVDF

18、 , D2經(jīng)Rs導(dǎo)通，iI的絕對值迅速增大，Rs決定斜率 沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING二、輸出特性1.低電平輸出特性負(fù)載電流灌入T2，VOL隨IOL增加而提高，因?yàn)楣茏拥膶?dǎo)通壓降增加。 因?yàn)閂GS2越大，導(dǎo)通內(nèi)阻越小，所以，IOL相同時VDD越大 ，VGS2越大，VOL越小。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING2.高電平輸出特性負(fù)載電流拉電流，VOH隨IOH增加而下降。 因?yàn)関GS越大，導(dǎo)通內(nèi)阻越小 ，所以，IOH相同時VDD越大 ，則T1導(dǎo)通時vGS1越負(fù)，它的導(dǎo)通內(nèi)阻越小，VOH

19、下降的越小。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING3.3.4 CMOS反相器的動態(tài)特性 由于MOS管的電極之間以及電極和襯底之間都存在著寄生電容，尤其在反相器的輸出端不可避免的存在著負(fù)載電容（當(dāng)負(fù)載為下一級反相器時，下一級反相器的輸入電容和接線電容就構(gòu)成了這一級的負(fù)載電容），當(dāng)輸入信號發(fā)生跳變時，輸出電壓的變化必然滯后于輸入電壓的變化。把輸出電壓變化落后于輸入電壓變化的時間稱為傳輸延遲時間。一、傳輸延遲時間沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGCMOS與非門A、B當(dāng)中有一個或全為低電平時，TN1

20、、TN2中有一個或全部截止，TP1、TP2中有一個或全部導(dǎo)通，輸出Y為高電平。只有當(dāng)輸入A、B全為高電平時，TN1和TN2才會都導(dǎo)通，TP1和TP2才會都截止，輸出Y才會為低電平。3.3.5 其他類型的CMOS門電路一、其他邏輯功能的CMOS門電路常用的有與非門、或非門、與門、或門、與或非門和異或門100101101011沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGCMOS或非門只要輸入A、B當(dāng)中有一個或全為高電平，TP1、TP2中有一個或全部截止，TN1、TN2中有一個或全部導(dǎo)通，輸出Y為低電平。只有當(dāng)A、B全為低電平時，TP1和TP2才會都導(dǎo)通，

21、TN1和TN2才會都截止，輸出Y才會為高電平。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING與門或門CMOS與或非門Y=(AB)=ABY=(A+B)=A+BBAYABYBAABYABCY沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING二、帶緩沖級的CMOS門電路輸出電阻RO受輸入端狀態(tài)的影響。假定每個管子的導(dǎo)通電阻相同，輸入端狀態(tài)的不同，可以使輸出電阻相差4倍。 前面的與非門（或非門）存在的缺點(diǎn)：沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING輸出的高、低電平受輸入端數(shù)目的

22、影響。 輸入端數(shù)目越多，串聯(lián)的驅(qū)動管數(shù)目也越多，輸出的低電平VOL也越高。 當(dāng)輸入全部為低電平時，輸入端越多，負(fù)載管并聯(lián)的數(shù)目越多，輸出的高電平VOH更高。輸入端工作狀態(tài)不同時對電壓傳輸特性也有一定的影響。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING 為克服這些缺點(diǎn)，在CC4000和74HC系列CMOS電路中在門電路的每個輸入端、輸出端增加一級具有標(biāo)準(zhǔn)參數(shù)的反相器（緩沖器）的緩沖級結(jié)構(gòu)。注意電路的邏輯功能發(fā)生了變化，與非門是在或非門電路的基礎(chǔ)上增加了緩沖器后得到的；或非門是在與非門的基礎(chǔ)上增加了緩沖器以后得到的。沈陽航空航天大學(xué)電子信息工程學(xué)院SYI

23、AE ELECTRONIC ENGINEERING圖3.3.29 帶緩沖級的CMOS與非門電路VDDBAY沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING圖3.3.30 帶緩沖級的CMOS或非門電路沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING三、漏極開路輸出門電路（ OD門） 常用于輸出緩沖/驅(qū)動器中，或者用于實(shí)現(xiàn)輸出電平的變換，以滿足吸收大負(fù)載電流的需要，此外可以用于實(shí)現(xiàn)線與邏輯。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING五、三態(tài)輸出的CMOS門電路接在集成電路的

24、輸出端，成為輸出緩沖器T1T2VDDYG1G2G4G5G3AENAEN當(dāng)EN=0時，若A=1，則G4、G5的輸出同為高電平，T1截止、T2導(dǎo)通，Y=0；若A=0，則G4、G5的輸出同為低電平，T1導(dǎo)通、T2截止，Y=1。電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)，是一種三態(tài)門。Y=A，反相器處于正常工作狀態(tài)。當(dāng)EN=1時，不論A的狀態(tài)如何，G4輸出高電平而G5輸出低電平，TI和T2同時截止，輸出呈現(xiàn)高阻態(tài)。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING 在存儲和運(yùn)輸CMOS器件時不要使用易產(chǎn)生靜電高壓的化工材料和化纖織物包裝，最好采用金屬屏蔽層做包裝材

25、料。組裝、調(diào)試時應(yīng)使電烙鐵和其他工具、儀表、工作臺臺面等良好接地。操作人員的服裝和手套等應(yīng)選用無靜電的原料制作。不用的輸入端不應(yīng)懸空。3.3.6 CMOS電路的正確使用一、輸入電路的靜電防護(hù)沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGCMOS數(shù)字電路的特點(diǎn)及使用時的注意事項(xiàng)（1）CMOS電路的工作速度比TTL電路的低。（2）CMOS帶負(fù)載的能力比TTL電路強(qiáng)。（3）CMOS電路的電源電壓允許范圍較大，約在318V，抗干擾能力比TTL電路強(qiáng)。（4）CMOS電路的功耗比TTL電路小得多。門電路的功耗只有幾個W，中規(guī)模集成電路的功耗也不會超過100W。（5

26、）CMOS集成電路的集成度比TTL電路高。（6）CMOS電路適合于特殊環(huán)境下工作。（7）CMOS電路容易受靜電感應(yīng)而擊穿，在使用和存放時應(yīng)注意靜電屏蔽，焊接時電烙鐵應(yīng)接地良好，尤其是CMOS電路多余不用的輸入端不能懸空，應(yīng)根據(jù)需要接地或接高電平。CMOS數(shù)字電路的特點(diǎn)沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING3.5 TTL門電路3.5.2 TTL反相器的電路結(jié)構(gòu)和工作原理3.5.3 TTL反相器的靜態(tài)輸入特性和輸出特性3.5.4 TTL反相器的動態(tài)特性3.5.1 雙極型三極管的開關(guān)特性3.5.6 TTL數(shù)字集成電路的各種系列3.5.5 其他類型的T

27、TL門電路沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING3.5.1 雙極型三極管的開關(guān)特性一、雙極型三極管的結(jié)構(gòu) 有PNP型和NPN型兩種，在工作時有電子和空穴兩種載流子參與導(dǎo)電過程，因此被稱為雙極型三極管。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING飽和區(qū)截止區(qū)放大區(qū)二、雙極型三極管的輸入特性和輸出特性基極b和發(fā)射極e之間的電壓vBE和輸入電流iB之間關(guān)系的特性曲線。為簡化分析，常用虛折線來近似在不同iB下集電極電流iC和集電極電壓vCE之間的關(guān)系曲線。VON稱為開啟電壓。硅三極管為0.50.7V；鍺三極管

28、為0.20.3V沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGRbRc+VCCbce截止?fàn)顟B(tài)vi=UIL0.5Vvo=+VCC飽和狀態(tài)iBIBSvi=UIHvo=0.3VRbRc+VCCbce0.7V0.3V沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING vi= 0.3V時，vo=VCC=5V說明輸入為低電平時，10k三、雙極型三極管的基本開關(guān)電路三極管工作在輸出電壓為相當(dāng)于輸出為高電平，開關(guān)斷開。截止?fàn)顟B(tài)，沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING vi= 1V時

29、三極管導(dǎo)通，因?yàn)?iBIBS，voVCES0.3V說明輸入為高電平時，10k三極管基極電流：導(dǎo)通，三極管工作在飽和狀態(tài)。輸出電壓：輸出為低電平，相當(dāng)于開關(guān)閉合。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING 只要合理的選擇電路參數(shù)，結(jié)論：輸出低電平。三極管工作在截止?fàn)顟B(tài)；iBIBS ，而vI 為高電平VIH時三極管工作在深度飽和狀態(tài)，的c-e間就相當(dāng)于一個受vI 控制的開關(guān)。則三極管三極管截止時，相當(dāng)于開關(guān)斷開，在開關(guān)電路的輸出端輸出高電平；三極管飽和導(dǎo)通時，相當(dāng)于開關(guān)接通，在開關(guān)電路的輸出端保證當(dāng)vI為低電平VIL時vBE 1，故T1工作在深度飽和狀

30、態(tài)，其飽和電壓降VCES0.1V，集電極電位VC1為0.3V，T2和T5管截止。由于T2管截止，故R2上壓降很小， Vc2=VB4VCC=5V，T4和D2導(dǎo)通，因此UO=VOH=VB4-VBE4-VD23.6V為高電平, 而vE2為低電平，從而T4導(dǎo)通、 T5截止。三極管三極管邏輯電路(TransistorTransistor Logic)沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING一、電路結(jié)構(gòu)設(shè)電源電壓VCC5V，輸入信號的高、低電平分別為VIH3.4V、VIL0.2V，開啟電壓VON0.7V 。3.5.2 TTL反相器的電路結(jié)構(gòu)和工作原理 當(dāng) v

31、I = VIH時，輸出為低電平 VOL = VCE(sat) 。T1導(dǎo)通 ，基極vB1 = VIH+VON4.1V ,T1的集電結(jié)、T2、T5導(dǎo)通 ， vB1鉗位在2.1V左右, T1管發(fā)射結(jié)反偏。UO=VOL=VCES5=0.1V，而VC2=VB4=VCES2+VBE5=0.8V，此電壓不足以使T4和D2導(dǎo)通，故T4和D2截止，vC2降低，而vE2升高， vE2= VBE5 =0.7v。從而T4截止、 T5導(dǎo)通（飽和，由于T2能給它提供足夠的基極電流）沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGT2集電極輸出的電壓信號和發(fā)射極輸出的電壓信號變化方向

32、相反(即相位相反)分別驅(qū)動T4和T5管，完成倒相和放大。在穩(wěn)定狀態(tài)下，T4和T5總是一個導(dǎo)通而另一個截止，有效的降低了輸出級的靜態(tài)功耗并提高了驅(qū)動負(fù)載的能力，這種形式的電路稱為推拉式電路或圖騰柱輸出電路。輸入端鉗位二極管，可以抑制輸入端可能出現(xiàn)的負(fù)極性干擾脈沖和防止輸入電壓為負(fù)時T1的發(fā)射極電流過大起到保護(hù)作用。確保T5飽和導(dǎo)通時T4可靠的截止。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING3.02.01.000.51.01.5vO /VvI /VVTH二、電壓傳輸

33、特性截止區(qū)：AB段。vI 0.6V所以vB1 1.3V, T1飽和導(dǎo)通。 UC1= UI+UCE10.7V時，T2和T5截止，T4 和 D2導(dǎo)通。因此，輸出為高電平VOH = VCC- vR2- vBE4 - vD2 3.4V(3.6V)。線性區(qū)：BC段。 0.6V vI 1.3V，0.7VUC11.4V，由于T2的發(fā)射極通過電阻接地，因此T2開始導(dǎo)通并處于放大狀態(tài)，但T5管仍然截止，因此隨vI的升高vC2和vO線性下降。轉(zhuǎn)折區(qū)：CD段。1.3VvI1.4V， vB1約為2.1V， T2和T5趨于飽和導(dǎo)通，而T4截止， vO急劇降為低電平，轉(zhuǎn)折區(qū)中點(diǎn)對應(yīng)的輸入電壓稱為閾值電壓或門檻電壓VTH。

34、飽和區(qū)：DE段。vI 1.4V后，vB1被箝位在2.1V，T2和T5管均飽和，vO= vOL=VCES5=0.1V， 不再變化。ABCDE輸出電壓vO隨輸入電壓vI變化的關(guān)系曲線 沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING1輸出 0輸出0輸入 1輸入 vO vI vIvO輸入端噪聲容限：在保證輸出高、低電平基本不變（或者說變化的大小不超過允許限度，能完成正常邏輯功能）的條件下，輸入電平的允許波動范圍(能承受的最大抗干擾電壓值)。 三、輸入端噪聲容限(min)(min)IHOHNHVVV-=容限：輸入為高電平時的噪聲關(guān)門電平VOFF:為保證非門輸出電

35、路處于截止?fàn)顟B(tài)的最大輸入低電平值 開門電平VON:為保證非門輸出電路處于飽和狀態(tài)時的最小輸入高電平值 多個門電路連成系統(tǒng)時VOH(min)VOL(max)VIL(max)VIH(min)VNHVNL (max)(max)OLILNLVVV-=容限：輸入為低電平時的噪聲沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING例：74系列門電路的VOH(min)=2.4V，VOL(max)=0.4V，VIH(min)=2V， VIL(max)=0.8V 。故可知VNL= VIL(max)VOL(max)=0.80.4=0.4V，VNH=VOH(min)VIH(min

36、)=2.42=0.4V 噪聲容限越大，抗干擾能力越強(qiáng)（不會破壞非門輸出邏輯狀態(tài)所允許的干擾電壓值）。非門的輸入端為低電平時，允許疊加在輸入端的干擾信號最大值不能超過VNL。非門的輸入端為高電平時，允許疊加在輸入端的干擾信號不能超過VNH。 沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING3.5.3 TTL反相器的靜態(tài)輸入特性和輸出特性一、輸入特性當(dāng)輸入信號是高、低電平而不是中間值時，忽略T2 、T5的b-c結(jié)反向電流及R3對T5基極回路的影響當(dāng)VCC5V，vI =VIL0.2V時，輸入的低電平電流為當(dāng)vI =0時的輸入電流叫輸入短路電流IIS，略大于II

37、L，常代替它。IIL沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING當(dāng)vI =VIH3.4V時， vB1被鉗位2.1V， vBC1 0 、vBE10，相當(dāng)于原來的發(fā)射極和集電極互換使用因此被稱為倒置狀態(tài)，此時三極管的電流放大系數(shù)極?。s0.01以下），所以高電平的輸入電流IIH (輸入漏電流 )很小，74系列門電路每個輸入端的IIH值在40A以下。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING二、輸出特性1.高電平輸出特性T4工作在射極輸出狀態(tài)，電路的輸出電阻很小。在負(fù)載電流很小的范圍內(nèi)，負(fù)載電流iL的變化對VO

38、H 的影響很小。隨著iL的絕對值增加， R4上的壓降加大，最終使T4 b-c結(jié)變?yōu)檎蚱茫?T4進(jìn)入飽和狀態(tài)，隨iL絕對值的增加VOH幾乎線性下降。負(fù)載電流IL=IOH由T4的發(fā)射極流出，故IOH稱為拉電流 。受功耗的限制，手冊上的高電平輸出電流的最大值小于5mA。74系列門電路的運(yùn)用條件規(guī)定，輸出高電平時，最大負(fù)載電流不能超過0.4mA。當(dāng)輸出是高電平時，T4和D2導(dǎo)通, T5截止沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING2.低電平輸出特性 T5飽和導(dǎo)通c-e間的內(nèi)阻很小，所以負(fù)載電流iL的增加VOH僅稍有升高，并且在較大的范圍里基本呈線性。

39、負(fù)載電流IL=IOL由負(fù)載流入T5管的集電極，故稱IOL為灌電流。但負(fù)載電流過大將使T5管退出飽和而進(jìn)入放大狀態(tài)，VOL開始明顯上升。74系列的IOL(max)=16mA。輸出是低電平時， T5飽和導(dǎo)通, T4 截止沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING例3.5.2圖示電路中，試計(jì)算門G1最多可以驅(qū)動多少個同樣的門電路負(fù)載。這些門電路的輸入特性和輸出特性分別由圖3.5.12、圖3.5.14、圖3.5.16給出。要求G1輸出的高、低電平滿足VOH3.2V, VOL 0.2V。解：首先計(jì)算保證VOL 0.2V時可以驅(qū)動的門電路數(shù)目N1。由低電平輸出

40、特性曲線可知， VOL =0.2V時，負(fù)載電流iL=16mA；vI =0.2V 每個門的低電平輸入電流iIL = - 1mA，因此有即 N1 16 G1 N vO VOH3.2V, VOL 0.2VG2G3G4沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING再計(jì)算保證VOH 3.2V時可以驅(qū)動的門電路數(shù)目N2。由高電平輸出特性曲線VOH =3.2V時，iL = - 7.5mA；由輸入特性曲線，每個輸入端的高電平輸入電流 IIH=40A，可得手冊上同時規(guī)定所以應(yīng)取即 N2 10， G1 N vO VOH3.2V, VOL 0.2VG2G3G4而N1 16取

41、N 10沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING結(jié)論1：在給定的輸入、輸出特性曲線下，74系列反相器可以驅(qū)動同類型反相器的最大數(shù)目是10，這個數(shù)值也叫做門電路的扇出系數(shù)?？梢远勘硎鹃T電路帶負(fù)載能力的大小。結(jié)論2：由于門電路無論在輸出高電平還是低電平時均有一定的輸出電阻，所以輸出的高、低電平都要隨負(fù)載電流的改變而發(fā)生改變。這種變化越小，說明門電路帶負(fù)載的能力越強(qiáng)。也可用輸出電平的變化不超過某一規(guī)定值時允許的最大負(fù)載電流來定量表示門電路帶負(fù)載能力的大小。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING 扇入系

42、數(shù)Ni和扇出系數(shù)NO1、扇入系數(shù)Ni是指合格的輸入端的個數(shù)。2、扇出系數(shù)No是指輸出端最多能驅(qū)動同類型門的數(shù)量。其中IOLmax為最大允許灌電流，IIL是一個負(fù)載門灌入本級的電流；IOHmax為最大允許拉電流，IIH是一個負(fù)載門拉出本級的電流。 取門電路在灌電流（輸出低電平）狀態(tài)下，和拉電流（輸出高電平）狀態(tài)下，驅(qū)動同類門的個數(shù)最小值。No越大，說明門的負(fù)載能力越強(qiáng)沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING三、輸入端負(fù)載特性圖3.5.18 TTL反相器輸入端經(jīng)電阻接地時的等效電路輸入電流流過RP，會在RP上產(chǎn)生壓降而形成輸入端電位vI。 RP越大v

43、I也越高。 具體使用門電路時，有時需要在輸入端與地之間或輸入端與信號的低電平之間接入電阻RP。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGRPR1時，vI幾乎與RP成正比。當(dāng)vI上升到1.4V后，T2和T5的發(fā)射結(jié)同時導(dǎo)通，將vB1鉗位在2.1V，故即使RP再增大，vI也不會升高，特性曲線趨于vI =1.4V的一條水平線。TTL反相器輸入端負(fù)載特性1.4輸入端懸空時， RP為，相當(dāng)于接入高電平沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING(1) 關(guān)門電阻ROFF； 在保證門電路輸出為額定高電平的條件下，所允許

44、RP 的最大值稱為關(guān)門電阻。典型的TTL門電路ROFF 0.7k (2) 開門電阻RON：在保證門電路輸出為額定低電平的條件下，所允許RP 的最小值稱為開門電阻。典型的TTL門電路RON 2k。 數(shù)字電路中要求輸入負(fù)載電阻RI RON或RI ROFF ，否則輸入信號將不在高低電平范圍內(nèi)。.沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING3.5.4 TTL反相器的動態(tài)特性一、傳輸延遲時間 理想情況下，當(dāng)TTL非門的輸入有變化時，輸出應(yīng)立即按其邏輯關(guān)系發(fā)生響應(yīng)，但實(shí)際上三極管內(nèi)部存儲電荷的積累和消散都需要時間，故輸出總滯后于輸入，而且上升沿和下降沿會變緩。把

45、輸出電壓波形滯后于輸入電壓波形的時間叫做傳輸延遲時間。速度標(biāo)志平均延遲時間：Tpd=(TPHL+TPLH)/2，Tpd越小，速度越快。 沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING 平均傳輸延遲時間tpd導(dǎo)通延遲時間tPHL：輸入波形上升沿的50%幅值處到輸出波形下降沿50% 幅值處所需要的時間。截止延遲時間tPLH：從輸入波形下降沿50% 幅值處到輸出波形上升沿50% 幅值處所需要的時間。通常tPLHtPHL，tpd越小，電路的開關(guān)速度越高。一般tpd = 10ns40ns輸入信號VI輸出信號V0沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELEC

46、TRONIC ENGINEERING一、其它邏輯功能的門電路3.5.5 其它類型的TTL門電路1.與非門多發(fā)射極三極管 T4 A B R1 4k T2 T1 R4 130+VCC(+5V) T5 TTL與非門電路 R2 1.6k R3 1k D3 D1 D2 Y 沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING輸入信號不全為1：如uA=0.2V， uB=3.6V輸出端的電位為：輸出Y為高電平。uY VCC uBE4 uD3 50.70.7=3.6V輸入信號全為1：如uA=uB=3.6V輸出端的電位為：uY=UCES0.1V輸出Y為低電平。T4 A B R

47、1 4k T2T1 R4 130 +VCC(+5V) T5 R2 1.6k R3 1k D3 D1 D2 Y3.6V則uB1=0.2+0.7=0.9V，T2、T5截止，T4導(dǎo)通0.9V0.1V則uB1=2.1V，T2、T5導(dǎo)通，T4截止2.1V沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING功能表真值表邏輯表達(dá)式輸入有低，輸出為高；輸入全高，輸出為低。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING TTL電路中與邏輯關(guān)系是利用三極管的多發(fā)射極結(jié)構(gòu)實(shí)現(xiàn)的。 與非門輸出電路結(jié)構(gòu)和參數(shù)與反相器相同，所以反相器的輸出特性

48、也適用于與非門。 計(jì)算與非門每個輸入端的輸入電流時，低電平輸入電流與反相器相同，高電平時總的輸入電流等于單個輸入端高電平輸入電流的兩倍。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING74LS00內(nèi)含4個2輸入與非門，74LS20內(nèi)含2個4輸入與非門。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGA、B中只要有一個為1，即高電平，如A1，則iB1就會經(jīng)過T1集電結(jié)流入T2基極，使T2、T5飽和導(dǎo)通，輸出為低電平，即Y0。AB0時，iB1、iB1均分別流入T1、T1發(fā)射極，使T2、T2、T5均截止，T4導(dǎo)通，輸出為

49、高電平，即Y1。2、或非門電路完全相同或邏輯是通過將兩個三極管輸出端并聯(lián)實(shí)現(xiàn)的。輸入端和輸出端電路結(jié)構(gòu)與反相器相同，因此輸入輸出特性與反相器一樣。將兩個或輸入端并聯(lián)時，無論高電平輸入電流還是低電平輸入電流，都是單個輸入端輸入電流的兩倍。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING 14 13 12 11 10 9 8 74LS02 1 2 3 4 5 6 7 VCC 3Y 3B 3A 4Y 4B 4A 1Y 1B 1A 2Y 2B 2A GND 74LS02的引腳排列圖 或非門沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGI

50、NEERINGA和B都為高電平（T2導(dǎo)通）、或C和D都為高電平（T2導(dǎo)通）時，T5飽和導(dǎo)通、T4截止，輸出Y=0。A和B不全為高電平、并且C和D也不全為高電平（T2和T2同時截止）時，T5截止、T4飽和導(dǎo)通，輸出Y=1。 T4 A B C D R1 T2 T1 Y R4 +VCC T5 R2 T2 T1 R1 TTL與或非門電路 3.與或非門沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING 14 13 12 11 10 9 8 74LS51 1 2 3 4 5 6 7 VCC 2B2C 2D2E 2F 2Y 2A 1A 1B 1C 1D 1Y GND 7

51、4LS51的引腳排列圖 沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGABT1T2T3T4T5T6T7T8T9VCCY T2 T3 T4 T5組成或非門4、異或門 T1組成與門 T6 T7 T8 T9組成或非門沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING異或門與門Y=(AB)=AB或門Y=(A+B)=A+BBAYABYBAABYABYABY沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING二、OC門問題的提出：TTL門電路的推拉式輸出電路結(jié)構(gòu)存在輸出電阻低的優(yōu)點(diǎn)，但存在如

52、下缺點(diǎn)：輸出端不能并聯(lián)使用，因?yàn)槿粢粋€輸出高電平而另一個低電平,則會在電源和地之間形成一個低電阻通路，導(dǎo)致一個很大的電流，流過兩個門的輸出級， 超過正常工作電流，可能會燒壞輸出管。 沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING 將輸出級改成集電極開路的三極管結(jié)構(gòu)，叫做集電極開路的門電路（Open Collector Gate)，簡稱OC門。電源一旦確定，輸出的高電平就固定，不能滿足對不同輸出高電平的需要。 工作時需要外接負(fù)載電阻和電源。 在電阻的阻值和電源電壓的數(shù)值選擇恰當(dāng)，能夠做到既保證輸出的高、低電平符合要求又使輸出端三極管的負(fù)載電流不過大。不能

53、滿足驅(qū)動較大電流、較高電壓的負(fù)載的要求。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING工作時需要外接負(fù)載電阻和電源。A、B不全為1時，T2、T3截止，Y=1。接入外接電阻RL后：A、B全為1時，T2、T3飽和導(dǎo)通，Y=0。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING圖3.4.27 OC門輸出并聯(lián)的接法及邏輯圖只要Y1、Y2有一個是低電平，Y=0；只有Y1、Y2同時為高電平，Y=1 ，Y和Y1、Y2之間的這種連接方式稱為“線與”，邏輯圖如上所示。兩個OC結(jié)構(gòu)的與非門線與連接即可得到與或非的邏輯功能。即ABG1Y

54、1CDG2Y2RLYVCC線與沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING根據(jù)需要選擇VCC的大小就可以得到所需的VOH值。除了與非門和反相器外，與門、或門、或非門等都可以做成集電極開路的輸出結(jié)構(gòu)。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGEN三、三態(tài)輸出門(TS門)Three State EN1時，P點(diǎn)為高電平，二極管D截止，電路的工作狀態(tài)和普通的與非門沒有區(qū)別。Y可能是高電平也可能是低電平，取決于A、B的狀態(tài)。沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING E

55、N0時，P點(diǎn)為低電平， T5截止。同時，二極管D導(dǎo)通，T4基極均被鉗制在0.7V，使T4截止。由于T4 、 T5同時截止，輸出端開路，電路處于高阻狀態(tài)。結(jié)論：電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。（a）控制端高電平有效 （b）控制端低電平有效ENYBAENYBAEN沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERING 三態(tài)門的應(yīng)用1、三態(tài)門廣泛用于數(shù)據(jù)總線結(jié)構(gòu)控制任何時刻只有一個控制端有效，即只有一個門處于數(shù)據(jù)傳輸，其它門處于禁止?fàn)顟B(tài)。2、 雙向傳輸當(dāng)E=0時，門1工作，門2禁止，數(shù)據(jù)從A送到B；E=1時，門1禁止，門2工作，數(shù)據(jù)從B送到A?？偩€三態(tài)邏

56、輯門（TSL）沈陽航空航天大學(xué)電子信息工程學(xué)院SYIAE ELECTRONIC ENGINEERINGTTL系列集成電路74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時間tpd10ns，平均功耗P10mW。74H：高速系列，是在74系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時間tpd6ns，平均功耗P22mW。74S：肖特基系列，是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時間tpd3ns，平均功耗P19mW。74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時間tpd9ns，平均功耗P2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主