計算機系統(tǒng)結構課后題

1、-. z.例題1.1假設將*一部件的處理速度加快到10倍，該部件的原處理時間僅為整個運行時間的40%，則采用加快措施后能使整個系統(tǒng)的性能提高多少？解答由題意可知：Fe=0.4, Se=10，根據Amdahl定律，加速比為：Sn=1/(0.6+0.4/10)=1.56例題1.2采用哪種實現(xiàn)技術來求浮點數平方根FPSQR的操作對系統(tǒng)的性能影響較大。假設FPSQR操作占整個測試程序執(zhí)行時間的20%。一種實現(xiàn)方法是采用FPSQR硬件，使FPSQR操作的速度加快到10倍。另一種實現(xiàn)方法是使所有浮點數據指令的速度加快，使FP指令的速度加快到2倍，還假設FP指令占整個執(zhí)行時間的50%。請比擬這兩種設計方案。

2、解答分別計算出這兩種設計方案所能得到的加速比：例題1.2解答=(4*25%)+(1.33*75%)=2.0方案1：CPI1=CPI原-2%*CPI老1-CPI新1=2.0-2%*20-2=1.64方案2：CPI2=CPI原-25%*CPI老2-CPI新2=2.0-25%*4-2=1.5方案2的加速比=CPU時間原/CPU時間2=IC*時鐘周期*CPI原 / IC*時鐘周期*CPI2=2/1.5=1.33習題1.17假設高速緩存Cache工作速度為主存的5倍，且Cache被訪問命中的概率為90%，則采用Cache后，能使整個存儲系統(tǒng)獲得多高的加速比Sp？解答我們首先對新的存儲系統(tǒng)的性能做以下的假

3、設：在Cache不命中的情況下，對Cache的訪問不會額外損失時間，即：首先，決定Cache是否命中所用的時間可以忽略；其次，在從主存向Cache傳輸的同時，數據也被傳輸給使用部件不需要再從Cache中讀取。這樣，新的存儲系統(tǒng)中，平均存取時間分為兩個局部：其中，R表示各種情況所占的比例。根據加速比的計算公式,習題1.19 解答CPICPIiIi/Ic45000/105320002/105150002/10580002/1051.55 MIPS (40 106)/(1.55 106) 25.8MIPS Te 105/(25.8 106) 3.88ms習題1.20 *工作站采用時鐘頻率為15MHz

4、、處理速率為10MIPS的處理機來執(zhí)行一個混合程序。假定每次存儲器存取為1周期延遲、試問：1此計算機的有效CPI是多少？假定將處理機的時鐘提高到30MHz，但存儲器子系統(tǒng)速率不變。這樣，每次存儲器存取需要兩個時鐘周期。如果30%指令每條只需要一次存儲存取，而另外5%每條需要兩次存儲存取，還假定混合程序的指令數不變，并與原工作站兼容，試求改良后的處理機性能。解答1由MIPS = 時鐘頻率/CPI106， 則有：CPIA =時鐘頻率/MIPS106= 1.5。2當時鐘頻率為15MHZ時，假設不進展存儲操作指令的CPI為*，則要進展一次存儲操作指令的CPI為1+ *，要進展二次存儲操作指令的CPI為

5、2+ *，因此有：1.5 = *65% + 1+ *30% + 2+ *5%解得* = 1.1當時鐘頻率為30MHZ時，不進展存儲操作指令的CPI不變?yōu)?.1，要進展一次存儲操作指令的CPI為2+ * = 3.1，要進展二次存儲操作指令的CPI為4+ * = 5.1，因此平均CPI為：CPIB = 1.165% + 3.130% + 5.15% = 1.9所以 MIPSB = 時鐘頻率/CPIB106=30106/1.9106= 15.8習題2.13 一個處理機共有10條指令，各指令在程序中出現(xiàn)的概率如下表:指令信號 出現(xiàn)概率 Huffman編砝碼 2/8擴展編砝碼 3/7擴展編砝碼 1 0.

6、25 0.20 3 0.15 4 0.10 5一個處理機共有10條指令，各指令在程序中出現(xiàn)的概率如下表:指令信號 出現(xiàn)概率 Huffman編砝碼 2/8擴展編砝碼 3/7擴展編砝碼1 0.252 0.203 0.154 0.105 0.086 0.0870.058 0.049 0.03100.02(1) 采用最優(yōu)Huffman編碼法信息熵計算這10條指令的操作碼最短平均長度。(2) 采用Huffman編碼法編寫這10條指令的操作碼，并計算操作碼的平均長度，計算與最優(yōu)Huffman編碼法信息熵相比的操作碼信息冗余量。將得到的操作碼編碼和計算的結果填入上面的表中。(3) 采用2/8擴展編碼法編寫這

7、10條指令的操作碼，并計算操作碼的平均長度，計算與最優(yōu)Huffman編碼法相比的操作碼信息冗余量。把得到的操作碼編碼和計算的結果填入上面的表中。(4) 采用3/7擴展編碼法編寫這10條指令的操作碼，并計算操作碼的平均長度，計算與最優(yōu)Huffman編碼法相比的操作碼信息冗余量。把得到的操作碼編碼和計算的結果填入上面的表中。解答習題2.14一臺模型機共有7條指令，各指令的使用頻度分別是35、25、20、10、5、3、2，有8個通用數據存放器，2個變址存放器。(1)要求操作碼的平均長度最短，請設計操作碼的編碼，并計算所設計操作碼的平均長度。(2)設計8位字長的存放器存放器型指令3條，16位字長的存放

8、器存儲器型變址尋址方式指令4條，變址*圍不小于正、負127。請設計指令格式，并給出各字段的長度和操作碼的編碼。解答習題2.15*處理機的指令字長為16位，有雙地址指令、單地址指令和零地址指令三類，并假設每個地址字段的長度均為6位。(1)如果雙地址指令有15條，單地址指令和零地址指令的條數根本一樣，問單地址指令和零地址指令各有多少條？并且為這三類指令分配操作碼。(2)如果要求三類指令的比例大致為1：9：9，問雙地址指令、單地址指令和零地址指令各有多少條？并且為這三類指令分配操作碼。解答雙地址指令格式為：466操作碼地址碼1地址碼2單地址指令格式為：106操作碼地址碼零地址指令格式為：16操作碼雙

9、地址指令15條，操作碼為：00001110；單地址指令26-1=63條，操作碼為：11110000001111111110零地址指令26=64條，操作碼為：11111111110000001111111111111111(2)雙地址指令14條，地址碼：00001101；單地址指令26*2-2 = 126條，1110 0000001110 111110，1111 0000001111 111110；零地址指令128條1111 111111 0000001111 111111 111111。習題3.1 什么是存儲系統(tǒng)？對于一個由兩個存儲器M1和M2構成的存儲系統(tǒng)，假設M1的命中率為h，兩個存儲器的

10、存儲容量分別為s1和s2，存取時間分別為t1和t2，每千字節(jié)的本錢分別為c1和c2。在什么條件下，整個存儲系統(tǒng)的每千字節(jié)平均本錢會接近于c2？該存儲系統(tǒng)的等效存取時間ta是多少？假設兩層存儲器的速度比r=t2/t1，并令e=t1/ta為存儲系統(tǒng)的訪問效率。試以r和命中率h來表示訪問效率e。如果r=100，為使訪問效率e0.95，要求命中率h是多少？對于中的命中率實際上很難到達，假設實際的命中率只能到達0.96。現(xiàn)在采用一種緩沖技術來解決這個問題。當訪問M1不命中時，把包括被訪問數據在內的一個數據塊都從M2取到M1中，并假設被取到M1中的每個數據平均可以被重復訪問5次。請設計緩沖深度即每次從M2

11、取到M1中的數據塊的大小。解答習題3.3 要求完成一個兩層存儲系統(tǒng)的容量設計。第一層M1是Cache，其容量有三種選擇：64KB、128KB和256KB，它們的命中率分別為0.7、0.9和0.98；第二層M2是主存儲器，其容量為4MB。并設兩個存儲器的存取時間分別為t1和t2，每千字節(jié)的本錢分別為c1和c2。如果c1=20c2和t2=10t1。在t1=20ns的條件下，分別計算三種存儲系統(tǒng)的等效存取時間。如果c2=0.2美元/KB，分別計算三種存儲系統(tǒng)每千字節(jié)的平均本錢。對三種存儲系統(tǒng)的設計作一個比擬，并分別按平均本錢和等效存取時間指出它們性能的排列次序。根據等效存取時間和平均本錢的乘積，選擇

12、最優(yōu)的設計。解答t = ht1 + (1 h)t2, 當cache為64k時， t = 0.7*20ns + (1-0.7)*200ns = 74ns；當cache=128k 時， t=38ns；當cache=256k時， t=23.6ns按照公式： cache=64k, c=0.2585美元/k字節(jié)； cache=128k, c=0.3152美元/k字節(jié)；cache=256k，c=0.4235美元/k字節(jié)按等效訪問時間由小到大排序，容量分別為：256k，128k，64k按每字節(jié)平均價格由小到大排序，分別為：64k, 128k, 256k = 1 * GB3 19.129 ns.美元/k字節(jié)

13、； = 2 * GB3 11.9776 ns.美元/k字節(jié)； = 3 * GB3 9.9946 ns.美元/k字節(jié)；選256k的cache最優(yōu)習題3.7 有16個存儲器模塊，每個模塊的容量為4M字節(jié)，字長為32位?，F(xiàn)在要用這16個存儲器模塊構成一個主存儲器，有如下幾種組織方式：方式1：16個存儲器模塊采用高位穿插方式構成存儲器。方式2：16個存儲器模塊構成并行訪問存儲器。方式3：16個存儲器模塊采用低位穿插方式構成存儲器。方式4：2路高位穿插8路低位穿插構成存儲器。方式5：4路高位穿插4路低位穿插構成存儲器。方式6：4路并行訪問4路低位穿插構成存儲器。寫出各種存儲器的地址格式。比擬各種存儲器的

14、優(yōu)缺點。不考慮訪問沖突，計算各種存儲器的頻帶寬度。畫出各種存儲器的邏輯示意圖。解答主存地址格式：區(qū)號E區(qū)內組號G組內塊號B塊內地址W1114Cache地址格式：組號組內塊號塊內地址114主存與Cache中各個塊的映象對應關系：Cache的塊地址流情況：B6 B2 B4 B1 B4 B6 B3 B0 B4 B5 B7 B3C2 C3 C0 C1 C0 C2 C3 C1 C0 C1 C2 C3FIFO中Cache的塊命中率：3/1225%LFU中Cache的塊命中率：4/1233.3%改為全相聯(lián)映象后：FIFO中塊命中率： 4/1233.3%LFU中塊命中率： 3/1225%這時Cache的命中率

15、：18/(1612)95.8%習題5.8用一條5個功能段的浮點加法器流水線計算F 。每個功能段的延遲時間均相等，流水線的輸出端與輸入端之間有直接數據通路，而且設置有足夠的緩沖存放器。要求用盡可能短的時間完成計算，畫出流水線時空圖，計算流水線的實際吞吐率、加速比和效率。解答123456789123456789123456789123456789123456789123456789101112131415161718192121吞吐率：加速比：S=9*5/21=15/7效率：習題5.11一條有4個功能段的非線性流水線，每個功能段的延遲時間都相等，都為20ns，它的預約表如下：(1)寫出流水線的制止集合和初始沖突向量。畫出調度流水線的狀態(tài)圖。求流水線的最小啟