精品課程IC原理第8章CMOS數(shù)字IC的版圖設(shè)計(jì)

1、第8章 CMOS數(shù)字IC的版圖設(shè)計(jì)1目錄8.1 CMOS IC 版圖設(shè)計(jì)技巧 8.2 硅柵CMOS 版圖和工藝的關(guān)系8.3 CMOS電路版圖舉例2 8.1 CMOS IC 版圖設(shè)計(jì)技巧 1、布局要合理 （1）引出端分布是否便于使用或與其他相關(guān)電路兼容，是否符合管殼引出線排列要求。（2）特殊要求的單元是否安排合理，如p阱與p管漏源p+區(qū)離遠(yuǎn)一些，使寄生PNP管pnp，抑制Latch-up效應(yīng)，尤其是輸出級更應(yīng)注意。（3）布局是否緊湊，以節(jié)約芯片面積，一般盡可能將各單元設(shè)計(jì)成方形。（4）考慮到熱場對器件工作的影響，應(yīng)注意電路溫度分布是否合理。 3 2、單元配置恰當(dāng) （1）芯片面積降低10%，管芯成

2、品率/圓片 可提高1520%。 （2）多用并聯(lián)形式，如或非門，少用串聯(lián)形式，如與非門。 （3）大跨導(dǎo)管采用梳狀或馬蹄形，小跨導(dǎo)管采用條狀圖形，使圖形排列盡可能規(guī)整。4 3、布線合理 布線面積往往為其電路元器件總面積的幾倍，在多層布線中尤為突出。擴(kuò)散條/多晶硅互連多為垂直方向，金屬連線為水平方向，電源地線采用金屬線，與其他金屬線平行。長連線選用金屬。 多晶硅穿過Al線下面時(shí)，長度盡可能短，以降低寄生電容。 注意VDD、VSS布線，連線要有適當(dāng)?shù)膶挾取?容易引起“串?dāng)_”的布線（主要為傳送不同信號的連線），一定要遠(yuǎn)離，不可靠攏平行排列。 5 4、CMOS電路版圖設(shè)計(jì)對布線和接觸孔的特殊要求 （1）為

3、抑制Latch up，要特別注意合理布置電源接觸孔和VDD引線，減小橫向電流密度和橫向電阻RS、RW。 采用接襯底的環(huán)行VDD布線。 增多VDD、VSS接觸孔，加大接觸面積，增加連線牢固性。 對每一個VDD孔，在相鄰阱中配以對應(yīng)的VSS接觸孔，以增加并行電流通路。 盡量使VDD、VSS接觸孔的長邊相互平行。 接VDD的孔盡可能離阱近一些。 接VSS的孔盡可能安排在阱的所有邊上（P阱）。 6（2）盡量不要使多晶硅位于p+區(qū)域上多晶硅大多用n+摻雜，以獲得較低的電阻率。若多晶硅位于p+區(qū)域，在進(jìn)行p+摻雜時(shí)多晶硅已存在，同時(shí)對其也進(jìn)行了摻雜導(dǎo)致雜質(zhì)補(bǔ)償，使多晶硅。（3）金屬間距應(yīng)留得較大一些（3或

4、4） 因?yàn)?，金屬對光得反射能力?qiáng)，使得光刻時(shí)難以精確分辨金屬邊緣。應(yīng)適當(dāng)留以裕量。7 5、雙層金屬布線時(shí)的優(yōu)化方案 （1）全局電源線、地線和時(shí)鐘線用第二層金屬線。 （2）電源支線和信號線用第一層金屬線（兩層金屬之間用通孔連接）。 （3）盡可能使兩層金屬互相垂直，減小交疊部分得面積。81. 阱做N阱和P阱封閉圖形處，窗口注入形成P管和N管的襯底2. 有源區(qū)做晶體管的區(qū)域（G、D、S、B區(qū))，封閉圖形處是氮化硅掩蔽層，該處不會長場氧化層3. 多晶硅做硅柵和多晶硅連線。封閉圖形處，保留多晶硅 4. 有源區(qū)注入P+、N+區(qū)（select)。做源漏及阱或襯底連接區(qū)的注入5. 接觸孔多晶硅，注入?yún)^(qū)和金屬線

5、1接觸端子。6. 金屬線1做金屬連線，封閉圖形處保留鋁7. 通孔兩層金屬連線之間連接的端子8. 金屬線2做金屬連線，封閉圖形處保留鋁 8.2 硅柵CMOS 版圖和工藝的關(guān)系9N wellP well CMOS反相器版圖流程(1)1. 阱做N阱和P阱封閉圖形，窗口注入形成P管和N管的襯底10N diffusion CMOS反相器版圖流程(2)2. 有源區(qū)做晶體管的區(qū)域（G、D、S、B區(qū))，封閉圖形處是氮化硅掩蔽層，該處不會長場氧化層11P diffusion CMOS反相器版圖流程(2)2. 有源區(qū)做晶體管的區(qū)域（G、D、S、B區(qū))，封閉圖形處是氮化硅掩蔽層，該處不會長場氧化層12Poly ga

6、te CMOS反相器版圖流程(3)3. 多晶硅做硅柵和多晶硅連線。封閉圖形處，保留多晶硅 13N+ implant CMOS反相器版圖流程(4)4. 有源區(qū)注入P+，N+區(qū)（select)。14P+ implant CMOS反相器版圖流程(4)4. 有源區(qū)注入P+、N+區(qū)（select)。15contact CMOS反相器版圖流程(5)5. 接觸孔多晶硅，注入?yún)^(qū)和金屬線1接觸端子。共用柵NMOS漏NMOS源PMOS漏PMOS源NMOS源接VSS孔PMOS源接VDD孔16Metal 1 CMOS反相器版圖流程(6)6. 金屬線1做金屬連線，封閉圖形處保留鋁 inoutVssVDD17via CM

7、OS反相器版圖流程(7)7. 通孔兩層金屬連線之間連接的端子18Metal 2 CMOS反相器版圖流程(8)8. 金屬線2做金屬連線，封閉圖形處保留鋁inputoutput19VDDGND VDDGNDinverter：Schematic:Layout:inputoutputm1m2m2m1 20 1. 有源區(qū)和場區(qū)是互補(bǔ)的，晶體管做在有源區(qū)處，金屬和多晶連線多做在場區(qū)上。 2. 有源區(qū)和P+,N+注入?yún)^(qū)的關(guān)系：有源區(qū)即無場氧化層，在這區(qū)域中可做N型和P型各種晶體管，此區(qū)一次形成。 3. 至于以后何處是NMOS晶體管，何處是PMOS晶體管，要由P+注入?yún)^(qū)和N+注入?yún)^(qū)那次光刻決定。 4. 有源區(qū)

8、的圖形（與多晶硅交疊處除外）和P+注入?yún)^(qū)交集處即形成P+有源區(qū)， P+注入?yún)^(qū)比所交有源區(qū)要大些。須解釋的問題：215. 有源區(qū)的圖形（與多晶硅交疊處除外）和N+注入?yún)^(qū)交集處即形成N+有源區(qū)， N+注入?yún)^(qū)比所交有源區(qū)要大些。6. 兩層半布線 金屬，多晶硅可做連線，所注入的有源區(qū)也是導(dǎo)體，可做短連線（方塊電阻大）。三層布線之間，多晶硅和注入有源區(qū)不能相交布線，因?yàn)橄嘟惶幮纬闪司w管，使得注入有源區(qū)連線斷開。7. 三層半布線 金屬1，金屬2 ，多晶硅可做連線，所注入的有源區(qū)也是導(dǎo)體，可做短連線（方塊電阻大）。四層線之間，多晶硅和注入有源區(qū)不能相交布線，因?yàn)橄嘟惶幮纬闪司w管，使得注入有源區(qū)連線斷開。

9、228.3 CMOS電路版圖舉例 1) 典型N阱CMOS工藝的剖面圖2) Simplified CMOS Process Flow3) 鋁柵、硅柵MOS器件的版圖4) CMOS電路版圖舉例 23 1)典型N阱CMOS工藝的剖面圖源硅柵漏薄氧化層金屬場氧化層p-阱n-襯底（FOX）低氧24CMOS processp+p+p-25Process (Inverter)p-subP-diffusionN-diffusionPolysiliconMetalLegend of each layercontactN-wellGND低氧場氧p-subp+InVDDS G DD G S圖例26Layout an

10、d Cross-Section View of InverterInTop View or LayoutCross-Section ViewP-diffusionN-diffusionPolysiliconMetalLegend of each layercontactVDDGNDGNDOutVDDInverterInOutN-well圖例27Process field oxidefield oxidefield oxide282) Simplified CMOS Process FlowCreate n-well and active regionsGrow gate oxide (thin

11、 oxide)Deposit and pattern poly-silicon layerImplant source and drain regions, substrate contactsCreate contact windows, deposit and pattern metal layers29N-well, Active Region, Gate OxideCross Sectionn-wellTop ViewS G DD G SMetalMetalMetalPolysiliconn+p+VDDVSSpMOSFETnMOSFET30Poly-silicon Layer Top

12、ViewCross-Section31N+ and P+ RegionsTop ViewOhmic contactsCross-Section32SiO2 Upon Device & Contact EtchingTop ViewCross-Section33Metal Layer by Metal EvaporationTop ViewCross-Section34A Complete CMOS InverterTop ViewCross-Section35DiffusionSiO2FETPolysilicon36Transistor - LayoutDiffusionPolysilicon

13、37layersN-DiffusionPoly-siliconMetal 1Metal 2SiO2SiO2SiO2P-Diffusion38Via and ContactsDiffusionMetal 2SiO2SiO2PolysiliconMetal-Diff ContactMetal-Poly ContactSiO2ViaMetal 139Inverter ExampleMetal-nDiff ContactMetal-Poly ContactViaVDDGNDVDDMetal 2Metal 1 Metal-nDiff ContactGND403) 鋁柵、硅柵MOS器件的版圖硅柵MOS器件

14、鋁柵MOS器件414) MOS電路版圖舉例(1) 鋁柵CMOS電路版圖設(shè)計(jì)規(guī)則(2) 鋁柵MOS工藝掩膜版的說明(3) 鋁柵工藝CMOS版圖舉例 (4) 硅柵MOS器件工藝的流程(5) 硅柵工藝MOS電路版圖舉例 (6) RS觸發(fā)器42(1) 鋁柵CMOS電路版圖設(shè)計(jì)規(guī)則43p+Al1n+圖1的說明a 溝道長度 3b GS/GD覆蓋c p+，n+最小寬度3d p+，n+最小間距3e p阱與n+區(qū)間距2f 孔距擴(kuò)散區(qū)最小間距 2g Al覆蓋孔孔 2 3或 3 3h Al柵跨越p+環(huán)i Al最小寬度4j Al最小間距344Source/Drain: Photomask (dark field)Cl

15、ear GlassChromiumCross Section(2) 鋁柵MOS工藝掩膜版的說明45Gate: Photomask (dark field)Clear GlassChromiumCross Section46Contacts: Photomask (dark field)Clear GlassChromiumCross Section47Metal Interconnects: Photomask (light field)ChromiumClear GlassCross Section48 (3) 鋁柵工藝CMOS反相器版圖舉例 圖2為鋁柵CMOS反相器版圖示意圖。可見，為了防

16、止寄生溝道以及p管、n管的相互影響，采用了保護(hù)環(huán)或隔離環(huán)：對n溝器件用p+環(huán)包圍起來， p溝器件用n+環(huán)隔離開，p+、n+環(huán)都以反偏形式接到地和電源上，消除兩種溝道間漏電的可能。 49圖2 鋁柵CMOS反相器版圖示意圖 圖2 版圖分解：刻P阱2. 刻P+區(qū)/保護(hù)環(huán)3. 刻n+區(qū)/保護(hù)帶4. 刻柵、預(yù)刻接觸孔5. 刻接觸孔6. 刻Al 7. 刻純化孔P+區(qū)保護(hù)環(huán)n+區(qū)/保護(hù)帶503版圖分解：1. 刻P阱 2. 刻P+區(qū)/環(huán)3. 刻n+區(qū)4. 刻柵、預(yù)刻接觸孔5. 刻接觸孔6. 刻Al 7. 刻純化孔 514版圖分解：1. 刻P阱 2. 刻P+區(qū)/環(huán)3. 刻n+區(qū)4. 刻柵、預(yù)刻接觸孔5. 刻接觸

17、孔6. 刻Al 7. 刻純化孔52(4) 硅柵MOS器件工藝的流程刻有源區(qū)正膠53刻多晶硅與自對準(zhǔn)摻雜Self-Align Doping54刻接觸孔、反刻鋁 field oxide (FOX)metal-poly insulator thin oxide55 (5) 硅柵NMOS反相器版圖舉例1、E/E NMOS反相器 刻有源區(qū) 刻多晶硅 刻接觸孔 反刻Al 圖5 E/E NMOS反相器版圖示意圖56E/D NMOS 反相器 刻有源區(qū)刻耗盡注入?yún)^(qū)刻多晶硅刻PMOS管S、 D刻N(yùn)MOS管S、 D刻接觸孔 反刻Al 圖6 E/D NMOS 反相器版圖 57 硅柵CMOS與非門版圖舉例 刻P阱刻p+環(huán)刻n+環(huán)刻有源區(qū)刻多晶硅刻PMOS管S、D刻N(yùn)MOS管S、D刻接觸孔反刻Al 圖7 硅柵CMOS與非門版圖 58859硅柵P阱CMOS反相器版圖設(shè)計(jì)舉例5. 刻N(yùn)MOS管S、D6.