集成電路封裝概述

1、集成電路封裝概述半導(dǎo)體器件有許多封裝型式，從DIP、SOP、QPF、PGA、BGA到CSP再到SIP, 技術(shù)指標(biāo)一代比一代先進(jìn)，這些都是前人根據(jù)當(dāng)時(shí)的組裝技術(shù)和市場(chǎng)需求而研制的。總 體說(shuō)來(lái)，它大概有三次重大的革新：第一次是在上世紀(jì)80年代從引腳插入式封裝到表 面貼片封裝，極大地提高了印刷電路板上的組裝密度；第二次是在上世紀(jì)90年代球型 矩正封裝的出現(xiàn)，它不但滿足了市場(chǎng)高引腳的需求，而且大大地改善了半導(dǎo)體器件的性 能；晶片級(jí)封裝、系統(tǒng)封裝、芯片級(jí)封裝是現(xiàn)在第三次革新的產(chǎn)物，其目的就是將封裝 減到最小。每一種封裝都有其獨(dú)特的地方，即其優(yōu)點(diǎn)和不足之處，而所用的封裝材料， 封裝設(shè)備，封裝技術(shù)根據(jù)其需要

2、而有所不同。驅(qū)動(dòng)半導(dǎo)體封裝形式不斷發(fā)展的動(dòng)力是其價(jià)格和性能。電 子產(chǎn)品是由半導(dǎo)體器件（集成電路和分立器件）、印刷線路板、導(dǎo)線、整機(jī)框架、外殼 及顯示等部分組成，其中集成電路是用來(lái)處理和控制信號(hào)，分立器件通常是信號(hào)放大， 印刷線路板和導(dǎo)線是用來(lái)連接信號(hào)，整機(jī)框架外殼是起支撐和保護(hù)作用，顯示部分是作 為與人溝通的接口。所以說(shuō)半導(dǎo)體器件是電子產(chǎn)品的主要和重要組成部分，在電子工業(yè) 有“工業(yè)之米的美稱(chēng)。半導(dǎo)體組裝技術(shù)（Assembly technology）的提高主要體現(xiàn)在它的封裝型式 （Package）不斷發(fā)展。通常所指的組裝（Assembly）可定義為：利用膜技術(shù)及微細(xì) 連接技術(shù)將半導(dǎo)體芯片（chi

3、p）和框架（Lead-Frame）或基板（Substrate）或塑 料薄片（Film）或印刷線路板中的導(dǎo)體部分連接以便引出接線引腳，并通過(guò)可塑性絕 緣介質(zhì)灌封固定，構(gòu)成整體立體結(jié)構(gòu)的工藝技術(shù)。它具有電路連接，物理支撐和保護(hù)， 外場(chǎng)屏蔽，應(yīng)力緩沖，散熱，尺寸過(guò)度和標(biāo)準(zhǔn)化的作用。從三極管時(shí)代的插入式封裝以 及20世紀(jì)80年代的表面貼裝式封裝，發(fā)展到現(xiàn)在的模塊封裝，系統(tǒng)封裝等等，前人 已經(jīng)研究出很多封裝形式，每一種新封裝形式都有可能要用到新材料，新工藝或新設(shè)備。 封裝的作用包括：1.物理保護(hù)。2.電器連接。3.標(biāo)準(zhǔn)規(guī)格化。封裝的分類(lèi)：根據(jù)材料分類(lèi)，根據(jù)所用的材料來(lái)劃分半導(dǎo)體器件封裝形式有金屬封裝、陶

4、瓷封裝、 金屬-陶瓷封裝和塑料封裝。根據(jù)密封性分類(lèi)，按封裝密封性方式可分為氣密性封裝和樹(shù)脂封裝兩類(lèi)。根據(jù)外形、尺寸、結(jié)構(gòu)分類(lèi)，按封裝的外形、尺寸、結(jié)構(gòu)分類(lèi)可分為引腳插入型、 表面貼裝型和高級(jí)封裝。SiP（system in a package封裝內(nèi)系統(tǒng)，或稱(chēng)系統(tǒng)封裝）是指將不同種類(lèi)的元件，通 過(guò)不同技術(shù)，混載于同一封裝之內(nèi)，由此構(gòu)成系統(tǒng)集成封裝形式。該定義是經(jīng)過(guò)不斷演 變，逐漸形成的，開(kāi)始是在單芯片封裝中加入無(wú)源元件，再到單個(gè)封裝中加入多個(gè)芯片、 疊層芯片以及無(wú)源器件，最后封裝構(gòu)成一個(gè)體系，即SiP。該定義還包括，SiP應(yīng)以功 能塊亞系統(tǒng)形式做成制品，即應(yīng)具備亞系統(tǒng)的所有組成部分和功能。微電子

5、封裝對(duì)集成電路（IC）產(chǎn)品的體積、性能、可靠性質(zhì)量、成本等都有重要影響，IC 成本的40%是用于封裝的，而IC失效率中超過(guò)25%的失效因素源自封裝。實(shí)際上， 封裝已成為研發(fā)高性能電子系統(tǒng)的關(guān)鍵環(huán)節(jié)及制約因素，全球領(lǐng)先的整合器件制造商 IDM在高密度、高可靠封裝技術(shù)方面秣馬厲兵，封裝被列入重點(diǎn)研發(fā)計(jì)劃正處于如火 如茶之中。另外，支持發(fā)展速度的硅IC應(yīng)用所需的無(wú)源元件的用量也越來(lái)越大，其典 型值超過(guò)1： 10,在一些移動(dòng)終端（手機(jī)、筆記本電腦、個(gè)人數(shù)字助理PDA、數(shù)碼相機(jī) 等）產(chǎn)品中，無(wú)源元件和有源器件（芯片為主）之比約為50： 1，甚至可達(dá)100： 1，其 成本占元器件總額的三分之一左右，無(wú)源元

6、件以電阻器和電容器為主，一部典型的GSM 手機(jī)內(nèi)含500多個(gè)無(wú)源元件，占電路板面積的50%，而且有30-50%的焊點(diǎn)與此有 關(guān)。著名的摩爾定律仍長(zhǎng)期有效，芯片功能發(fā)展強(qiáng)勁，凸現(xiàn)出無(wú)源元件的集成化發(fā)展緩 慢，IC的各種封裝布線設(shè)計(jì)及制作技術(shù)同樣適用于無(wú)源元件集成，并可將小型化、集 成化的無(wú)源元件封裝在統(tǒng)一的封裝結(jié)構(gòu)中。為此，很多IDM和封裝承包商積極推出新 一代SIP（System in a package，系統(tǒng)封裝或稱(chēng)其為封裝內(nèi)系統(tǒng)）技術(shù)及其產(chǎn)品，期 望以此彌補(bǔ)SOC（System on a chip片上系統(tǒng)）芯片的某些缺陷，推進(jìn)在一個(gè)封裝內(nèi) 的無(wú)源元件集成化，促進(jìn)新世紀(jì)進(jìn)入一個(gè)各類(lèi)元器件的大

7、集成時(shí)代。關(guān)于SIP的內(nèi)涵概念封裝就是將具有一定功能的芯片（die，芯?；蚍Q(chēng)籽芯、管芯），置入密封在與其相適應(yīng) 的一個(gè)外殼殼體中，形成一個(gè)完善的整體，為芯片提供保護(hù)，并保障信號(hào)和功率的輸入與 輸出，同時(shí)，將芯片工作時(shí)產(chǎn)生的熱量散發(fā)到外部環(huán)境，確保器件能在所要求的外界環(huán)境 及工作條件下穩(wěn)定可靠地運(yùn)行，盡管封裝形成千差萬(wàn)別，且不斷發(fā)展，但其生產(chǎn)過(guò)程大致 可分為晶圓切片、芯片置放裝架、內(nèi)引線鍵合（電氣互連）、密封等幾十個(gè)階段。國(guó)內(nèi)外IDM 和封裝業(yè)界對(duì)究竟什么是SIP的內(nèi)涵概念頗有爭(zhēng)議，從不同角度作了很多探索，至今看法 不一，各執(zhí)一詞，目前尚未統(tǒng)一成十分嚴(yán)格的表征，其技術(shù)方案相繼被披露出來(lái)。簡(jiǎn)言之，

8、 SIP技術(shù)的研發(fā)者和評(píng)價(jià)者大致有以下多種對(duì)SIP內(nèi)涵概念的表述：SIP是基于SOC的一種新封裝技術(shù)，將一個(gè)或多個(gè)裸芯片及可能的無(wú)源元件構(gòu)成的高性 能模塊裝載在一個(gè)封裝外殼內(nèi)，包括將這些芯片層疊在一起，且具備一個(gè)系統(tǒng)的功能。SIP將多個(gè)IC和無(wú)源元件封裝在高性能基板上，可方便地兼容不同制造技術(shù)的芯片，從 而使封裝由單芯片級(jí)進(jìn)人系統(tǒng)集成級(jí)。SIP是在基板上挖凹槽，芯片鑲嵌其中，可降低封裝體厚度，電阻、電容、電感等生成于 基板上方，最后用高分子材料包封。常用的基板材料為FR-4、LCP（Liquid CrystalPolymer）。低溫共燒多層陶瓷LTCC、Qsprey Metal Al/SiC顆

9、粒增強(qiáng)金屬基復(fù)合材料等。 SIP在一個(gè)封裝中密封多個(gè)芯片，通常采用物理的方法將兩個(gè)或多個(gè)芯片重疊起來(lái)，或在 同一封裝襯底上將疊層一個(gè)挨一個(gè)連接起來(lái)，使之具有新的功能。SIP可實(shí)現(xiàn)系統(tǒng)集成，將多個(gè)IC以及所需的分立器件和無(wú)源元件集成在一個(gè)封裝內(nèi)，包 括多個(gè)堆疊在一起的芯片，或?qū)⒍鄠€(gè)芯片堆疊整合在同一襯底上，形成的標(biāo)準(zhǔn)化產(chǎn)品，可 以像普通的器件一樣在電路板上進(jìn)行組裝。SIP為一個(gè)封裝內(nèi)集成了各種完成系統(tǒng)功能的電路芯片，是縮小芯片線寬之外的另一種提 高集成度的方法，而與之相比可大大降低成本和節(jié)省時(shí)間。SIP實(shí)際上是多；S片封裝MCP或芯片尺寸封裝CSP的演進(jìn)，可稱(chēng)其為層疊式MCP， 堆疊式CSP，特

10、別是CSP因生產(chǎn)成本低，將成為最優(yōu)的集成無(wú)源元件技術(shù)，0201型片式 元件也可貼放在較大CSP下方，但SIP強(qiáng)凋的是該封裝內(nèi)包含了某種系統(tǒng)的功能。SIP也就是多芯片堆疊的3D封裝內(nèi)系統(tǒng)（System-in-3D package）集成，在垂直芯片 表面的方向上堆疊，互連兩塊以上裸芯片的封裝，其空間占用小，電性能穩(wěn)定，向系統(tǒng)整 合封裝發(fā)展。SIP將混合集成的無(wú)源元件封裝于四面引線扁平封裝QFP或薄微型封裝TSOP的封裝中， 可有效地減少印刷電路板的尺寸，提高組裝密度。SIP可嵌裝不同工藝制作IC芯片，以及內(nèi)嵌無(wú)源元件，甚至光器件和微機(jī)械電子系統(tǒng) MEMS，提供緊湊而性能優(yōu)異的功能產(chǎn)品給用戶。SIP

11、通過(guò)各功能芯片的裸管芯及分立元器件在同一襯底的集成，實(shí)現(xiàn)整個(gè)系統(tǒng)功能，是一 種可實(shí)現(xiàn)系統(tǒng)級(jí)芯片集成的半導(dǎo)體技術(shù)。SIP是指通過(guò)多芯片及無(wú)源元件（或無(wú)源集成元件）形成的系統(tǒng)功能集中于一個(gè)單一封裝 內(nèi)，構(gòu)成一個(gè)類(lèi)似的系統(tǒng)器件。當(dāng)SOC的特征尺寸更小以后，將模擬、射頻和數(shù)字功能整合到一起的難度隨之增大，有 一種可選擇的解決方案是將多個(gè)不同的裸芯片封裝成一體，從而產(chǎn)生了系統(tǒng)級(jí)封裝。以上 表述多方面明確了 SIP的內(nèi)涵概念，基于系統(tǒng)化設(shè)計(jì)思想的SIP方案是富有創(chuàng)意的，所涉 及到芯片、系統(tǒng)、材料、封裝等諸多層面問(wèn)題，涵蓋十分廣泛，是一個(gè)較寬泛的指稱(chēng)，將 會(huì)隨其技術(shù)的發(fā)展而擴(kuò)充完善。SIP的優(yōu)勢(shì)特性SIP技

12、術(shù)已有若干重要突破，架構(gòu)上將芯片平面置放改為堆疊式封裝的精、 密度增加，性能大大提高，代表著封裝技術(shù)的發(fā)展趨勢(shì)，在多方面存在極大的 優(yōu)勢(shì)特性，現(xiàn)大體歸納如下：SIP采用一個(gè)封裝來(lái)完成一個(gè)系統(tǒng)目標(biāo)產(chǎn)品的全部互連以及功能和性能參數(shù)，可同時(shí)利用引線鍵合與倒裝焊互連以及別的IC芯片直接內(nèi)連技術(shù)；封面積比增大，SIP在同一封裝中疊加兩個(gè)或更多的芯片，把Z方向的空間 也利用起來(lái)，又不必增加封裝引腳，兩芯片疊裝在同一殼內(nèi)的封裝與芯片面積 比增加到170%，三芯片疊裝可增至250%；在物理尺寸上必定是小的，例如，SIP封裝體的厚度不斷減少，最先進(jìn)的技術(shù)可實(shí)現(xiàn)五層堆疊芯片只有1. 0mm厚的超薄封裝，三疊層芯片

13、封裝的重量減輕35%；SIP可實(shí)現(xiàn)不同工藝，材料制作的芯片封裝形成一個(gè)系統(tǒng)，有很好的兼容性， 并可實(shí)現(xiàn)嵌入集成化無(wú)源元件的夢(mèng)幻組合，無(wú)線電和便攜式電子整機(jī)中現(xiàn)用的 無(wú)源元件至少可被嵌入30-50%，甚至可將Si、GaAs、InP的芯片組合一體化 封裝；SIP可提供低功耗和低噪聲的系統(tǒng)級(jí)連接，在較高的頻率下工作可以獲得較 寬的帶寬，幾乎與SOC相等的總線帶寬;元件集成封裝在統(tǒng)一的外殼結(jié)構(gòu)中，可使總的焊點(diǎn)大為減少，也縮短了元件 的連線路程，從而使電性能得以提高；縮短產(chǎn)品研制和投放市場(chǎng)的周期，SIP在對(duì)系統(tǒng)進(jìn)行功能分析和劃分后，可 充分利用商品化生產(chǎn)的芯片資源，經(jīng)過(guò)合理的電路互連結(jié)構(gòu)及封裝設(shè)計(jì)，易于

14、 修改、生產(chǎn)，力求以最佳方式和最低成本達(dá)到系統(tǒng)的設(shè)計(jì)性能，無(wú)需像SOC那 樣進(jìn)行版圖級(jí)布局布線，從而減少了設(shè)計(jì)、驗(yàn)證、調(diào)試的復(fù)雜性與系統(tǒng)實(shí)現(xiàn)量 產(chǎn)的時(shí)間，可比SOC節(jié)省更多的系統(tǒng)設(shè)計(jì)和生產(chǎn)費(fèi)用，投放市場(chǎng)的時(shí)間至少可 減少1/4；采取多項(xiàng)技術(shù)措施，確保SIP具有良好的抗機(jī)械和化學(xué)侵害的能力以及高可 靠性。毫無(wú)疑問(wèn)，SIP與SOC、多芯片組件MCM等有很多驚人的相似之處，分別提供實(shí) 現(xiàn)不同級(jí)別電子系統(tǒng)的變通方法，盡管存在區(qū)別但并不是相互對(duì)立的技術(shù)，而 是相輔相成適應(yīng)市場(chǎng)的需求。SOC面臨多項(xiàng)制約，如研發(fā)成本高，設(shè)計(jì)周期長(zhǎng)， 驗(yàn)證及生產(chǎn)工藝復(fù)雜等，在某些情況下是最佳選擇，但絕不是所有系統(tǒng)級(jí)集成 的唯

15、一選擇，多用于相對(duì)高端的市場(chǎng)，MCM將兩個(gè)以上裸芯片和片式元器件組 裝在一塊高密度多層互連基板上，然后封裝在外殼內(nèi)構(gòu)成高密度功能電子組件、 部件、子系統(tǒng)或系統(tǒng)，多采用混合集成技術(shù)，主要應(yīng)用于有高可靠性要求而不 太計(jì)較價(jià)格因素的高性能的電子領(lǐng)域中。與此相反，SIP是針對(duì)某個(gè)系統(tǒng)進(jìn)行 功能劃分，選擇優(yōu)化的IC芯片及元件來(lái)實(shí)現(xiàn)這些功能，采用成熟的高密度互連 技術(shù)與單芯片封裝相同或相似的設(shè)備、材料、工藝技術(shù)制作生產(chǎn)，在封裝中構(gòu) 成系統(tǒng)級(jí)集成，提高性能的同時(shí)降低成本，以其很高的性?xún)r(jià)比應(yīng)用于中端市場(chǎng)。 SIP的很多優(yōu)勢(shì)特性逐漸顯露出來(lái)，所提出的最終目標(biāo)是要研發(fā)獲得能夠靈活 地將無(wú)源和有源元器件完全封裝集成

16、到一起構(gòu)成系統(tǒng)的新技術(shù)。SIP產(chǎn)品架構(gòu)SIP以滿足手機(jī)等便攜式電子整機(jī)產(chǎn)品的體積不斷減小，功能日趨復(fù)雜的要求為發(fā)展 契機(jī)，市場(chǎng)上已出現(xiàn)多種SIP產(chǎn)品架構(gòu)，首次應(yīng)用是將一個(gè)2Mb的SRAM和一個(gè)16Mb 的閃存芯片疊加在一個(gè)封裝中，實(shí)現(xiàn)EEPROM功能，用于手機(jī)。此后，很多頂級(jí)半導(dǎo)體 廠商推出SIP疊層式存儲(chǔ)器，可使小空間更快地存儲(chǔ)更多數(shù)據(jù)，支持手機(jī)添加數(shù)據(jù)業(yè)務(wù)、 數(shù)相機(jī)、娛樂(lè)、超小型PC等多種功能。Intel最先進(jìn)的SIP技術(shù)可以讓五層堆疊的閃存 芯片達(dá)到1.0mm薄的超薄封裝，已推出的5種產(chǎn)品具有X 16和X 32總線寬度以及 SRAM、PSRAM、LP-SDRAM功能，存儲(chǔ)容量可達(dá)1Gb，

17、芯片采用多極單元MLC技術(shù) 與0. 13pm工藝制造。開(kāi)發(fā)出六片芯片SIP，其上部為四個(gè)芯片，底部是兩個(gè)芯片，尺 寸大小為15x11x1.4mm，進(jìn)一步支持手機(jī)的存儲(chǔ)容量越來(lái)越大的需要。在單塊存儲(chǔ)卡 上SIP集成多個(gè)閃存芯片，將使手持設(shè)備能夠存儲(chǔ)數(shù)十分鐘長(zhǎng)度的DVD視頻，成千上萬(wàn) 的高分辨率圖像，超過(guò)30小時(shí)的數(shù)字音樂(lè)，或者數(shù)千兆的數(shù)據(jù)文件等信息，現(xiàn)在閃存芯 片發(fā)展到0. 09pm工藝，0. 07pm和0. 05pm的新一代工藝技術(shù)也已開(kāi)始研發(fā)，有 什么樣的芯片，就需要相適應(yīng)的封裝，從過(guò)去的單一封裝殼體演變成與被封裝體不可分割 的一部分，封裝已涉及到被封裝體內(nèi)，IC生產(chǎn)流程的集中整合和繼續(xù)垂直

18、細(xì)分的趨勢(shì)同時(shí) 存在，兩種截然相反的發(fā)展最終取決于生產(chǎn)體系的成本最小化因素。從早期的將兩個(gè)、三個(gè)或更多存儲(chǔ)芯片疊裝在同一殼體內(nèi)，滿足高速數(shù)據(jù)速率的存儲(chǔ)帶寬 的需求外，擴(kuò)展到把不同種類(lèi)芯片疊裝到一個(gè)殼內(nèi)，開(kāi)發(fā)包括數(shù)字信號(hào)處理器 DSP+SRAM +閃存，專(zhuān)用集成電路ASIC+存儲(chǔ)器，數(shù)字+模擬十射頻，微控制器+存儲(chǔ) 器等其它的SIP應(yīng)用?，F(xiàn)代電子系統(tǒng)大都需要完成兩種類(lèi)型的運(yùn)算，因而需要采用雙處理 器的CPU + DSP解決方案，DSP用于完成語(yǔ)音、圖像、視頻、音頻信號(hào)的重復(fù)性復(fù)雜性 運(yùn)算的實(shí)時(shí)處理，CPU剛用于完成電源管理，人機(jī)界面協(xié)議棧操作，易于實(shí)現(xiàn)靈活控制， 兩者各有短長(zhǎng)，有融合的趨勢(shì)，兩個(gè)

19、核封裝在一起，或?qū)SP的內(nèi)核移植到單片PCU中 的SOC集成。SIP智能功率器件將系統(tǒng)的控制部分和功率場(chǎng)效應(yīng)MOS晶體管及驅(qū)動(dòng)、保 護(hù)、輔助電路等，融合于緊湊、性能強(qiáng)勁的絕緣式封裝內(nèi)。在1. 6x1. 6x0. 6mm的SOT553 / 563單封裝內(nèi)集成多個(gè)瞬變電壓抑制元件，形成微型封裝集成瞬態(tài)電壓保護(hù)器 件，減少占用電路板空間達(dá)36%,降低厚度40%。對(duì)SIP產(chǎn)品架構(gòu)方式的研發(fā)集中在片 對(duì)片、片疊片、封裝在超薄型外殼內(nèi)再垂直疊放、襯底直焊等方面，芯片之間多數(shù)采用周 邊互連，某些是用陣列式互連，也有采用直接式；間接式兩大類(lèi)的互連，或晶圓級(jí)超級(jí)減 薄露出內(nèi)連柱及鍵合形成的互連，作為有系統(tǒng)功能

20、的整體IC應(yīng)用，但又不是一個(gè)單一的 芯片。SIP最張揚(yáng)的架構(gòu)是可以在封裝內(nèi)封裝集成無(wú)源元件，首先將無(wú)源元件小型化及集成 化后，再封裝在統(tǒng)一的封裝結(jié)構(gòu)中，有一種簡(jiǎn)化結(jié)構(gòu)：基板20mm2,厚2mm，中心挖 凹槽，以便鑲嵌一個(gè)約10mm見(jiàn)方、0. 3mm薄的IC芯片（開(kāi)凹槽可以降低總體厚度， 降低厚度對(duì)于整機(jī)產(chǎn)品設(shè)計(jì)是非常關(guān)鍵的要求），芯片上方與基板平齊，下方與基板之間充 填10pm厚的環(huán)氧樹(shù)脂作膠接劑；芯片上方排列著100個(gè)直徑為67pm的接點(diǎn)，其間充 填聚酰亞胺；接點(diǎn)上方制成各種電容、電阻及銅導(dǎo)體，它們之間以環(huán)氧樹(shù)脂絕緣。封裝內(nèi) 無(wú)源元件的集成化有LTCC和低溫共燒鐵氧體LTCF等技術(shù)，分別形成

21、集成電容器、電阻 器、電感器、平面變壓器、EMI濾波器和EMI磁珠陣列等無(wú)源元件的陶瓷基板、磁性基板， 盡可能多地將各種無(wú)源元件集成在一個(gè)單獨(dú)的封裝結(jié)構(gòu)內(nèi)，與在多層印制電路板中埋置無(wú) 源元件、無(wú)源元件制作在硅芯片上同步發(fā)展。Philips的BGBI02體現(xiàn)了全新的SIP，在 一個(gè)傳統(tǒng)的超小型6x6mmHVQFN封裝中結(jié)合了有源和無(wú)源元器件，綜合了所有的射頻 組件，如收發(fā)器、平衡/不平衡變換器、切換和天線濾波器等，極大地簡(jiǎn)化了藍(lán)牙應(yīng)用的 開(kāi)發(fā)和生產(chǎn)。有一種2. 4GHz的SIP產(chǎn)品，將射頻、8051MCU、9通道12位。A/DC、 外圍元件、電感和濾波器全部集合在尺寸6x6mm的QFN封裝中。還

22、開(kāi)發(fā)出存儲(chǔ)器與基 帶IC的集合架構(gòu)，在一個(gè)封裝中集成了 ASIC、CPU、同步DRAM、閃存各一片。SIP的相關(guān)技術(shù)SIP是IC產(chǎn)業(yè)鏈發(fā)展中的知識(shí)、技術(shù)、方法相互滲透交融，綜合應(yīng)用的結(jié)果，最大 限度地靈活利用各種不同芯片資源和封裝互連優(yōu)勢(shì)，盡可能地提高性能，降低成本，在做 深做透的研發(fā)過(guò)程中涉及到多種技術(shù)問(wèn)題，相關(guān)技術(shù)包括熱設(shè)計(jì)，I/O 口的重分布，減薄 大規(guī)模IC芯片的背面厚度，若干芯片的層疊組裝和高密集互連技術(shù)等。在封裝設(shè)計(jì)中，熱設(shè)計(jì)是重要環(huán)節(jié)之一，熱失效已成為封裝失效的主要因素，占50%以上。 對(duì)于SIP而言，系統(tǒng)的熱耗散問(wèn)題也是至關(guān)緊要的，能否迅速散熱制約著設(shè)計(jì)的成敗，在 設(shè)計(jì)SIP時(shí)

23、，必須事先仿真由系統(tǒng)功耗引起的溫度分布狀況和熱傳遞過(guò)程，以數(shù)值模擬為 手段，預(yù)測(cè)器件的傳熱特性，分析其對(duì)系統(tǒng)各方面的影響，并研究相應(yīng)的散熱處理方法， 例如，采用導(dǎo)熱性能好的材料，或減少基板厚度，不使芯片產(chǎn)生熱失效所允許的輸人功率 耗散密度。SIP的片間總線性能已成為提高系統(tǒng)內(nèi)部總線帶寬的關(guān)鍵，SIP內(nèi)部芯片間采用的是 非復(fù)用總線，使輸入和輸出路徑分開(kāi)，有豐富的連線資源，靠得很近的芯片減少了片間總 線長(zhǎng)度及電容，擴(kuò)展片間連線的信號(hào)位數(shù)，提高工作頻率。同時(shí)在片間也可以采用現(xiàn)有成 熟的系統(tǒng)總線標(biāo)準(zhǔn)作為折衷方案，使IC芯片不經(jīng)過(guò)大的改動(dòng)即可應(yīng)用，設(shè)計(jì)出適合SIP 的片內(nèi)總線和片間總線，能獲得很高的效益

24、，系統(tǒng)總線傳輸數(shù)據(jù)的帶寬與時(shí)鐘頻率f，數(shù) 據(jù)寬度W成正比。在封裝襯底信號(hào)層上的布線和對(duì)引腳的某些線路的重新布置，即可簡(jiǎn)化 芯片引腳與襯底的連接，互連線的延遲現(xiàn)象對(duì)于系統(tǒng)的設(shè)計(jì)有相當(dāng)大的影響。先進(jìn)的封裝技術(shù)要求芯片的厚度不斷減薄，已制作圖形晶圓的背面減薄是封裝制造過(guò)程中 的極為重要的工序，超精密磨削、研磨、拋光、腐蝕作為硅晶圓背面減薄工藝獲得廣泛應(yīng) 用，減薄后的芯片可提高熱發(fā)散效率、機(jī)械性能、電性能、減小芯片封裝體積，減輕劃片 加工量。目前，200mm已制作電路圖形晶片的減薄水平是0.12-0.15mm，300mm 晶片要達(dá)到這一水平還需要采用化學(xué)機(jī)械拋光、等離子腐蝕、先劃片（半切割，切入晶圓后 還剩下200pm）后研磨等技術(shù)，今后的發(fā)展趨勢(shì)是達(dá)到0. 05mm以下的厚度。硅晶片 上電路層的有效厚度一般為5-10pm，為保證其功能，并有一定的支撐厚度，晶片的減薄 極限為20-30pm。占總厚度90%左右的晶片是為保證在芯片制造、測(cè)試、運(yùn)送過(guò)程中有 足夠的強(qiáng)度，300mm晶片的平均厚度為775pm, 200mm晶片為725pm，因此，在電路層制作完成后，需要對(duì)其進(jìn)行背面減薄，晶片越薄，其柔韌性越好，受外力沖擊引 起的應(yīng)力也越小。在兩個(gè)疊層芯片之間加入隔離層薄膜后的柱狀互連也可滿足布線要求，各層均敷銅箔 并刻蝕出布線圖形，制作互