數(shù)字電子技術(shù)基礎(chǔ)復(fù)習(xí)指導(dǎo)

1、-PAGE . z. 數(shù)制與碼制邏輯代數(shù)根底一、本章知識(shí)點(diǎn)數(shù)制及不同數(shù)制間的轉(zhuǎn)換熟練掌握各種不同數(shù)制之間的互相轉(zhuǎn)換。碼制 定義、碼的表示方法BCD碼的定義，常用BCD碼特點(diǎn)及表示十進(jìn)制數(shù)的方法。原碼、反碼、補(bǔ)碼的表示方法正數(shù)及負(fù)數(shù)的原碼、反碼、補(bǔ)碼。邏輯代數(shù)的根本公式和常用公式掌握邏輯代數(shù)的根本公式和常用公式。邏輯代數(shù)的三個(gè)根本定理定義，應(yīng)用6邏輯函數(shù)的表示方法及相互轉(zhuǎn)換7邏輯函數(shù)最小項(xiàng)之和的標(biāo)準(zhǔn)形式8邏輯函數(shù)的化簡(jiǎn)公式法化簡(jiǎn)邏輯函數(shù)卡諾圖法化簡(jiǎn)邏輯函數(shù)的根本原理及化簡(jiǎn)方法二、例題一概念題1數(shù)字信號(hào)是指在和數(shù)量上都是離散的信號(hào)。2BCD碼是指用二進(jìn)制數(shù)碼表示一位十進(jìn)制數(shù)。3一個(gè)三位十進(jìn)制數(shù)的余

2、3 BCD碼是1001 0011 1010，則與它相應(yīng)的8421BCD碼是。4邏輯函數(shù)表達(dá)的邏輯符號(hào)為。5如果兩個(gè)表達(dá)式相等，則它們的對(duì)偶式也。6常用的邏輯函數(shù)的表示方法有及函數(shù)式、邏輯圖、卡諾圖等。7最簡(jiǎn)與或表達(dá)式的條件，不僅要求其中的乘積項(xiàng)最少，而且要求。8利用卡諾圖化簡(jiǎn)邏輯函數(shù)的根本原理就是。9邏輯代數(shù)中邏輯變量的取值只有0和1兩種可能，它們不再表示數(shù)量的大小，只代表二種不同的。二數(shù)制轉(zhuǎn)換1. (46.125)10= ( )2 =( )8=( )162. (13.A)16=( )2=( )10 3. (10011.1)2=( )8=( )10三寫(xiě)出以下數(shù)的八位二進(jìn)制數(shù)的原碼、反碼、補(bǔ)碼原

3、碼，就是用最高位表示數(shù)符(0表示正數(shù)、1表示負(fù)數(shù))。正數(shù)，原碼=反碼=補(bǔ)碼；負(fù)數(shù)，反碼：除符號(hào)位以外，對(duì)原碼逐位取反；補(bǔ)碼：反碼+11.-3510= ( )原碼= ( )反碼=( )補(bǔ)碼2. (+35)10 = ( )原碼= ( )反碼=( )補(bǔ)碼3. (-110101)2 = ( )原碼= ( )反碼=( )補(bǔ)碼4. (+110101)2 = ( )原碼= ( )反碼= ( )補(bǔ)碼5. (-17)8=( )原碼= ( )反碼=( )補(bǔ)碼四將以下三位BCD碼轉(zhuǎn)換為十進(jìn)制數(shù)根據(jù)BCD碼的編碼規(guī)則，四位一組展成對(duì)應(yīng)的十進(jìn)制數(shù)。()余3碼 = 10()8421碼= 10五分別求以下函數(shù)的對(duì)偶式Y(jié)和反

4、函數(shù)1. 2. 六 求以下函數(shù)的與非-與非式。1. 七將以下函數(shù)展成最小項(xiàng)之和的標(biāo)準(zhǔn)形式1. Y=2. 八 用公式法化簡(jiǎn)以下函數(shù)1. 2. 九用卡諾圖化簡(jiǎn)以下邏輯函數(shù)1. 2. 3. 第三章 門(mén)電路一、本章重點(diǎn)1各類(lèi)門(mén)電路的符號(hào)及功能；2TTL電路的外特性及其應(yīng)用3CMOS電路的外特性及其應(yīng)用二、本章知識(shí)點(diǎn) (一) 根本概念1、熟記各種功能門(mén)電路的邏輯符號(hào)。2、熟記TTL、CMOS門(mén)的主要電氣參數(shù)上下電平的典型值、轉(zhuǎn)折電壓值。3、正確理解噪聲容限的概念。4、正確理解哪些TTL門(mén)電路可以將輸出端并聯(lián)使用。5、正確理解門(mén)電路多余輸入端的處理方法應(yīng)該接什么邏輯電平。6、熟練掌握TTL門(mén)電路輸入端的負(fù)

5、載特性，開(kāi)門(mén)電阻值、關(guān)門(mén)電阻值，會(huì)判斷輸入端在接不同負(fù)載電阻時(shí)所對(duì)應(yīng)的相應(yīng)邏輯值。7、熟練掌握TTL門(mén)電路的輸入端電壓電流關(guān)系特性在輸入高、低電平時(shí)相應(yīng)的電流方向及大小。8、熟練掌握TTL門(mén)電路的輸出端電壓電流關(guān)系特性在輸出高、低電平時(shí)相應(yīng)的電流方向及大小。9、會(huì)判斷負(fù)邏輯的門(mén)電路轉(zhuǎn)換成正邏輯時(shí)門(mén)電路新的邏輯功能。10、會(huì)比擬TTL電路系列產(chǎn)品74、74H、74S、74LS的性能工作速度、功耗。11、熟記集電極開(kāi)路門(mén)、三態(tài)門(mén)、CMOS傳輸門(mén)的功能及邏輯符號(hào)。12、正確理解集電極開(kāi)路的門(mén)電路OC門(mén)使用時(shí)時(shí)需要外接電源和限流電阻，輸出端能并聯(lián)使用實(shí)現(xiàn)線(xiàn)與的工作特點(diǎn)。13、會(huì)根據(jù)使能端邏輯值判斷三態(tài)

6、門(mén)的工作狀態(tài)，會(huì)根據(jù)控制端邏輯值判斷CMOS傳輸門(mén)的工作狀態(tài)。14、正確理解CMOS傳輸門(mén)輸入、輸出端可以互換使用、實(shí)現(xiàn)數(shù)據(jù)雙向傳輸?shù)奶攸c(diǎn)；CMOS傳輸門(mén)又稱(chēng)為電子模擬開(kāi)關(guān)，可用來(lái)傳輸連續(xù)變化的模擬電壓信號(hào)，正確理解其電路的根本組成。 (二) 簡(jiǎn)要分析熟練掌握各種功能門(mén)電路的邏輯功能。熟練掌握TTL門(mén)電路輸入端的負(fù)載特性、輸入/輸出端的電壓電流關(guān)系特性，會(huì)判斷各種情況下輸入端的邏輯值。熟練掌握集電極開(kāi)路門(mén)的線(xiàn)與構(gòu)造、三態(tài)門(mén)工作狀態(tài)的判斷、CMOS傳輸門(mén)工作狀態(tài)的判斷。在掌握以上知識(shí)點(diǎn)的前提下，具備以下分析能力：1、根據(jù)各種門(mén)電路的給定接法，寫(xiě)出相應(yīng)的輸出邏輯表達(dá)式。2、根據(jù)各種門(mén)電路的給定接法

7、，求出相應(yīng)的輸出邏輯值。3、根據(jù)各種門(mén)電路的給定接法、及輸入波形，畫(huà)出相應(yīng)的輸出波形。4、分析給定的各種門(mén)電路的接法，指出電路中存在的問(wèn)題并改正。三、例題一概念題1假設(shè)以輸出的高電平表示邏輯1，以低電平表示邏輯0，則稱(chēng)這種表示方法為邏輯。2TTL與非門(mén)多余輸入端應(yīng)該接。3TTL或非門(mén)多余的輸入端應(yīng)該接 。4對(duì)于TTL門(mén)電路，在保證輸出高、低電平根本不變的條件下，輸入電平的允許波動(dòng)圍稱(chēng)之為。5利用三態(tài)門(mén)電路可以實(shí)現(xiàn)數(shù)據(jù)的傳輸。6集電極開(kāi)路的門(mén)電路OC門(mén)能實(shí)現(xiàn)線(xiàn)與，但這種門(mén)電路工作時(shí)需要外接才能正常工作。7在各種 TTL門(mén)電路中，可以將輸出端并聯(lián)使用的是門(mén)。8TTL電路的74、74H、74S、74

8、LS幾個(gè)系列產(chǎn)品中，系列產(chǎn)品工作速度快，功耗小。9工廠在組裝和調(diào)試由CMOS器件構(gòu)成的電路時(shí)，把電烙鐵接地的目的是。10CMOS傳輸門(mén)屬于雙向器件，所以它的可以互易使用。11電子模擬開(kāi)關(guān)用來(lái)傳輸連續(xù)變化的模擬電壓信號(hào)，它的根本電路是由組成的。二指出以下圖中由TTL門(mén)電路組成的邏輯電路的輸出是什么高電平、低電平、高阻？三以下圖電路均由TTL門(mén)組成，RON=2K，ROFF=0.7K，試分別寫(xiě)出輸出函數(shù)的表達(dá)式。四 圖示TTL門(mén)電路的輸入端波形，試分別畫(huà)出Y1、Y2、Y3、Y4的輸出波形。五CMOS邏輯電路如下圖，試寫(xiě)出輸出邏輯函數(shù)Y1、Y2的表達(dá)式。六TTL門(mén)電路如下圖。1圖中多余輸入端B應(yīng)接。2

9、為使圖中電路F1=f(A,C)正常工作，該電路是否還有錯(cuò)誤？為什么？如有錯(cuò)誤，請(qǐng)改正。在上述1、2問(wèn)題解決后：3如A=1、C=0，1門(mén)輸出Y，F(xiàn)1=； 如A=1、C=1，1門(mén)輸出Y，F(xiàn)1=；七邏輯電路如下圖，試分別寫(xiě)出Y1、Y2、Y3、Y4的輸出邏輯值。第四章 組合邏輯電路一、本章知識(shí)點(diǎn)(一)概念1.組合電路：電路在任一時(shí)刻輸出僅取決于該時(shí)刻的輸入，而與電路原來(lái)的狀態(tài)無(wú)關(guān)。電路構(gòu)造特點(diǎn)：只有門(mén)電路，不含存儲(chǔ)記憶單元。2.編碼器的邏輯功能：把輸入的每一個(gè)高、低電平信號(hào)編成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼。優(yōu)先編碼器：幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)展編碼。3.譯碼器的邏輯功能：輸入二進(jìn)制代

10、碼，輸出高、低電平信號(hào)。顯示譯碼器：半導(dǎo)體數(shù)碼管(LED數(shù)碼管)、 液晶顯示器(LCD)4.數(shù)據(jù)選擇器：從一組輸入數(shù)據(jù)中選出*一個(gè)輸出的電路，也稱(chēng)為多路開(kāi)關(guān)。5.加法器半加器：不考慮來(lái)自低位的進(jìn)位的兩個(gè)1位二進(jìn)制數(shù)相加的電路。全加器：帶低位進(jìn)位的兩個(gè) 1 位二進(jìn)制數(shù)相加的電路。超前進(jìn)位加法器與串行進(jìn)位加法器相比雖然電路比擬復(fù)雜，但其速度快。6.數(shù)值比擬器：比擬兩個(gè)數(shù)字大小的各種邏輯電路。7.組合邏輯電路中的競(jìng)爭(zhēng)一冒險(xiǎn)現(xiàn)象競(jìng)爭(zhēng)：門(mén)電路兩個(gè)輸入信號(hào)同時(shí)向相反跳變(一個(gè)從1變0，另一個(gè)從0變1)的現(xiàn)象。競(jìng)爭(zhēng)-冒險(xiǎn)：由于競(jìng)爭(zhēng)而在電路輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象。消除競(jìng)爭(zhēng)一冒險(xiǎn)現(xiàn)象的方法：接入濾波電容、

11、引入選通脈沖、修改邏輯設(shè)計(jì)(二)組合邏輯電路的分析方法分析步驟：1.由圖寫(xiě)出邏輯函數(shù)式，并作適當(dāng)化簡(jiǎn)；注意：寫(xiě)邏輯函數(shù)式時(shí)從輸入到輸出逐級(jí)寫(xiě)出。2.由函數(shù)式列出真值表；3.根據(jù)真值表說(shuō)明電路功能。(三)組合邏輯電路的設(shè)計(jì)方法設(shè)計(jì)步驟：1.邏輯抽象：設(shè)計(jì)要求文字描述的具有一定因果關(guān)系的事件。邏輯要求真值表(1) 設(shè)定變量-根據(jù)因果關(guān)系確定輸入、輸出變量；(2)狀態(tài)賦值：定義邏輯狀態(tài)的含意 輸入、輸出變量的兩種不同狀態(tài)分別用0、1代表。(3)列出真值表2.由真值表寫(xiě)出邏輯函數(shù)式 真值表函數(shù)式，有時(shí)可省略。3.選定器件的類(lèi)型可選用小規(guī)模門(mén)電路，中規(guī)模常用組合邏輯器件或可編程邏輯器件。4.函數(shù)化簡(jiǎn)或變

12、換式(1)用門(mén)電路進(jìn)展設(shè)計(jì)：從真值表卡諾圖/公式法化簡(jiǎn)。(2)用中規(guī)模常用組合電路設(shè)計(jì)：把函數(shù)式變換為與所用器件函數(shù)式相似的形式。(3)使用存儲(chǔ)器、可編程邏輯器件設(shè)計(jì)組合電路5.畫(huà)出邏輯圖原理性設(shè)計(jì)(邏輯設(shè)計(jì))完成。(四)常用組合邏輯電路的功能編碼器、譯碼器、數(shù)據(jù)選擇器、加法器、數(shù)值比擬器(五)用常用中規(guī)模集成組合邏輯器件計(jì)組合電路1.用譯碼器器設(shè)計(jì)組合電路方法：(1)選擇集成二進(jìn)制譯碼器；(2)寫(xiě)函數(shù)的標(biāo)準(zhǔn)與非-與非式；(3)確認(rèn)變量和輸入關(guān)系；(4)畫(huà)連線(xiàn)圖。2.用數(shù)據(jù)選擇器設(shè)計(jì)組合電路方法：(1)寫(xiě)出函數(shù)的標(biāo)準(zhǔn)與或式和數(shù)據(jù)選擇器表達(dá)式；(2)對(duì)照比擬確定輸入變量和地址碼的對(duì)應(yīng)關(guān)系；輸入變

13、量可能是變量(原變量或反變量)，也可能是常量(0或1)。(3)畫(huà)連線(xiàn)圖。3.用加法器設(shè)計(jì)組合電路-用在加減*一常數(shù)的場(chǎng)合二、例題一概念題1超前進(jìn)位加法器與串行進(jìn)位加法器相比雖然電路復(fù)雜，但其特點(diǎn)是。2組合邏輯電路在構(gòu)造上的共同特點(diǎn)是。3編碼器的邏輯功能就是把輸入的信號(hào)編成一個(gè)對(duì)應(yīng)的代碼。4組合邏輯電路在邏輯功能上的共同特點(diǎn)是任意時(shí)刻的輸出僅取決于該時(shí)刻的輸入，與無(wú)關(guān)。5優(yōu)先編碼器，當(dāng)同時(shí)有幾個(gè)輸入信號(hào)時(shí)，只對(duì)其中進(jìn)展編碼。6全加器就是能實(shí)現(xiàn)電路。7消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的方法除采用接入濾波電容、引入選通脈沖外，還可以采用方法。8當(dāng)二個(gè)多位數(shù)相加時(shí)，必須采用電路。9編碼器、譯碼器、數(shù)據(jù)選擇器這三種器件

14、中，可用來(lái)設(shè)計(jì)組合邏輯電路的器件是。10LED顯示器是指顯示器。二組合電路如下圖，分析該電路的邏輯功能。三由一個(gè)8選1數(shù)據(jù)選擇器組成的邏輯電路如下圖，試分析其邏輯功能。四由3線(xiàn)-8線(xiàn)譯碼74LS138輸出低電平有效和4選1數(shù)據(jù)選擇器74LS153組成如下圖的電路，B1、B2和C1、C2為二組二進(jìn)制數(shù)，試列出真值表，并說(shuō)明功能。五設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個(gè)亮，否則視為故障狀態(tài)，發(fā)出報(bào)警信號(hào)，提醒有關(guān)人員修理。要求：1用門(mén)電路實(shí)現(xiàn)2用3-8線(xiàn)譯碼器實(shí)現(xiàn)3用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)。六分別用74LS153(4選1數(shù)據(jù)選擇器)和74LS152(8選1)實(shí)現(xiàn)函

15、數(shù)F=AB+BC+AC。七設(shè)計(jì)一組合電路，要求當(dāng)輸入的8421BCD碼DCBA的數(shù)值能被3整除時(shí)0作為能被整除處理輸出為1，否則為0。用與非門(mén)實(shí)現(xiàn)上述電路用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)上述電路可附加必要的門(mén)八試用一片4選1數(shù)據(jù)選擇器，構(gòu)成一位全減器。全減器的被減數(shù)為Ai，減數(shù)為Bi，低位來(lái)的借位為Bi-1，輸出差為Fi，向高位的借位為Bi第五章 觸發(fā)器一、本章知識(shí)點(diǎn)掌握觸發(fā)器的邏輯功能其中JK觸發(fā)器邏輯功能最強(qiáng)掌握觸發(fā)器的特性方程觸發(fā)器的相互轉(zhuǎn)換方法JK、D轉(zhuǎn)換成其它類(lèi)型觸發(fā)器掌握J(rèn)K、D觸發(fā)器的動(dòng)作特點(diǎn)主從、邊沿、維持阻塞觸發(fā)器5、掌握由JK、D觸發(fā)器等構(gòu)成的電路分析及工作波形繪制二、例題一概念題1

16、觸發(fā)器按邏輯功能的不同可分為觸發(fā)器等幾種類(lèi)型。2假設(shè)將D觸發(fā)器的輸入端D與輸出端Q相連，則此觸發(fā)器具有觸發(fā)器的邏輯功能。3JK、RS、T三種類(lèi)型觸發(fā)器中，觸發(fā)器邏輯功能最強(qiáng)。4D觸發(fā)器的特征方程為。5要把JK觸發(fā)器轉(zhuǎn)換成T 觸發(fā)器，只要將J與K分別與相連接。6T觸發(fā)器的特性方程為。7根據(jù)存儲(chǔ)數(shù)據(jù)的原理不同，觸發(fā)器可分成、等兩大類(lèi)。8RS觸發(fā)器的特征方程為。二分析題：1、JK觸發(fā)器的觸發(fā)信號(hào)和輸入信號(hào)如下圖。試畫(huà)出Q1端的輸出波形。所有觸發(fā)器的初態(tài)為02、用主從的D觸發(fā)器和邊沿觸發(fā)的JK觸發(fā)器組成的電路如下圖。觸發(fā)信號(hào)和輸入信號(hào)，試畫(huà)出Q1、Q2的輸出波形。所有觸發(fā)器的初態(tài)為03、維持阻塞D觸發(fā)

17、器組成的電路如下圖。觸發(fā)信號(hào)CP，試畫(huà)出輸出Y和Q1、Q2的波形。所有觸發(fā)器的初態(tài)為04、在以下圖所示電路中，輸入信號(hào)和觸發(fā)信號(hào)，試畫(huà)出輸出端Y的波形。所有觸發(fā)器的初態(tài)為05、維持阻塞D觸發(fā)器組成的電路如下圖。輸入信號(hào)V1，試畫(huà)出輸出VO的波形。觸發(fā)器的初態(tài)為06、觸發(fā)信號(hào)和輸入信號(hào)，試畫(huà)出Q端的輸出波形。觸發(fā)器的初態(tài)為0 7、邊沿觸發(fā)的JK觸發(fā)器組成的電路如下圖。試畫(huà)出輸出Y1、Y2的波形。觸發(fā)器的初態(tài)為08、JK觸發(fā)器的觸發(fā)信號(hào)和輸入信號(hào)如下圖。試畫(huà)出Q1端的輸出波形。所有觸發(fā)器的初態(tài)為09、用維持阻塞D觸發(fā)器組成的電路如下圖。觸發(fā)信號(hào)，試畫(huà)出Q1、Q2的輸出波形。所有觸發(fā)器的初態(tài)為010

18、、JK觸發(fā)器的輸入電壓波形如下圖。試畫(huà)出輸出Q的波形觸發(fā)器的初態(tài)為0。11、維持阻塞D觸發(fā)器組成的電路如下圖。觸發(fā)信號(hào)和輸入信號(hào)，試畫(huà)出輸出Y和Q1、Q2的波形。所有觸發(fā)器的初態(tài)為0第六章 時(shí)序邏輯電路一、本章知識(shí)點(diǎn)時(shí)序邏輯電路通常由組合電路和存儲(chǔ)電路兩局部組成，而存儲(chǔ)電路是必不可少的。時(shí)序邏輯電路邏輯功能特點(diǎn)：任一時(shí)刻的輸出信號(hào)不僅取決于當(dāng)時(shí)的輸入信號(hào)，且取決于電路原來(lái)的狀態(tài)。米利、穆?tīng)栃蚆ealy Moore時(shí)序邏輯電路的概念。4、 熟練掌握根據(jù)單片集成計(jì)數(shù)器的功能表構(gòu)成N進(jìn)制計(jì)數(shù)器的方法(置0法、置數(shù)法、74LS160、74LS161、74LS162，注意同步、異步的區(qū)別)熟練掌握用JK

19、、D觸發(fā)器構(gòu)成的同步時(shí)序邏輯電路的分析方法熟練掌握用JK、D觸發(fā)器設(shè)計(jì)同步計(jì)數(shù)器的方法二、練習(xí)題舉例一概念題1一個(gè)具體的時(shí)序電路，不管其構(gòu)造形式如何，其中電路是必不可少的。 2為保證由反相器構(gòu)成的多諧振蕩器能正常工作，反相器的反應(yīng)電阻所選取的阻值，定要使電路的靜態(tài)工作點(diǎn)位于反相器傳輸特性的區(qū)。3在米利MENLY型電路中，輸出信號(hào)不僅取決于存儲(chǔ)電路的狀態(tài)，而且取決于。4*一多諧振蕩器輸出信號(hào)的頻率為1MHZ，其占空比為，則此信號(hào)一周期中高電平的寬度是s。5根據(jù)輸出信號(hào)的特點(diǎn)，將時(shí)序電路劃分為二種類(lèi)型。二分析題：1、分析圖示的時(shí)序電路，寫(xiě)出驅(qū)動(dòng)方程、輸出方程、狀態(tài)方程，畫(huà)出電路的狀態(tài)圖，檢查電路能

20、否自啟動(dòng)，說(shuō)明電路的功能。2分析圖示的時(shí)序電路，寫(xiě)出驅(qū)動(dòng)方程、輸出方程、狀態(tài)方程，畫(huà)出電路的狀態(tài)圖，檢查電路能否自啟動(dòng)，說(shuō)明電路的功能。3分析圖示的時(shí)序電路，寫(xiě)出驅(qū)動(dòng)方程、輸出方程、狀態(tài)方程，畫(huà)出電路的狀態(tài)圖，檢查電路能否自啟動(dòng)，說(shuō)明電路的功能。4分析圖示的時(shí)序電路，寫(xiě)出驅(qū)動(dòng)方程、輸出方程、狀態(tài)方程，畫(huà)出電路的狀態(tài)圖，檢查電路能否自啟動(dòng)，說(shuō)明電路的功能。5、分別用置數(shù)法和置0法將十進(jìn)制計(jì)數(shù)器74LS160接成九進(jìn)制計(jì)數(shù)器。6、由4位同步二進(jìn)制計(jì)數(shù)器74LS162組成的可變進(jìn)制計(jì)數(shù)器如下圖。試分析當(dāng)控制變量A為1和0時(shí)電路各為幾進(jìn)制計(jì)數(shù)器，并畫(huà)出狀態(tài)轉(zhuǎn)換圖。7由4位同步二進(jìn)制計(jì)數(shù)器 74LS16

21、1和4位二進(jìn)制數(shù)字比擬器74LS85組成的計(jì)數(shù)器如下圖。試分析這是一個(gè)模幾的計(jì)數(shù)器，并畫(huà)出狀態(tài)轉(zhuǎn)換圖。8、用JK觸發(fā)器按8421碼設(shè)計(jì)一個(gè)同步六進(jìn)制加法計(jì)數(shù)器，以000為起始狀態(tài)編碼。思考：按8421碼設(shè)計(jì)一個(gè)同步六進(jìn)制減法計(jì)數(shù)器，或設(shè)計(jì)一個(gè)同步循環(huán)碼八進(jìn)制計(jì)數(shù)器，其狀態(tài)S0、S1、S2、S3、S4、S5、S6、S7的編碼分別為000、001、011、010、110、111、101、100?？蓞⒖糚277 例5.4.1第七章 脈沖波形的產(chǎn)生和整形一、本章知識(shí)點(diǎn)1、用CMOS門(mén)構(gòu)成的施密特電路的分析與計(jì)算。2、微分型和積分型二種單穩(wěn)態(tài)電路的比擬，前者波形好但抗干擾差，后者波形差但抗干擾好。3、晶

22、體振蕩器的振蕩頻率等于晶體的固有頻率。4、占空比的定義。5、用施密特電路構(gòu)成的多諧振蕩器的分析。6、555定時(shí)器構(gòu)成的施密特電路的分析與計(jì)算。7、555定時(shí)器構(gòu)成的單穩(wěn)態(tài)電路的分析與計(jì)算。8、555定時(shí)器構(gòu)成的多諧振蕩器的分析與計(jì)算。二、例題一概念題1在脈沖產(chǎn)生與變換電路中，沒(méi)有穩(wěn)態(tài)的電路是，有一個(gè)穩(wěn)態(tài)的電路是，有二個(gè)穩(wěn)態(tài)的電路是，工作過(guò)程中不需要外觸發(fā)信號(hào)的電路是。2石英晶體多諧振蕩器的振蕩頻率取決于。3單穩(wěn)態(tài)輸出的脈沖寬度僅取決于。4施密特觸發(fā)器能將邊沿變化緩慢的信號(hào)波形整形為。5在微分型與積分型這二種類(lèi)型的單穩(wěn)態(tài)觸發(fā)器中，單穩(wěn)態(tài)觸發(fā)器抗干擾能力較強(qiáng)。6*多諧振蕩器輸出信號(hào)頻率為1KHZ，

23、q=0.4，輸出信號(hào)低電平的寬度為ms。二分析題1圖示施密特電路中，R1=10K，R2=20K，G1和G2是CMOS反相器，VDD=10V。求：1VT+、VT-及VT2畫(huà)出V0波形2以下圖是延遲報(bào)警器。當(dāng)開(kāi)關(guān)S斷開(kāi)后，經(jīng)一定的延遲時(shí)間后揚(yáng)聲器發(fā)聲。試求延遲時(shí)間的具體數(shù)值和揚(yáng)聲器發(fā)出聲音的頻率。圖中G1是CMOS反相器，輸出的高、低電平分別為12V和0V。3圖示電路中RdCdR1C， twi=1.2s；試求：1對(duì)應(yīng)Vi畫(huà)出圖中V2、V6、V3的波形，2LED亮多長(zhǎng)時(shí)間后自動(dòng)熄滅，3如果RdCdRdCd，試對(duì)應(yīng)Vi畫(huà)出V3的波形。4二片555構(gòu)成圖示電路。試問(wèn)：1在圖示元件參數(shù)下，估算V01、V0

24、2端的振蕩周期T各為多少？2定性畫(huà)出V01、V02的波形，說(shuō)明電路具備何種功能？5分析圖示電路，假設(shè)要求開(kāi)關(guān)S接通并立即斷開(kāi)后，揚(yáng)聲器能以1.2KHz的頻率持續(xù)響10s，試簡(jiǎn)述電路工作原理，并確定圖中R1、R2的阻值。第八章 半導(dǎo)體存儲(chǔ)器一、本章知識(shí)點(diǎn)1、存儲(chǔ)器的分類(lèi)及每種類(lèi)型的特點(diǎn) 掩模ROM：信息出廠時(shí)已固化在里面,用戶(hù)無(wú)法更改。 ROM PROM：信息由用戶(hù)寫(xiě)入，只能寫(xiě)一次，不能改寫(xiě)。存儲(chǔ)器 EPROM：信息由用戶(hù)寫(xiě)入，可用光擦除后重寫(xiě)。Flash Memory：同E2PROM E2PROM：信息由用戶(hù)寫(xiě)入，可用電擦除后重寫(xiě)。 RAM SRAM：靠觸發(fā)器存儲(chǔ)信息，不需刷新。 DRAM：利

25、用MOS管柵電容存儲(chǔ)信息，需要刷新。2、掌握存儲(chǔ)器電路的構(gòu)造框圖，對(duì)框具體情況有一個(gè)大概的了解3、了解存儲(chǔ)器相關(guān)名詞術(shù)語(yǔ)，如地址數(shù)、字?jǐn)?shù)、字長(zhǎng)、數(shù)據(jù)線(xiàn)及容量等4、掌握存儲(chǔ)器容量擴(kuò)展方法。5、掌握用ROM構(gòu)成組合邏輯函數(shù)的方法及ROM構(gòu)成的組合電路的分析。二、例題一、概念題1、*存儲(chǔ)器標(biāo)有1K4字樣，答復(fù)以下問(wèn)題：1該存儲(chǔ)器有幾條地址線(xiàn)？2該存儲(chǔ)器能存儲(chǔ)多少個(gè)字？3每個(gè)字長(zhǎng)是幾位？4該存儲(chǔ)器有幾條數(shù)據(jù)線(xiàn)？5該存儲(chǔ)器的容量是多少位？2、ROM由哪幾局部組成？各局部的作用是什么？3、在PROM、EPROM、E2PROM及Flash Memory四種存儲(chǔ)器中，可用光改寫(xiě)的是哪種？4、哪些類(lèi)型的ROM可

26、用來(lái)設(shè)計(jì)組合電路？組合電路的輸入變量及輸出變量如何安排？5、根據(jù)存儲(chǔ)數(shù)據(jù)原理的不同，RAM可分為哪幾種？它們存儲(chǔ)數(shù)據(jù)的原理分別是什么？6動(dòng)態(tài)觸發(fā)器存儲(chǔ)數(shù)據(jù)的原理是什么？7掩模ROM、PROM、EPROM、E2PROM、FlashMemory這五種只讀存儲(chǔ)器中哪些可用電信號(hào)擦除？二分析題1試用4片2114和譯碼器組成4K4的RAM，其中2114是1K4的RAM。2圖示電路是用ROM組成的邏輯電路，分析其功能。3用ROM設(shè)計(jì)一個(gè)組合邏輯電路，用來(lái)產(chǎn)生以下一組邏輯函數(shù)4試用ROM設(shè)計(jì)一個(gè)1位全加器電路。1列出全加器的真值表。2分別寫(xiě)出和及進(jìn)位的最小項(xiàng)之和的表達(dá)式。3畫(huà)出ROM的點(diǎn)陣圖。第九章 可編程邏輯器件一、本章知識(shí)點(diǎn)PLD，PAL，GAL，F(xiàn)PGA，CPLDP445下的中文含義是什么。PAL編程的組合電路、時(shí)序電路分析用PAL設(shè)計(jì)組合電路、時(shí)序電路二、例題1分析以下圖由PAL構(gòu)成的組合邏輯電路，輸入A1,A0; B1,B0;輸出Y3,Y2,Y1,Y0; 試分析電路,畫(huà)出真值表，總結(jié)電路功能。2圖示PAL編程電路，試分別分析I1=1及I1=0時(shí)電路的功能。用圖示PAL設(shè)計(jì)以下邏輯函數(shù)。第十章 數(shù)-模和模-數(shù)轉(zhuǎn)換一、本章知識(shí)點(diǎn)權(quán)電阻、倒T形D/A轉(zhuǎn)換器的原理雙極型D/A轉(zhuǎn)換應(yīng)用電路分析。