山大數(shù)字電子技術基礎課件第5章觸發(fā)器

1、第五章 觸發(fā)器第一節(jié) SR鎖存器第二節(jié) 電平觸發(fā)的觸發(fā)器第三節(jié) 脈沖觸發(fā)的觸發(fā)器第四節(jié) 邊沿觸發(fā)的觸發(fā)器第五節(jié) 觸發(fā)器的邏輯功能及其描述方法上 頁下 頁返 回2第一節(jié) SR鎖存器 電路結構與工作原理 動作特點 概述下頁總目錄推出3下頁返回觸發(fā)器：能夠存儲1位二值信號的基本單元電路。觸發(fā)器必須具備的兩個基本特點：具有兩個能自行保持的穩(wěn)定狀態(tài)， 用來表示邏輯狀態(tài)的 0 和 1 ， 或二進制數(shù)的 0 和 1 。2. 根據(jù)不同的輸入信號可以置成 1 或 0 狀態(tài)。一、概述上頁4下頁返回上頁1. 根據(jù)電路結構形式的不同分為： 基本RS觸發(fā)器、同步RS觸發(fā)器、主從觸發(fā)器、 維持阻塞觸發(fā)器、CMOS邊沿觸發(fā)

2、器。根據(jù)邏輯功能的不同分為： RS觸發(fā)器、 JK觸發(fā)器、 T觸發(fā)器、 D觸發(fā)器。根據(jù)存儲數(shù)據(jù)的原理不同分為: 靜態(tài)觸發(fā)器和動態(tài)觸發(fā)器。觸發(fā)器的分類：5下頁返回上頁二、電路結構與工作原理觸發(fā)器的1狀態(tài)：觸發(fā)器的0狀態(tài)：置位端或置1端復位端或置0端圖形符號電路結構6下頁返回上頁當 時，當 時，當 時，當 時，電路維持原狀態(tài)不變。不允許出現(xiàn)。工作原理動畫7下頁返回上頁1100110011110000010101010111001*1* 的0狀態(tài)同時消失以后狀態(tài)不定用與非門組成的基本RS觸發(fā)器的特性表特性方程: 約束條件保持置1置0不定在正常工作時應遵守:SDRD=0的約束條件，因為觸發(fā)器的新狀態(tài)Q*

3、（也叫做次態(tài)）不僅與輸入狀態(tài)有關，而且與觸發(fā)器原來的狀態(tài)Q（也叫做初態(tài)）有關，所以把Q也作為一個變量列入了真值表，并將Q稱為狀態(tài)變量,這種含有狀態(tài)變量的真值表叫做觸發(fā)器的特性表（功能表）。8t1 t2 t3 t4 t5 t6 t7 t8QOOOOtttt電壓波形圖下頁返回上頁例5.1.1已知基本RS觸發(fā)器輸入信號的波形， 畫出輸出信號波形。1100110011110000010101010111001*1*9下頁返回上頁SR鎖存器也可以用或非門組成，如下圖所示。RDSDRSQQ圖形符號用或非門組成的SR鎖存器的特性表SDRDQQ*0011001100001111010101010111000*

4、0*在正常工作時輸入信號應遵守:SDRD=0的約束條件，亦即不允許輸入SD=RD=1的信號。電路結構10返回三、 動作特點輸入信號在全部作用時間里，即SD或RD為1的全部時間里，都能直接改變輸出端的狀態(tài)，這就是基本RS觸發(fā)器的動作特點。SD叫做直接置位端。RD叫做直接復位端。上頁仿真11第二節(jié) 電平觸發(fā)的觸發(fā)器 電路結構與工作原理 電平觸發(fā)方式的動作特點下頁總目錄推出12下頁返回上頁一、電路結構與工作原理圖形符號CLK = 0時，門G3、G4截止，觸發(fā)器保持原狀態(tài)不變。CLK = 1時，與SR鎖存器工作原理相同。電路結構13下頁返回上頁 0011001100001111010101010101

5、0111001*1*CLK回到低電平后狀態(tài)不定同步RS觸發(fā)器的特性表0011111111CLK = 1時與SR鎖存器的特性表相同電路結構動畫14下頁返回上頁在某些應用場合，有時需要在有效電平到達之前預先將觸發(fā)器置成指定的狀態(tài)，為此，在實用的電路上往往還設置有異步置1輸入端和異步置0輸入端。電路結構圖形符號異步置位端異步復位端應當在CLK=0的狀態(tài)下進行置位或復位15下頁返回上頁二、電平觸發(fā)方式的動作特點只有當CLK變?yōu)橛行щ娖綍r，觸發(fā)器才能接受輸入信號，并按照輸入信號將觸發(fā)器的輸出置成相應的狀態(tài)。在CLK=1的全部時間里S和R的變化都將引起觸發(fā)器輸出端狀態(tài)的變化。如果CLK=1期間內(nèi)輸入信號多

6、次發(fā)生變化，則觸發(fā)器的狀態(tài)也會發(fā)生多次翻轉，這降低了電路的抗干擾能力。16下頁返回上頁例5.2.1 已知電平觸發(fā)SR觸發(fā)器的輸入波形如圖所示，畫出 Q和Q端的電壓波形。假定觸發(fā)器的初始狀態(tài)為Q=0。17下頁返回上頁D型鎖存器數(shù)據(jù)輸入端控制端當CLK = 1時輸出端狀態(tài)隨輸入端的狀態(tài)而改變。當CLK = 0時輸出狀態(tài)保持不變。0100110101010011001111D型鎖存器的特性表18下頁返回上頁TG1TG2利用CMOS傳輸門組成的電平觸發(fā)D觸發(fā)器在CMOS電路中，經(jīng)常利用CMOS傳輸門組成電平觸發(fā)D觸發(fā)器。因為在CLK的有效電平期間輸出狀態(tài)始終跟隨輸入狀態(tài)變化，輸出與輸入的狀態(tài)相同，所以

7、又將這個電路稱為“透明的D型鎖存器”。19返回例5.2.2 若用CMOS傳輸門組成的電平觸發(fā)D觸發(fā)器的CLK和輸入端D的電壓波形如右圖中所給出，畫出Q和Q端的電壓波形。假定觸發(fā)器的初始狀態(tài)為Q=0上頁20第三節(jié) 脈沖觸發(fā)的觸發(fā)器 電路結構和工作原理 脈沖觸發(fā)方式的動作特點下頁總目錄推出21下頁返回一、電路結構與工作原理上頁圖形符號主觸發(fā)器從觸發(fā)器 主從SR觸發(fā)器為了提高觸發(fā)器工作的可靠性，希望在每個CLK周期里輸出端的狀態(tài)只能改變一次，為此設計出了脈沖觸發(fā)的觸發(fā)器。1. 主從SR觸發(fā)器22下頁返回上頁CLK=1時，主觸發(fā)器根據(jù)S、R的狀態(tài)翻轉， 從觸發(fā)器保持原來的狀態(tài)不變。CLK從1返回0時，

8、主觸發(fā)器狀態(tài)在CLK=0期間不再改變， 從觸發(fā)器按照與主觸發(fā)器相同的狀態(tài)翻轉。工作原理主觸發(fā)器從觸發(fā)器 主從SR觸發(fā)器23下頁返回上頁主從SR觸發(fā)器的特性表 0 00 01 01 00 10 11 11 101010101Q011100 1 124下頁返回上頁由于輸出狀態(tài)的變化發(fā)生在CLK信號的下降沿，所以主從RS觸發(fā)器屬于CLK下降沿動作型。小圓圈表示CLK下降沿動作輸入信號仍需遵守約束條件 SR = 0。在CP的一個變化周期中主觸發(fā)器的狀態(tài)只可能改變一次，克服了同步觸發(fā)器CP=1期間輸出狀態(tài)可能多次翻轉的問題。25下頁返回上頁J= 1 , K= 0 , CLK下降沿時觸發(fā)器置 1。J= 0

9、 , K= 1 , CLK下降沿時觸發(fā)器置 0。J= K= 0 , 觸發(fā)器保持原狀態(tài)不變。J= 1, K= 1, CLK下降沿時觸發(fā)器翻轉。2. 主從JK觸發(fā)器26下頁返回上頁CLKJ KQQ* 0 00 01 01 00 10 11 11 101010101Q01110010主從JK觸發(fā)器特性表27下頁返回上頁在有些集成電路觸發(fā)器產(chǎn)品中，輸入端J和 K不只一個。在這種情況下， J1和 K1、 J2和 K2是與的邏輯關系 。&28下頁返回上頁CLKJKQQOOOOOttttt例5.3.1在主從JK觸發(fā)器電路中，若CLK、J、K的波形如圖所示，試畫出Q、 Q端對應的電壓波形。假定觸發(fā)器的初始狀態(tài)

10、為Q=0。29下頁返回上頁觸發(fā)器的翻轉分兩步動作。二、脈沖觸發(fā)方式的動作特點第一步，在CLK=1期間主觸發(fā)器接收輸入端的信號，被置成相應的狀態(tài)，而從觸發(fā)器不動；第二步，CLK下降沿到來時從觸發(fā)器按照主觸發(fā)器狀態(tài)翻轉，所以Q、Q狀態(tài)的變化發(fā)生在CLK的下降沿（若CLK以低電平為有效信號，則Q、Q狀態(tài)的變化發(fā)生在CLK的上升沿）。2. 因為主觸發(fā)器本身是一個電平觸發(fā)SR觸發(fā)器，所以在CLK=1的全部時間里輸入信號都將對主觸發(fā)器起控制作用。30返回在CLK=1期間主觸發(fā)器只有可能翻轉一次，一旦翻轉了就不會翻回原來的狀態(tài)。只在CLK=1的全部時間里輸入狀態(tài)始終未變的條件下，注意事項：用CLK下降沿到達

11、時輸入的狀態(tài)決定觸發(fā)器的次態(tài)才肯定是對的。否則必須考慮CLK=1期間輸入狀態(tài)的全部變化過程，才能確定CLK下降沿到達時觸發(fā)器的次態(tài)。上頁31第四節(jié) 邊沿觸發(fā)的觸發(fā)器 電路結構和工作原理 邊沿觸發(fā)方式的動作特點下頁總目錄推出32下頁返回上頁一、電路結構和工作原理為了提高觸發(fā)器的可靠性，增強抗干擾能力，希望觸發(fā)器的次態(tài)僅僅取決于CLK信號的下降沿（或上升沿）到達時刻輸入信號的狀態(tài)。而在此之前和之后輸入狀態(tài)的變化對觸發(fā)器的次態(tài)沒有影響。為實現(xiàn)這一設想，人們相繼研制成了各種邊沿觸發(fā)的觸發(fā)器電路。目前已用于數(shù)字集成電路產(chǎn)品中的邊沿觸發(fā)器電路有用兩個電平觸發(fā)D觸發(fā)器構成的邊沿觸發(fā)器、維持阻塞觸發(fā)器、利用門

12、電路傳輸延遲時間的邊沿觸發(fā)器等幾種較為常見的電路結構形式。33下頁返回上頁1. 用兩個電平觸發(fā)D觸發(fā)器組成的邊沿觸發(fā)器TG1TG2CDG1G2CTG3TG4CG3G4CCCCCCC34下頁返回上頁CLKDQQ*00110101Q0011CMOS邊沿觸發(fā)D觸發(fā)器的特性表輸入信號是以單端 D 給出的，所以這種觸發(fā)器叫做 D 觸發(fā)器。仿真35下頁返回上頁帶異步置位、復位端的CMOS邊沿觸發(fā)D觸發(fā)器異步復位端異步置位端RDSDTG1TG2CDG1G2CTG3TG4CG3G4CCCCCCC36G5SRG3G4G6G1G2QSR維持阻塞結構邊沿觸發(fā)SR觸發(fā)器下頁返回上頁2. 維持阻塞觸發(fā)器置0阻塞線置1維

13、持線置1阻塞線置0維持線37G5DSRG3G4G6G1G2Q下頁返回上頁置0阻塞線維持阻塞結構D觸發(fā)器置1維持線置0維持線置1阻塞線1DCLKD38下頁返回上頁帶異步置位、復位端和多輸入端的維持阻塞D觸發(fā)器G5SRG3G4G6G1G2電路結構SR1DC1SR1DC1&邏輯圖形符號39下頁返回上頁3. 利用門電路傳輸延遲時間的邊沿觸發(fā)器MNG2G3G5G6G1G4G7G8SR鎖存器輸入控制門輸入控制門G7、G8的傳輸延遲時間大于SR鎖存器的翻轉時間。40下頁返回上頁利用門電路傳輸延遲時間的邊沿觸發(fā)器的特性表 0 00 01 01 00 10 11 11 101010101Q01110010仿真4

14、1下頁返回上頁例5.4.1 在維持阻塞結構邊沿觸發(fā)D觸發(fā)器電路中，若D端和CLK的電壓波形如圖所示，試畫出Q端的電壓波形。假定觸發(fā)器的初始狀態(tài)為Q =0。CLKDQQOOOOtttt42返回二、 邊沿觸發(fā)方式的動作特點觸發(fā)器的次態(tài)僅取決于時鐘信號的上升沿（也稱為正邊沿）或下降沿（也稱為負邊沿）到達時輸入的邏輯狀態(tài)，而在這以前或以后，輸入信號的變化對觸發(fā)器輸出的狀態(tài)沒有影響。這一特點有效地提高了觸發(fā)器的抗干擾能力，因而也提高了工作可靠性。下頁上頁43返回上頁課堂練習44第五節(jié) 觸發(fā)器的邏輯功能及其描述方法 觸發(fā)器按邏輯功能的分類 觸發(fā)器的電路結構與 邏輯功能的關系下頁總目錄推出45返回一、觸發(fā)器

15、按邏輯功能的分類1. SR觸發(fā)器000011110011001101010101010011不定不定SR觸發(fā)器的特性表RS觸發(fā)器的狀態(tài)轉換圖凡在時鐘信號作用下，邏輯功能符合以下特性表所規(guī)定的邏輯功能者，叫做RS觸發(fā)器。（約束條件）特性方程下頁上頁46下頁返回上頁RS觸發(fā)器輸入、輸出波形圖47下頁返回上頁2. JK觸發(fā)器00001111001100110101010101001110JK觸發(fā)器的特性表JK觸發(fā)器的狀態(tài)轉換圖凡在時鐘信號作用下，邏輯功能符合以下特性表所規(guī)定的邏輯功能者，叫做JK觸發(fā)器。特性方程48下頁返回上頁CPJKJK觸發(fā)器輸入、輸出波形圖49下頁返回上頁3. T觸發(fā)器00110

16、1010110T觸發(fā)器的特性表T觸發(fā)器的狀態(tài)轉換圖當T = 1時特性方程邏輯符號50下頁返回上頁CPT觸發(fā)器輸入、輸出波形圖邏輯符號仿真51下頁返回上頁4. D觸發(fā)器001101010011D觸發(fā)器的特性表D觸發(fā)器的狀態(tài)轉換圖凡在時鐘信號作用下,邏輯功能符合以下特性表所規(guī)定的邏輯功能者，叫做 D 觸發(fā)器。特性方程52下頁返回上頁CPDD觸發(fā)器的輸入、輸出波形圖53下頁返回上頁將JK、SR、T三種類型觸發(fā)器的特性表比較一下可看出，其中JK觸發(fā)器的邏輯功能最強，它包含了SR觸發(fā)器和T觸發(fā)器的所有邏輯功能。因此在需要使用SR觸發(fā)器和T觸發(fā)器的場合完全可以用JK觸發(fā)器來取代。例如，在需要SR觸發(fā)器時，

17、只要將JK觸發(fā)器的J、K端當作S、R端使用，就可以實現(xiàn)SR觸發(fā)器的功能。目前生產(chǎn)的觸發(fā)器定型產(chǎn)品中只有JK觸發(fā)器和D觸發(fā)器這兩大類。54下頁返回上頁二、觸發(fā)器的電路結構和邏輯功能、觸發(fā)方式的關系1. 電路結構和邏輯功能觸發(fā)器的邏輯功能和電路結構形式是兩個不同的概念，觸發(fā)器的電路結構和邏輯功能之間不存在固定的對應關系。同一種邏輯功能的觸發(fā)器可以用不同的電路結構實現(xiàn)，同一種電路結構形式可以做成不同邏輯功能的觸發(fā)器。55下頁返回上頁同樣是維持阻塞結構電路，既可以做成SR觸發(fā)器和D觸發(fā)器，也可以做成下圖所示的JK觸發(fā)器。 QJK維持阻塞結構JK觸發(fā)器（74LS109）的電路56下頁返回上頁同樣，用兩個電平觸發(fā)D觸發(fā)器結構也可以做成不同邏輯功能的觸發(fā)器。RDS