《可編程邏輯實驗》實驗九 序列檢測器設(shè)計

1、實驗九 序列檢測器設(shè)計1實驗?zāi)康?a)掌握序列檢測器電路設(shè)計的方法。(b）用狀態(tài)機實現(xiàn)序列檢測器電路的設(shè)計，并對其進行仿真和硬件測試。2序列檢測器原理序列檢測器序列檢測器可用于檢測一組或多組由二進制碼組成的脈沖序列信號，當(dāng)序列檢測器連續(xù)收到一組串行二進制碼后，如果這組馬與檢測器中預(yù)先設(shè)置的碼相同，則輸出1，否則輸出0。由于這種檢測的關(guān)鍵在于正確碼的收到必須是連續(xù)的，這就要求檢測器必須記住前一次的正確碼即正確序列，直到在連續(xù)的檢測中所收到的每一位碼都與預(yù)置數(shù)的對應(yīng)碼相同。在檢測過程中，任何一位不相等都將會到初始狀態(tài)重新開始檢測。例 描述的電路完成對序列數(shù)“11100101”的檢測，當(dāng)這一串序列數(shù)

2、高位在前（左移）串行進入檢測器后，若此數(shù)與預(yù)置的密碼數(shù)相同，則輸出“A”，否則輸出“B”。源程序：Library ieee;Use ieee.std_logic_1164.all;Entity xljcq isPort(clk,Rd,d:in std_logic; q:out std_logic_vector(3 downto 0);End;Architecture rtl of xljcq is Signal qa: integer range 0 to 8; Signal dq: std_logic_vector(7 downto 0);Begin Dq=”11100101”; Proce

3、ss(clk,rd) Begin if Rd=1 then qa if d=q(7) then qa=1; else qa if d=q(6) then qa=2; else qa if d=q(5) then qa=3; else qa if d=q(4) then qa=4; else qa if d=q(3) then qa=5; else qa if d=q(2) then qa=6; else qa if d=q(1) then qa=7; else qa if d=q(0) then qa=8; else qa qa =0; end case; end if; end proces

4、s; process(qa) begin if qa=8 then q=”1010”; else q=”1011”; end if; end process;End;3實驗內(nèi)容31說明上例的代碼表達(dá)式的是什么類型的狀態(tài)機，它的優(yōu)點是什么？詳述其功能和對序列數(shù)檢測的邏輯過程。32 根據(jù)上例寫出有兩個主控進程構(gòu)成的相同功能的符號化moore型有限狀態(tài)機，畫出狀態(tài)土，并給出其仿真測試波形。33 將8位待測預(yù)置數(shù)作為外部輸入信號，即可以隨時改變序列檢測器中的比較數(shù)據(jù)。寫出此程序的符號化單進程有限狀態(tài)機。要求：用文本輸入法即VHDL語言設(shè)計編程，并硬件下載實現(xiàn)，結(jié)果用數(shù)碼管顯示。4注意事項電路工作之前應(yīng)進行初始化。5預(yù)習(xí)要求（1）完成實驗內(nèi)容。的電路設(shè)計任務(wù)。（2）預(yù)習(xí)序列信號發(fā)生器的工作原理及寄存器的工作原理。（3）自制各電路的狀態(tài)轉(zhuǎn)換表，