廈大數(shù)電 實驗三_第1頁
廈大數(shù)電 實驗三_第2頁
廈大數(shù)電 實驗三_第3頁
廈大數(shù)電 實驗三_第4頁
廈大數(shù)電 實驗三_第5頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、實驗三CMOS門電路測試及TTL與CMOS接口設(shè)計一、實驗?zāi)康牧私釩MOS門電路參數(shù)的物理意義;掌握CMOS門電路功能測試方法;學會CMOS門電路電路外特性的測試;比較CMOS門與TTL門的特點及接口電路設(shè)計。二、實驗原理CD4011是CMOS二輸入端四與非門。以下是它的內(nèi)部電路原理圖和管腳排列圖。n 1 IMCS內(nèi)聊禪理圖管凋排列圖1、CMOS門電路的主要參數(shù)CMOS門電路的邏輯高、低電平值,高電平Voh為VDD,低電平Vol為0V。CMOS門電路輸入端有保護電路和輸入緩沖,所以多余輸入端不允許懸空。平均傳輸延遲時間tpd: tpd=(y+匕)/2。2、 CMOS門電路的電壓傳輸特性:FF如

2、CMOS與非門的電壓傳輸特性是描述輸出電壓Vo隨輸入電壓Vi的變化的曲線。(如圖2)。圖1 CMOS電壓傳輸特性3、TTL電路與CMOS電路接口設(shè)計:接口條件:驅(qū)動門負載門VoH(min)=Vih (min)Vol (max)=nIIH (max)I (max)=mI (max)接口電路設(shè)計方法:接口電路設(shè)計應(yīng)根據(jù)實際要求,選擇上拉電阻、三極管驅(qū)動等方法。三、實驗儀器示波器函數(shù)信號發(fā)生器數(shù)字萬用表多功能電路實驗箱四、實驗內(nèi)容測量CD4011邏輯功能:在A、B兩端加不同的邏輯電平,用電壓表測量對應(yīng)的輸出端Y,將結(jié)果列成真值表。表1 A、B與Y真值表ABYVo0015.0260115.024101

3、5.024111-0.000平均傳輸延遲時間的測量:三個與非門首尾相接構(gòu)成環(huán)形振蕩器,用示波器觀測輸出震蕩波形,測出周期1,計算出平均傳輸延遲時間 tpd=T/6.示波器電壓傳輸特性曲線:示波器測量方法:輸入正弦信號Vi(f=200Hz,Vip-p=5V,ViL=0V),示波器置X-Y掃描。同時X(CH1)、Y(CH2) 置DC耦合,觀測并定量畫出與非門電壓傳輸特性曲線,用示波器比較法測量Voh,*。圖io電壓傳輸曲線示波器測表2電壓傳輸特性曲線參數(shù)V OHV OLV T測量值4.525V-410mV2.4825V作出與非門電壓傳輸特性曲線如圖:VoVom 牝 kVol -4-|owV /VT

4、 2 補 W觀測CMOS門電路(CD4011)帶一個TTL門電路(74LS00)負載情況:(1)當CMOS門帶一個TTL門時;CMOS門輸入端分別為高電平(5V)或低電平(0V)時,測量CMOS與非門 輸出端電平。(2)當CMOS門帶四個TTL門時;CMOS門輸入端分別為高電平(5V)或低電平(0V)時,測量CMOS與非門 輸出端電平。CMOS 帶 1 個 TTLLPCmosTTLCMOS 帶 4 個 TTLCMOSTTLVoVoVoVoVIL0V5.010V0.056VVIL0V5.010V0.051VVIH5V0.193V5.025VVIH5V0.450V3.516V表3接口電路測量參數(shù)5

5、、若要使D與A同相,最簡電路設(shè)計。由Vcc0L I0L ;6曲;推出R=10kQ時成立。方法為加一個上拉電阻。從示波器上輸入一個方波(f=200Hz,Vip-p=5V,ViL=0V),在示波器上觀察得輸入和 輸出信號同相,說明電阻取值合理,設(shè)計成立。五、思考題CMOS電路多余輸入端在使用時不允許懸空,其理由是什么?答:因為CMOS門電路里面都是場效管,因為懸空的輸入端輸入電位不定,會破壞電路的正常邏輯關(guān)系,另 外懸空時輸入的阻抗高,易受外界噪聲干擾,使電路誤動作,而且也極易使用權(quán)柵極感應(yīng)靜電,造成擊穿。一般的CMOS門電路能否進行“線與”?為什么?若要將CMOS門的輸出進行邏輯與,你認為采用什

6、么辦 法?答:一般的不行,需找漏極開路的,再上拉個電阻才行。要將CMOS門的輸出進行邏輯與,可以直接搭成與 非門,如果要搭建與門則需要在與非門后再加個反相器。若考慮用一個TTL門直接推動一個CMOS門,或者用一個CMOS門直接推動一個TTL門,試問能否政才工 作?答:在同樣5V電源電壓情況下,CMOS電路可以直接驅(qū)動TTL,因為CMOS的輸出高電平大于2.0V,輸出低電 平小于0.8V;而TTL電路則不能直接驅(qū)動CMOS電路,TTL的輸出高電平為大于2.4V,如果落在2.4V3.5V 之間,則CMOS電路就不能檢測到高電平,低電平小于0.4V滿足要求,所以在TTL電路驅(qū)動CMOS電路時需 要加上拉電阻。若CMOS為12V,則只能CMOS驅(qū)動TTL。六、實驗小結(jié)通過這次實驗,我了解了 CMOS門電路參數(shù)的測量方法,對于實驗原理還不甚了解,整個實驗的過程比較不 順利。在做實驗五的驗證時,一開始一直不能在示波器上得到同相的波形,重拆線路仍不行,后來換

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論