嵌入式30dvd30盤1計算機硬件基礎

1、第一章:微機硬件系統(tǒng)概述個人計算機（PC，al Computer）硬件系統(tǒng)是由主機板（包括 CPU、主器RAM。CPU標）以及電源等組、總線插槽）、外設接口卡、外部設備（如硬盤、顯示器、鍵盤、鼠所組成。除了硬件系統(tǒng)外，一臺完整的計算機系統(tǒng)還應包含系統(tǒng)，如操作程也序、應用程序等。一臺沒有是無法運行的。計算機硬件和的計算機是沒的關系如用處的。反過來看，沒有硬件，視機和電視的關系一樣，是相輔相成的。一、計算機的硬件系統(tǒng)結構目前的各種微型計算機系統(tǒng)，無論是簡單的單片機、單板機系統(tǒng)，還是較復雜的個人計算機系統(tǒng)，從硬件體系結構來看，采用的基本上是計算機的經(jīng)典結構馮諾依曼結構。這種結構的特點是：由運算器、控

2、制器、器、輸入設備和輸出設備五大部分組成；數(shù)據(jù)和程序以二進制代碼形式不加區(qū)別地存放在地址碼也為二進制形式；器中，存放位置由地址指定，控制器是根據(jù)存放在器中的指令序列即程序來工作的，并由一個程序計數(shù)器（即指令地址計數(shù)器）控制指令的執(zhí)行?？刂破骶哂信袛嗄芰Γ芨鶕?jù)計算結果選擇不同的動作流程。由此可見，任何一個微型機系統(tǒng)都是由硬件和（程序）兩大部分組成的。而其中硬件又由運算器、控制器、器、輸入設備和輸出設備五部分組成。圖 1 給出了具有這種結構特點的微型計算機典型硬件組成框圖。微處理器 CPU 中包含了上述的運算器和控制器；RAM 和 ROM 為器； I/O（InputOutput，輸入/輸出）外設

3、及接口是輸入輸出設備的總稱。各組成部分之間通過地址總線 AB（Address Bus）、數(shù)據(jù)總線 DB（Data Bus）、控制總線 CB（Control Bus）聯(lián)系在一起。圖 1 微機結構框圖有時也將微型計算機的這種系統(tǒng)結構稱為總線結構。采用總線結構，可使微型計算機的系統(tǒng)構造比較方便，并且具有更大的靈活性和更好的可擴展性、可維修性。根據(jù)總線組織方法的不同，可把總線結構分為單總線、雙總線、雙重總線三類，如圖2 所示。（c）雙重總線結構圖 2 微機的三種總線結構圖 2（a）所示的是單總線結構。圖 l 所示的實際上就是這種結構，在單總線結構中，系統(tǒng)器 M 和 IO 使用同一條信息通路，因而微處理

4、器對器和 I/O 的讀寫只能分時進行。大部分中低檔微機都是采用這種結構，因為它的邏輯結構簡單，成本低廉，實現(xiàn)容易。圖 2（b）是雙總線結構的示意圖。 IO 和 M（Memory）各自具有到 CPU 的總線通路，這種結構的 CPU 可以分別在兩套總線上同時與 M 和 I/O 接換信息，相當于拓寬了總線帶寬，提高了總線的數(shù)據(jù)傳輸速率。目前有的單片機和高檔微機就是采用這種結構。不過在這種結構中，CPU 要同時管理與 M、IO 的通信，這勢必加重 CPU 在管理方面的負擔。為此，現(xiàn)在通常采用專門的處理 即所謂的智能 IO 接口，來履行 I/O 管理任務，以減輕 CPU 的負擔。圖 2（C）所示的是雙重

5、總線結構。在這種結構中，CPU 通常通過局部總線局部 M 和局部 I/O，這時的工作方式與單總線情況是一樣的。當某微處理器需要對全局 M 和全局 I/O時，必須由總線控制邏輯安排才能進行，這時該微處理器就是系統(tǒng)的主控設備。要是圖中的 DMA 控制器成為系統(tǒng)的主控設備，全局 I/O 和全局 M 之間便可利用系統(tǒng)總線進行 DMA 操作；與此同時，微處理器可以通過局部總線對局部 M 或局部 I/O 進行。顯然，這種結構可以實現(xiàn)在雙重總線上并行工作，并且對等效總線帶寬的增加、系統(tǒng)數(shù)據(jù)處理和數(shù)據(jù)傳輸效率的提高，效果更明顯。目前各種高檔微型計算機和工作站基本上都是采用這種雙重總線結構。二、計算機硬件主要組

6、成部分及功能計算機的硬件主要組成部分有微處理器（CPU）、器、I/O 設備接口和總線。l微處理器（CPU）微處理器（或處理器）是微型計算機的運算和指揮控制中心。不同型號的微型計算機，其性能的差別首先在于其微處理器性能的不同，而微處理器性能又與它的結構、硬件配置有關。每種微處理器有其特有的指令系統(tǒng)。但無論哪種微處理器，其基本結構總是相同的，都有控制器；運算器和總線及緩沖器三大部分，每部分又各由一些基本部件組成，如圖 3 所示。該圖所畫的結構是以單總線為基礎的，其各基本的功能如下：圖 3 微處理器典型結構圖（1）算術邏輯單元 ALU（Arithmetic Logic Unit）ALU 是運算器的。

7、它是以全加器為基礎，輔之以移位寄存器及相應控制邏輯組合而成的電路，在控制信號的作用下可完成加、減、乘、除四則運算和各種邏輯運算。累加器 ACC累加器 ACC（Accumulator）通常簡稱為累加器 A、累加鎖存器和暫存器。它實際上是通用寄存器中的一個。它總是提供送入 ALU 的兩個運算操作數(shù)之一，且運算后的結果又總是送回它之中，這就決定了它與 ALU 的聯(lián)系特別緊密，因而把它和 ALU 一起歸入運算器中而不歸在通用寄存器組中。累加鎖存器的作用是防止 ALU 的輸出通過累加器 A 直接反饋到 ALU 的輸入端。暫存器的作用與累加器 A 有點相似，都是用于保存操作數(shù)，只是操作結果要保存在累加器

8、A 中，而不保存到暫存器中。標志寄存器 FR（Flag Register）FR 用于寄存 ALU 操作結果的某些重要狀態(tài)或特征，如是否溢出，是否為零，是否為負，是否有進位等。每種狀態(tài)或特征用一位二進制位表示。由于 ALU 的操作結果存放在累加器 A 中，因而 FR 也反映了累加器 A 中所存放數(shù)據(jù)的特征。FR 中的狀態(tài)標志常為 CPU執(zhí)行后續(xù)指令時所用，例如根據(jù)某種狀態(tài)標志來決定程序是順序執(zhí)行還是跳轉執(zhí)行。在 80386 以上的處理器中，F(xiàn)R 除存放狀態(tài)標志外，還存放控制處理器工作方式的控制標志和系統(tǒng)標志。（4）寄存器組 RS（Register Stuff或 Registers）RS 實質上是

9、微處理器的RAM，因受面積和集成度所限，其容量（即寄存器數(shù)目）不可能很大。寄存器組可分為寄存器和通用寄存器。寄存器的作用是固定的，寄存器。通常寄存器可由圖 3 中的堆棧指針 SP、程序計數(shù)器 PC、標志寄存器 FR 即為程序員規(guī)定其用途。通用寄存器的數(shù)目因微處理器而異，如 8086 有 AX、 BX、 CX、 DX、 BP、SP、SI、DI 共 8 個 16 位通用寄存器，8038680486 有 EAX、EBX、ECX、EDX、 ESI、EDI、EBP、ESP 共 8 個 32 位通用寄存器，等等。由于有了這些寄存器，在需要重復使用某些操作數(shù)或中間結果時，可將它們暫時存放在寄存器中，避免對器

10、的頻繁，從而縮短指令長度和指令執(zhí)行時間，加快 CPU 的運算處理速度，同時也給編程帶來方便。除了上述兩類程序員可用的寄存器外，微處理器中還有一些不能直接為程序員所用的寄存器，如前述的累加鎖存器、暫存器和后面將講到的指令寄存器等，它們僅受定時與控制邏輯的控制。（5）堆棧和堆棧指針 SP在計算機中廣泛使用堆踐作為數(shù)據(jù)的一種暫存結構。堆棧由棧區(qū)和堆棧指針。棧區(qū)是一組按先進后出（FILO）或后進先出（LIFO）方式工作的寄存器或單元，用于存在內存中開堆棧。放數(shù)據(jù)。當它是由微處理器的寄存器組時，叫硬件堆棧；當它是由辟的一個特定 RAM 區(qū)時，叫堆棧。目前絕大多數(shù)微處理器都支持堆棧指針（SP， Stack

11、 Poer）是用來指示棧頂?shù)刂返募拇嫫?，用于自動管理棧區(qū)，指示當前數(shù)據(jù)存入或取出的位置。在堆棧操作中，將數(shù)據(jù)存入棧區(qū)的操作稱為“壓入”（Push）；從棧區(qū)中取出數(shù)據(jù)的操作稱為“彈出”（Pop）。無論是壓入還是彈出，只能在棧頂進行。每當壓入或是彈出一個堆棧元素，棧指針均會自動修改，以便自動SP 的初值由程序員設定。一旦設定初值后，便意味著棧底在內棧頂位置。器中的位置已經(jīng)確定，此后 SP 的內容即棧頂位置便由 CPU 自動管理。隨著堆棧操作的進行，SP 值會自動變化，其變化方向因棧區(qū)的編址方式而異。棧區(qū)的編址方式有向下增長型和向上增長型兩種。對于向下增長型堆棧，將新數(shù)據(jù)壓入時，SP 自動減量，向上

12、浮動而指向新的棧頂：當數(shù)據(jù)彈出時，SP 自動增量，向下浮動而指向新的棧頂。對于向上增長型堆棧則相反。堆踐主要用于中斷處理與過程（子程序）調用。堆棧的“先進后出”操作方式給中斷處理和子程序調用返回（特別是多重中斷與多重調用）帶來很大方便。（6）程序計數(shù)器 PC（Program Counter）PC 用于存放下一條要執(zhí)行的指令的地址碼。程序中的各條指令一般是按執(zhí)行的順序存放在器中的。開始時，PC 中的地址碼為該程序第一條指令所在的地址。在順序執(zhí)行指令的情況下，每取出指令的一個字節(jié)（通常微處理器的指令長度是不等的，有的只個字節(jié)）， PC 的內容自動加 1，于是當從有一個字節(jié)，有的是兩個或器取完一條指

13、令的所有字節(jié)時，PC 中存放的是下一條指令的首地址。若要改變程序的正常執(zhí)行順序，就必須把新的目標地址裝入 PC，這稱為程序發(fā)生了轉移。指令系統(tǒng)中有一些指令用來控制程序的轉移，稱為轉移指令?？梢?，PC 是維持微處理器有序地執(zhí)行程序的關鍵性寄存器，是任何微處理器不可缺少的。也有一些微處理器（如 80X86 系列 CPU），不是用一個 PC 來直接指示下一條待執(zhí)行指令的地址，而是用代碼段寄存器（CS）和指令指針寄存器（IP）通過出待執(zhí)行指令的地址。轉換來間接給（7）指令寄存器 IR（Instruction Register）、指令譯（Operation Controller）ID 和操作控制器 OC

14、這三個是整個微處理器的指揮控制中心，對協(xié)調整個微型計算機有序工作極為重要。它根據(jù)用戶預先編好的程序，依次從器中取出各條指令，放在指令寄存器 IR 中，通過指令譯碼（分析）確定應該進行什么操作，然后通過操作控制器 OC，按確定的時序向相應的發(fā)出控制信號。操作控制器 OC 中主要包括有節(jié)拍脈沖發(fā)生器、控制矩陣、時鐘脈沖發(fā)生器、復位電路和啟停電路等控制邏輯。這幾個但微處理器用戶卻可以不必過多關心。2器對微處理器設計來說是關鍵，器又叫內存或主存，是微型計算機的和，用以存放數(shù)據(jù)（包括原始數(shù)據(jù)、中間結果和最終結果）和程序。微型機的內存都是采用半導體（l）內存單元的地址和內容器。內存中存放的數(shù)據(jù)和程序，從形

15、式上看都是二進制數(shù)。內存是由一個個內存單元組成的，每一個內存單元中一般存放一個字節(jié)（8 位）的二進制信息。內存單元的總數(shù)目叫內存容量。微型機通過給各個內存單元規(guī)定不同地址來管理內存。這樣，CPU 便能識別不同的內存單元，正確地對它們進行操作。注意，內存單元的地址和內存單元的內容是兩個完全不同的概念。圖 4 給出了這兩個概念的示意圖。圖 4 內存單元的地址和內容（2）內存操作地址內容CPU 對內存的操作有讀、寫兩種。讀操作是 CPU 將內存單元的內容取到 CPU，而寫操作是 CPU 將其信息傳送到內存單元保存起來。顯然，寫操作的結果改變了被寫單元的內容，而讀操作則不改變被讀單元的內容?，F(xiàn)假定器由

16、 256 個單元組成，每個單元8 位二進制信息，即字長為 8 位，其結構簡圖如圖 5（a）所示。這種規(guī)格的器，通常稱為256 8 位的讀/寫器。圖中所示為將數(shù)據(jù) 97H 放到數(shù)據(jù)總線上，傳送至數(shù)據(jù)寄存器 DR，然后由 CPU 取走該內容，作為所需要的信息使用。（a）（b）器讀操作過程器寫操作過程圖 5器讀/寫操作示意圖，讀操作完成后，04H 單元中的內容 97H 仍保持不變，這種特點稱為非Destructive Read Out， NDRO）。這一特點很重要，因為它允許多次讀出應當破壞性讀出（同一單元的內容。向器寫入信息的操作過程如圖 5（b）所示。假定 CPU 要把數(shù)據(jù)寄存器 DR 中的內容

17、 00100110 即 26H 寫入器 08H 單元，則：（1） CPU 的地址寄存器 AR 先把地址 08H選中 08H 單元；（2） CPU 把數(shù)據(jù)寄存器中的內容 26H 放器發(fā)送“寫”控制信號，在該信號的控制下，將內容 26H放到地址總線上，經(jīng)地址譯到數(shù)據(jù)總線上；（3） CPU 向寫入被導址的 08H 單元。應當注意，寫入操作將破壞該單元原存的內容，即由新內容 26H 代替了原存內容，原存內容將被清除。上述類型的器稱為隨機存取器 RAM。所謂“隨機存取”即所有單元均可隨時被，既可以讀出也可以寫入信息。（3）內存的分類技工作方式不同，內存可分為兩大類；隨機存取器 RAM（Random Ac

18、s Memory）和只讀器 ROM（Read Only Memory）RAM 可以被 CPU 隨機地讀和寫，所以又稱為讀寫器。這種器用于存放用戶裝入的程序、數(shù)據(jù)及部分系統(tǒng)信息。當機器斷電后，所存信息。ROM 中的信息只能被 CPU 隨機，而不能由 CPU 任意寫入。機器斷電后，信息并不丟失。所以，這種器主要用來存放各種程序，如匯編程序、各種高級語言解釋或編譯程序、程序、基本 I/O 程序等標準子程序，還可用來存放各種常用數(shù)據(jù)和表格等。ROM中的內容一般是由生產(chǎn)廠家或用戶使用3輸入輸出（I/O）設備設備寫入的。I/O 設備是微型計算機系統(tǒng)的重要組成部分，微型機通過它與外部交換信息，完成實際工作任

19、務。常用輸入設備有鍵盤、鼠標器、掃描儀等。常用輸出設備有顯示器、圖儀等。磁帶、磁盤、光盤既是輸入設備，又是輸出設備。、繪IO 設備的種類繁多，結構、原理各異，有機械式、電子式、電磁式等。與 CPU相比，IO 設備的工作速度較低，處理的信息從數(shù)據(jù)格式到邏輯時序一般不可能直接兼容。因此，微型機與 I/O 設備間的連接與信息交換不能直接進行，而必須設計一個“接口電路”作為兩者之間的橋梁。這種 IO 接口電路又叫“I/O 適配器（IO Adapter）”。4總線總線實際上是由一組導線和相關電路組成的，是各種公共信號線的集合，用作微型計算機中所有各組成部分傳遞信息共同使用的“信息公路”。（l）數(shù)據(jù)總線

20、DB（Data Bus）數(shù)據(jù)總線用來傳輸數(shù)據(jù)信息，是雙向總線，CPU 既可通過 DB 從內存或輸入設備輸入數(shù)據(jù)，又可通過 DB 將數(shù)據(jù)送至內存或輸出設備。（2）地址總線 AB（Address Bus）地址總線用于傳送 CPU 發(fā)出的地址信息，是單向總線。傳送地址信息的目的是指明與CPU 交換信息的內存單元或 I/O 設備。（3）控制總線 CB（Control Bus）控制總線用來傳送控制信號、時序信號和狀態(tài)信息等。其中有的是 CPU 向內存或外設發(fā)出的信息，有的則是內存或外設向 CPU 發(fā)出的信息?？梢姡珻B 中每一根線的方向是一定的、單向的，但作為一個整體是雙向的。所以在各種結構圖中凡涉及到

21、控制總線 CB，均以雙向線表示。三、計算機的用戶又稱應用，它是各用戶為了進行計算或實現(xiàn)檢測與實時控制等不同任務所編制的應用程序。究竟應配置多少系統(tǒng)于具體的用途。程序的分級結構如圖 6 所示。才能滿足特定計算機系統(tǒng)的需要，這取決系統(tǒng)主要包括操作系統(tǒng)（OS）和系統(tǒng)維護等。操作系統(tǒng)是一套復雜的系統(tǒng)程序，用于提供人機接口和管理、調度計算機的所有硬件與資源。它所包含的系統(tǒng)程序的具體分類尚不完全。其中，最為重要的部分是常駐程序。計算機開機后，常駐程序始終存放在內存中，它通過接收用戶命令，并啟動操作系統(tǒng)執(zhí)行相應的操作。操作系統(tǒng)還包括 IO 驅動程序和文件管理程序。前者用于執(zhí)行 I/O 操作，后者用于管理存放

22、在外存中的大量數(shù)據(jù)集合。每當用戶程序或其他系統(tǒng)程序需要使用 I/O 設備時，通常并不是由該程序執(zhí)行操作，而是由操作系統(tǒng)利用 I/O 驅動程序來執(zhí)行任務。文件管理程序與I/O 驅動程序配合使用，用于文件的存取、和其他處理。此外，系統(tǒng)還可包括各種高級語言翻譯程序、匯編程序、文本編輯程序以及輔助編寫其他程序的程序。計算機中的程序設計語言分為 3 級：1機器語言；匯編語言；高級語言機器語言程序是計算機能理解和直接執(zhí)行的程序。匯編語言程序是用助記符語言表示的程序，計算機不能直接“識別”，需經(jīng)過“匯編程序”的翻譯把它轉換為機器語言方能執(zhí)行。機器語言指令與匯編語言指令基本上一對應，都是與硬件密切相關的。而高

23、級語言是不依賴于具體機型只面向過程的程序設計語言，由它所編寫的程序，需經(jīng)過編譯程序或解釋程序的翻譯方能執(zhí)行。文本編輯程序是供輸入或修改文本文件（字母、數(shù)字和標點等組成的一組字符或代碼序列）用的程序，存于大容量器中，可用來輸入、編輯源程序。在編寫程序時，還可能需要另外兩種系統(tǒng)程序：系統(tǒng)程序庫、連接程序與裝入程序。一般操作系統(tǒng)都有一個通用的系統(tǒng)程序庫，用戶還可以建立自己的程序庫（一組子程序）。程序庫中的子程序可附在任何系統(tǒng)程序或用戶程序上以供調用。把待執(zhí)行的程序與程序庫及其他好的程序連接起來所用的準備程序稱為連接程序或連接編輯程序；另一種準備程序是用來把待執(zhí)行的程序送入內存，稱為裝入程序。有時，連

24、接與裝入功能可為一個程序。圖 6的分級結構應當，硬件系統(tǒng)和系統(tǒng)是相輔相成的，共同微型計算機系統(tǒng)，。現(xiàn)代的計算機硬件系統(tǒng)和展上互相促進。系統(tǒng)之間的分界線并不明顯，總的趨勢是兩者融合，在發(fā)人是通過系統(tǒng)來計算機硬件的。通常，由人使用程序設計語言編制應用程序，在系統(tǒng)的干預下使用硬件系統(tǒng)。一個具體的微型計算機系統(tǒng)，它所包括的硬件和少，要根據(jù)應用場合對系統(tǒng)功能方面的要求來確定。數(shù)量各不相同，究竟應包括多第二章：處理器(CPU)概述2.1 CPU 概述處理器簡稱 CPU(Central Prosing Unit)，它是計算機系統(tǒng)的，主要包括運算器和控制器兩個見一斑。CPU 的。如果把計算機比作一個人，那么

25、CPU 就是心臟，其重要作用由此可結構可以分為控制單元、邏輯單元和單元三大部分，三個部分相互協(xié)調，便可以進行分析、判斷、運算并控制計算機各部分協(xié)調工作。計算機發(fā)生的所有動作都是受 CPU 控制的。其中運算器主要完成各種算術運算(如加、減、乘、除)和邏輯運算( 如邏輯加、邏輯乘和非運算)；而控制器不具有運算功能，它只是各種指令，并對指令進行分析，作出相應的控制。通常，在 CPU 中還有若干個寄存器，它們可直接參與運算并存放運算的中間結果。常說的 CPU 都是 X86 系列及兼容 CPU。所謂 X86 指令集是el 公司為其第一塊16 位 CPU（i8086）專門開發(fā)的，IBM 公司 1981 年

26、推出的世界第一臺 PC 機中的 CPU i8088（i8086 簡化版）使用的也是 X86 指令，同時電腦中為提高浮點數(shù)據(jù)處理能力而增加的 X87系列數(shù)學協(xié)處理器則另外使用 X87 指令，以后就將 X86 指令集和 X87 指令集統(tǒng)稱為X86 指令集。雖然隨著CPU 技術的不斷發(fā)展el 陸續(xù)研制出更新型的i80386、i80486直到今天的 Pentium 系列，但為了保證電腦能繼續(xù)運行以往開發(fā)的各類應用程序以保護資源， el 公司所生產(chǎn)的所有 CPU 仍然繼續(xù)使用 X86 指令集。 另外除和繼承豐富的el 公司之外，AMD 和 Cyrix 等廠家也相繼生產(chǎn)出能使用 X86 指令集的 CPU，

27、由于這些CPU 能運行所有的為el CPU 所開發(fā)的各種，所以電腦業(yè)內就將這些 CPU 列為el 的 CPU 兼容產(chǎn)品。由于el X86 系列及其兼容 CPU 都使用 X86 指令集，就形成了今天龐大的 X86 系列及兼容 CPU 陣容。2.2CPU 的結構本節(jié)以經(jīng)典的 80888086 為例介紹 CPU 的功能結構。盡管現(xiàn)在的 CPU 結構與 80888086 相比已經(jīng)發(fā)生了很大的變化，但在概念結構上它們還是基本相似的，即由運算器、控制器和寄存器三個主要部分組成。通過 808880862.2.1 CPU 的功能結構2.2.1.1 80868088 的功能結構對 CPU 是如何工作的有一個基本

28、的概念。結構的了解，可使在程序執(zhí)行過程中，CPU 總是有規(guī)則地重復執(zhí)行以下步驟：1從器取出下一條指令；2如果指令需要，從器操作數(shù)；3執(zhí)行指令（包括算術邏輯運算、數(shù)據(jù)傳送、IIO 操作、控制轉移等等）；4如果指令需要，將結果寫人器。80888086 以前的微處理器是用串行方式完成以上各操作步驟的。80868088 CPU 采用了一種不同的結構，它將上述步驟分配給 CPU 內兩個獨立的：執(zhí)行單元（Execution Unit，EU）負責執(zhí)行指令；總線接口單元（Buserface Unit，BIU）負責取指令、取操作數(shù)和寫結果。這兩個單元都能夠獨立地完成各自相應的工作。所以，當這兩個單元并行工作時，

29、在大多數(shù)情況下，取指令操作與執(zhí)行指令操作都可地進行。因為 EU 要執(zhí)行的指令總是被BIU 從器中已經(jīng)“領取”出來，所以大多數(shù)情況下取指令的時間被“省掉”了，從而加快了程序的運行速度。8086 與 8088 二者結構類似，都是由運算器算術邏輯單元 ALU，寄存器包括累加器和/通用寄存器，控制器包括指令寄存器、指令譯、定時電路和控制電路組成。如上所說，這些在 CPU 中分為兩個單元總線接口單元 BIU 和執(zhí)行單元 EU。執(zhí)行單元 EU 由 8 個通用器、l 個標志寄存器、算術邏輯單元 ALU 及 EU 控制電路組成。總線接口單元 BIU 包括 4 個段寄存器、l 個指令指針寄存器、先進先出的指令隊

30、列、總線控制邏輯及計算 20 位實際物理地址的地址加法器。EU 的功能是執(zhí)行指令。EU 從指令隊列取出指令代碼，將其譯碼，發(fā)出相應的控制信息。數(shù)據(jù)在 ALU 中進行運算，運算結果的特征保留在標志寄存器 FLAGS 中。BIU 的功能是負責與器、I O 接口傳送信息。當 EU 從指令隊列中取走指令，指令隊列出現(xiàn)空字節(jié)時，BIU 就自動執(zhí)行一次取指令周期，從內存中取出后續(xù)的指令代碼放入隊列中；當 EU 需要數(shù)據(jù)時，BIU 根據(jù) EU 給出的地址，從指定的內存單元或外設中取出數(shù)據(jù)供 EU 使用；當運算結束時，BIU 將運算結果送入指定的內存單元或外設。當指令隊列空時，EU 就等待，直到有指令為止。若

31、 BIU 正在取指令，EU 發(fā)出總線的請求，則必須等 BIU 取指令完畢后，該請求才能得到響應。一般情況下，程序順序執(zhí)行，當遇到跳轉指令時，BIU 就使指令隊列復位，從新地址取出指令，并立即傳給 EU 去執(zhí)行。指令隊列的存在使 80868088 的 EU 和 BIU 并行工作，從而減少了 CPU 為取指令而等待的時間，提高了 CPU 的利用率，加快了整機的運行速度。另外也降低了對器在取速度的要求，這種技術是借鑒大型機的結果。在整個程序運行期間，BIU 總是忙碌的，效率很高。BIU 中的地址加法器用來產(chǎn)生 20 位的物理地址。因為 80868088 的寄存器全是 16 位的，無法裝載 20 位的

32、物理地址。為了解決這個問題，80868088 采用了將地址空間分段的方法，即將 220（1MB）的地址空間分為若干個 64KB 的段，然后用段基址加上段內偏移來物理器。80868088 規(guī)定，分段總是從 16 字節(jié)的邊界處開始，所以段的起始地址最低四位總是 0，即X0H，這樣段的址只需用 16 位便可表示。也就是說，段基址實際上是段起始地址的高 16 位。由于段基址的這個特點，BIU 在計算器的物理地址時，即是將段基址4 位然后與段內偏移相加獲得。段基址和段內偏移又稱為邏輯地址，邏輯地址通常寫成XH：yyyyH，其中XH 是段基址，yyyyH 是段內偏移。例如：邏輯地址 3A00H：12FBH

33、 對應的物理地址是 3B2FBH。因為 80868088 CPU 中有四個段寄存器，所以它同時可以四個段。段與段之間可以重合、分段（、緊密連接或間隔分開。偏移）尋址所帶來的好處是允許程序在器內重定位（浮動），允許實模式下編寫的程序在保護模式下運行。可重定位程序是一個不加修改就可以在任何區(qū)域中運行的程序?？芍囟ㄎ粩?shù)據(jù)是可以放在任何區(qū)而且可不加修改地為程序所用的數(shù)據(jù)。因為段內偏移總是相對段起始地址（段基址）的，所以只要在程序中不使用絕對地器，就可以把整個程序作為一個整體移到一個新的區(qū)域，然后僅只改變段寄存器址的內容，就能實現(xiàn)程序的重定位。CPU 的指令系統(tǒng)每一種 CPU 都為程序員提供一組指令集，

34、這組指令集就稱為該 CPU 的指令系統(tǒng)。不同系列的 CPU，其指令集也不同。對于 X86 系列的 CPU 來說，它們大都與 80868088 的指令系統(tǒng)相兼容，也就是說 80868088 的指令在這些 CPU 上都能夠正確地運行。從這個意義上來說，80868088 的指令系統(tǒng)仍然是 X86 兼容 CPU 共同的基礎。80868088 的指令系統(tǒng)可以分為 6 組：數(shù)據(jù)傳送指令；算術運算指令；邏輯運算指令；串操作指令；控制轉移指令；處理器控制指令。CPU 的插接形式Socket 7Socket7 是與 586CPU 相配合的插座，也是曾經(jīng)使用最廣泛的一種 CPU 接口。Socket7插座共有 32

35、1 個針孔，與 Socket7 CPU 的 321針相配合。能與 Socket7 配合使用的 CPU 類型非常多，主要有：P54C、P55C（帶 MMX 的 Pentium）。K5、K6、K6-2、K6-3、6x86、6x86MX、IDT WinChip 等。另外還有一種 Super Socket 7（簡稱 Super 7）的結構，它實際上就是 Socket7，只是加上了對 AGP 和對 100MHZ 總線的支持。2Socket 370Socket370 是el 公司為配合Celeron 366、Celeron 400 而推出的一種廉價的 CPU 接口。這兩種 CPU 采用了 PPGA370

36、封裝結構，所以應與 Socket370 配合使用。Socket 370 CPU 插座外觀上與 Socket 7 差不多，只不過 Socket 7 有 321 個管腳，而Socket370 有 370 個管腳。另外， Socket 7 只有一個斜邊，而 Socket 370 有兩個斜邊。因此，el 發(fā)布的 Socket 370 Celeron 處理器不適用于 Socket 7 主板。3Slot l 和 Slot 2Slotl 是el 公司推出的一種新型的 CPU 接口標準，它隨著 Pentium II 處理器的發(fā)布而首次采用。Slot l 一般是指主板上的 CPU 插槽，與之相配合的是裝有 CP

37、U 的單邊接觸卡盒。安裝時，將 CPU 單邊接觸卡盒垂直主板上的 Slot l 插槽中即可。CPU 單邊接觸卡盒又稱 SECC（Single-Edge Contact Cartridge），是el 公司的一種新型的 CPU 包裝設計技術。目前采用 Slot l 的 CPU 包括 Pentium II 和 Pentium III 處理器。Slot 2 的外形與 Slot 1 基本相同，只是引腳多一些，有 330 個。所以 Slot 2 CPU 的卡盒比 Slot l 的卡盒要大一些。 Slot 2 目前主要用于 Pentium II/llI Xeon CPU。Xeon CPU 是一種高性于服務器

38、的高檔 CPU，它最大的特點是帶有 512KB2MB 全速運行的L2 Cache 。能的4SlotASlot A 是 AMD K7 CPU 所用的接口，它在物理結構上與 Slot 1 完全一樣，但兩者在電氣特性上完全不兼容。也就是說 Slot 1 的 CPU 不能插在 Slot A 插槽中，Slot A 的 CPU 也不能插在 Slot l 插槽中。2.3 主流 CPU 介紹本節(jié)介紹幾種目前流行 CPU 的特點、技術特征、主要指標和它們所采用的新技術，對于早期的、目前已很少使用的 CPU 不再作為重點介紹。2.3.1EL CPU1.Pentium II在推出 Pentium Pro 處理器之后

39、 II。，el 公司又推出了它的改進型產(chǎn)品一 Pentium該 CPU 采用了與 Pentium Pro 處理器相同的結構，從而繼承了原有 Pentium Pro處理器優(yōu)秀的 32 位性能。與此同時，Pentium II 處理器還增加了對 MMX 指令的支持和對 16 位代碼優(yōu)化的特性，能夠同時處理兩條 MMX 指令。和 Pentium II CPU 相比，Pentium Pro 處理器有一個致命弱點即在 16 位操作系統(tǒng)下對 Pentium Pro 處理器的段寄存器進行寫人操作時，其速度異常地慢。Pentium Pro 處理器運行傳統(tǒng) 16 位時經(jīng)常會發(fā)生段寄存器更新（只是不如在運行 32

40、位代碼時那樣頻繁），而一次段寄存器更新會使流水線充滿指令，所有使用了原有的指令都必須在該值被覆蓋重寫之前進行處理，加上它用來執(zhí)行實際寫操作的時間，因而有大約 30 個時鐘周期的延遲時間。Pentium II 處理器雖采用了與 Pentium Pro 處理器相同的結構，但它加快了段寄存器寫操作的速度，并增加了 MMX 指令集，以加速 16 位操作系統(tǒng)的執(zhí)行速度。由于配備了可重命名的段寄存器，因此 Pentium II 處理器可以猜測地執(zhí)行寫操作，并允許使用舊段值的指令與使用新的指令同時存在。如同 MMX Pentium 處理器一樣，Pentium II 處理器使用了el 公司的 0.35 微米C

41、MOS 制造工藝。el 公司一改過去使用 BiCMOS 制造工藝的這種笨拙且耗電量大的雙極器件，將 750 萬個晶體管壓縮到一個 203 平方毫米的管芯上。因此雖然 Pentium II只比Pentium Pro 處理器大 6 平方毫米，但它卻比 Pentium Pro 處理器多容納了 200 萬個晶體管。 Pentium II處理器采用了稱之為動態(tài)執(zhí)行（Dynamic Execution）的一種隨機推測設計來增強其功能；其虛擬地址空間達到 64TB（T1012），而實際物理地址空間達到 64GB；其片內集成了協(xié)處理器，并且還采用了量流水線結構。Pentium II處理器采用了一種稱為DIB（

42、Dual Independent Bus technology，雙重獨立總線）的新技術來加快它的數(shù)據(jù)傳送速度，即具有糾錯功能的 64 位系統(tǒng)總線和具有可選用糾錯功能的 64 位Cache總線，這種高速的結構和高速二級緩存結合，可大大提高整個系統(tǒng)的速度。然而，Pentium II 處理器的 L2 高速緩存實際上比 Pentium Pro 處理器的 L2 高速緩存慢一些。Pentium Pro 處理器使用了雙腔陶瓷封裝，將 L2 高速緩存封裝在（見圖 1），所以其 L2 高速緩存可以與 CPU 運行在相同的時率下。這種制造工藝對提高 CPU的性能非常有效，但制造成本卻非常昂貴。為了降低生產(chǎn)成本，P

43、entium II 處理器設有采用片內二級 Cache 的方案，而是使用了一種片外的外部高速緩存，它運行在相當于 CPU 自身時率一半的速度下。所以盡管 Pentium II 處理器的 L2 高速緩存比經(jīng)典 Pentium 的 L2高速緩存快得多，但比 200MHz Pentium Pro 處理器的 L2 高速緩存就要遜色一些了。作為一種補償，el 公司將 Pentium II 處理器上的 L1 高速緩存從 16KB 加倍到 32KB（16KB 指令十 16KB 數(shù)據(jù)），從而減少了對 L2 高速緩存的調用頻率。由于采用了這一措施，再加上更高的時率，Pentium II 處理器（配有512KB

44、的L2 高速緩存）在Wndows NT 下的性能比PentiumPro 處理器（配有 256KB 的 L2 高速緩存）超出大約 25。圖 1 Pentium CPU 的封裝演變Pentium II 處理器與主板的連接首次采用了新型的 Slot l 接口標準，它不再用陶瓷封裝，而是采用了一塊帶金屬外殼的印刷電路板（PCB），該印刷電路板不但集成了 PentiumII 處理器，而且還包括 32KB 的一級緩存。印刷電路板與一個稱為單邊接觸卡（SEC，SingleEdge Contact）的底座相連，再包上封裝外殼，形成完整的 CPU。SEC 卡的封裝外殼稱為單邊插接卡盒，也稱 SECC（ Sing

45、le Edge ContactCartridge）卡盒，其上帶有 Pentium II 處理器的標志和 Pentium II 處理器印模的彩色圖像。在 SEC 卡盒中，處理器封裝與 L2 高速緩存和 TAG RAM 均被置于同一個 SEC 底座上，而該底座的一邊（容納處理器來。的那一邊）安裝有一個鋁制散熱片，另一邊則用黑封起單邊接觸式卡式盒（SECC）是el 公司的一種新型的 CPU 包裝設計技術。SECC 卡式盒技術可以與高性能的突發(fā)靜態(tài) RAM（BSRAM）和的 L2 緩存很好地結合，很好地支持了高性能 CPU 所需的高速數(shù)據(jù)傳輸能力。同時，這種技術允許 Pentium II 處理器使用先

46、進的雙獨立總線架構。Pentium II 處理器通過卡盒的單邊接觸引腳和主板進行連接，以代替以往 CPU 采用的 PGA 網(wǎng)格陣列管腳。同樣，主板上的 Slotl 插槽連接代替了以前使用的 PGA 插座。下面分別介紹單邊插接卡（SEC 卡）上的主要（l）處理器：233、266、300、350、400 或 450MHZ；035 微米、2.8V、帶金屬散熱片的插接網(wǎng)格陣列四層金屬 CMOS。32KB 片內L1 高速緩存（16KB 指令16KB 數(shù)據(jù)）；57條 MMX 指令；8個 64 位的 MMX 寄存器。750 萬個晶體管組成的部分，制造在 203 平方毫米的管芯上。處理器被固定到一個很小的印刷

47、電路板（PCB）上，對雙路 SMP 有很好的支持。L2 高速緩存512KB 的四路級聯(lián)片外同步突發(fā)式SRAM 高速緩存。這些高速緩存的運行速度相當于核。已處理器速度的一半（對于一個 266MHZ 的CPU 來說，即為 133MHZ）。TAG RAM支持最多 512KB L2 高速緩存。L2 高速緩存越大，就需要越大的 TAG RAM。接口將帶 CPU 的印制板卡在底座上，再將 512KB 的 L2 高速緩存以及 TAG RAM 安裝到 SEC卡上，最后通過 Slot 1 接口插接到主板上。Pentium Pro 處理器使用的是一種 387 管腳網(wǎng)格陣列（PGA）的陶瓷封裝技術，而 Pentiu

48、m II 處理器的管芯使用的則是一種 528 管腳網(wǎng)格陣列（PLGA）的封裝技術。這種封裝使用了細小的墊式接口，所以明顯比以前的 PGA 封裝具有更小的體積和更低的生產(chǎn)成本。經(jīng)典 Pentium 處理器插接到 Socket 7 中，Pentium Pro 處理器插接到 Socket 8 中，而 Pentium11 處理器的這種 SEC 卡則是插接到 Slot l 中。所有的 Slot l 主板都有一個由兩個支架組成的固定機構。SEC 卡可以從這兩個支架之間滑入 Slot l 中。SEC 卡到位后，就可以將一個散熱槽附著到其鋁制散熱片上。266MHZ 的Pentium II 處理器運行起來比 2

49、00MHz 的 Pentium Pro 處理器稍熱一些（其功率分別為 382 瓦和 379 瓦），但是由于 SEC 卡的尺寸較大，Slot l 的散熱槽幾乎相當于 Socket 7 或 Socket 8所用散熱槽的兩倍那么大，所以 Pentium II 處理器的散熱效果也就相應好多了。 Pentium II 中采用了諸如 MMX 技術、動態(tài)技術、ECC 技術等。其中 ECC 錯誤檢查糾正技術在二級緩存上的應用，大大提高了數(shù)據(jù)的完整性和可靠性。 2.CeleronPentium Celeron 可以說是el 為搶占市場而專門推出的。In把 Pentium II的二級緩存和相關電路 Celeron

50、。出來，再把盒子也去掉，再改一個名字，這就是 PentiumCeleron 采用 0.35 微米工藝制造，外頻為 66MHz，最初推出的有 266 與 300 兩款，接著又出現(xiàn)了 333。從333 開始，就已經(jīng)采取了 0.25 微米的制造工藝。開始階段，Celeron最為人所詬病的是其抽掉了上的 L2 Cache，這使人不禁想起當年的 486SX。知道，在 486 時代，CPU 就已經(jīng)內置了 8K 緩存，而在主板上還另有插槽可供大家再加上二級緩存（高檔一點的是板上自帶的），到了奔騰時代，更是一發(fā)不可收拾，板上的二級緩存由 256K到現(xiàn)在最大的 2MB（MVP3組支持）。而 PII 則把二級緩存

51、也放到 CPU 板上，CPU 與內存和二級緩存有兩條總線，這就是el 引以為豪的 DIB 雙重總線技術，這樣裝置的二級緩存能比 Soecket 7 上的提供更高的性能，因為它是運行在 CPU 一半時率上的，當 CPU為PII 333 時，二級 Cache 就運行在 167MHz，這遠比現(xiàn)在 100MHZ 外頻的Soecket 7 上的Cache速度要高的多，也就是說，在 PII 上，二級緩存的重要性比在 Soecket7 上的要高。在實際應用中，Celeron 266 性能比 PII 266 下降超過 25%！而相差最大的就是經(jīng)常須要用到二級緩存的項目。處理器現(xiàn)有主頻為、 el、300A、30

52、0 和 266MHz。處理器在如 Windows 98 操作處理器將 系統(tǒng)上運行和 266MHzel 處理功能擴展到基本 PC 市場部分。最常用的應用程序。它們同奔騰 II 處理器一樣受益于同一 P6 微構架。300el內核有 7.5M 晶體管，、 el、和 300A的內核由于集成 128K L2 緩存,有 19M 的晶體管。所有的處理器為提高處理器內核處理器以單邊處理器包頻率和降低電消耗而采用了 0.25 微米制造技術。366MHz 以下的裝提供(S.E.P.P.)設計簡單，成本低。400MHzel處理器比 333MHz處理器整數(shù)性能高 13%(由 SYSmark32 測出),多 ark 測

53、出),浮點性能高 19%(FPUmark 測出)。其中還性能高 14%(由 Norton MediaBen包括了而采用el 的MMX增強技術提供動態(tài)執(zhí)行技術。為提高處理器內核頻率和降低電消耗el0.25 微米制造技術。CPU 還有 Socket 370 架構的處理器,它可以說是由EL 推出的一個使用 PII 為、Socket 架構為主的“雜交品種”。Socket 370 CPU 插槽外觀上和 Socket 7 差不多，只不過 Socket 7 有 321 個 Pin 腳，而 Socket 370 有 370 個 Pin 腳；另外 Socket 7 只有一個斜腳，而 Socket 370 有兩個

54、斜腳，因此el 發(fā)布的 Socket 370 Celeron 處理器不適用于目前既有的 Socket 7 主板，按el 的計劃，Socket 370 全部支持帶二級緩存的 300MHz以上的 Celeron(PPGA)處理器。而將來所有的 Celeron 處理器都會轉向 Socket 370 的架構，這也更加符合el 推出 Socket 370 和 Celeron 的本意。從外觀上看，特別象 Socket7 的Pentium MMX，只是的 Die 封裝部分要比 MMX 要大些，CPU 的底部比較明顯，Socket370CPU 底部 的封裝部分呈長方形，明顯與 MMX 不同。雖同為 Socke

55、t，Socket370 是 370 針,比 Socket7 CPU 的 321 針多出 49 針,不僅針腳多出一圈,腳的位置也不同,注定兩種 Socket是無法兼容了。下圖是 Socket370PPGA封裝的 CPU 引腳定義：下面為兩種封裝的 Celeron CPU 的功率： SEP 封裝（Slot 1）PPGA 封裝（Socket 370）3.Pentium III（1）Katmai Pentium IIIKatmai Pentium III 微處理器仍使用了同 P II 一樣的 P6 內核（P6 是el 公司第六代處理器的縮寫），制造工藝為 0.25 微米或 0.18 微米的 CMOS

56、技術，有晶體管 950 萬個，主頻從 450MHZ 和 500MHZ 開始。Pentium III 處理器具有片內 32KB 非鎖定一級高速緩存和 512KB 非鎖定二級高速緩存，可內存 4GB64GB（雙處理器）。具有更合理的內存管理，能夠有效地對大于 L2 緩存的數(shù)據(jù)塊進行處理。Pentium III 處理器使處理器、高速緩存和主存存取更趨合理，提高了系統(tǒng)整體性能。在執(zhí)行回放和大型數(shù)據(jù)庫時，高效率的高速緩存管理使 PentiumIII 處理器避免了對 L2 高速緩存的不必要的存取。由于消除了緩沖失敗，多和其他對時間敏感的操作性能更高了。對于可緩存的內容，Pentium III 處理器通過預

57、先期望的數(shù)據(jù)到高速緩存里來提高速度，這一特色提高了高速緩存中率，減少了存取時間。Pentium III 處理器具有處理器序列號。對每一塊 Pentium III 處理器來說都是獨一無二的，它是el 在的生產(chǎn)過程中植入 Pentium III 處理器的硅片上，被用未識別處理器和安裝了它的相應系統(tǒng)?？蛻舳讼到y(tǒng)的可以讀出這個號碼。除了增強安全性以外，從Pentium III 處理器上讀出的處理器序列號還有很多用途。IT 部門可以布署一些應用，利用處理器序列號做資產(chǎn)、系統(tǒng)、公文控制、防護和目錄管理。由于該號碼可被某些機構用來收集客戶的，所以許多人對其提出了質疑，為此el 公司提供了一個控制程序，可讓用

58、戶關閉該特性。Pentium III 處理器使用了 P6 中的動態(tài)執(zhí)行技術，包括多分支機執(zhí)行。、數(shù)據(jù)流分析、投Pentium III 處理器使用了 P6 中的雙獨立系統(tǒng)總線結構，增加了帶寬和性能，提高了伸縮性，具有 100MHZ 系統(tǒng)總線，現(xiàn)在 MHZ。的 Pentium III 處理器系統(tǒng)總線速度已到 133Pentium III 處理器同 P II 一樣采用 SEC 封裝，可與將來的微處理器兼容，也可與當前流行的 BX組的 AGP 主扳兼容。Pentium III 處理器使用了el MMX 多增強技術，還新增了 70 多條 SSE 指令，面向高要求的任務如、音頻、3D 圖形和語音識別。這些

59、指令讓 Pentium III 處理器用 1條指令完成過去需要 4、5、6 甚至指令才能完成的任務。這些高效率的運算得以實現(xiàn)是因為采用了單指令多數(shù)據(jù)（SIMD）的操作，使得 Pentium III 處理器能夠用單一指令對一大塊數(shù)據(jù)進行操作。SIMD 對于圖形編輯、3D 圖形和壓縮 l 解壓縮特別有效，因為它們常常涉及對大塊的數(shù)據(jù)做某種轉換。SIMD 指令大大增強了 3D 圖形和數(shù)性能。算所要求的浮點運算的處理器新的寄存器提供了更好的并發(fā)性，Pentium III 處理器能夠同時對 4 個浮點數(shù)進行操作。新的處理器狀態(tài)允許 SIMD 浮點指令和 MMX 指令能夠同時執(zhí)行，而早先的 P II處理器

60、和多能奔騰處理器的浮點和 MMX 操作共享同一個寄存器組。Pentium III 處理器具有一個流水線式的浮點運算單元（FPU），可支持 32 位、64 位和 80位的浮點運算。奇偶校驗、地址請求響應等系統(tǒng)的總線信號帶有重試機制，以保證數(shù)據(jù)的高度完整性和可靠性。另外，ECC 糾錯碼允許在系統(tǒng)總線上進行 1 位數(shù)據(jù)糾錯和檢錯 2 位數(shù)據(jù)錯誤。此外，Pentium III 處理器還包含幾種用于測試和性能監(jiān)測的功能，諸如內置自測試，IEEE 1149.l 標準測試端口和邊界掃描機制，以及性能計數(shù)器等。（2）Coppermine Pentium III CPUel 公司工藝的 Pentium III