14-1交大數(shù)電各章課件第3_第1頁
14-1交大數(shù)電各章課件第3_第2頁
14-1交大數(shù)電各章課件第3_第3頁
14-1交大數(shù)電各章課件第3_第4頁
14-1交大數(shù)電各章課件第3_第5頁
免費(fèi)預(yù)覽已結(jié)束,剩余29頁可下載查看

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院電子信息與電氣工程學(xué)院數(shù)字電子技術(shù)2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院第四節(jié) 組合邏輯電路數(shù)據(jù)選擇器本節(jié)主要內(nèi)容:二、用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路一、數(shù)據(jù)選擇器的工作原理 2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院一、數(shù)據(jù)選擇器的工作原理 第四節(jié) 組合邏輯電路數(shù)據(jù)選擇器A2A1A01012022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院一、數(shù)據(jù)選擇器的工作原理 第四節(jié) 組合邏輯電路數(shù)據(jù)選擇器作用: 從一組(多路)數(shù)據(jù)中選擇一路信號(hào)輸出。數(shù)據(jù)選擇器又稱:多路開關(guān);可控多路擇一器。使能端輸入數(shù)據(jù)選擇端輸出數(shù)據(jù)A1 A0SYD3

2、 D2 D1D0功能示意圖:2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院74LS153第四節(jié) 組合邏輯電路數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS1532022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院第四節(jié) 組合邏輯電路數(shù)據(jù)選擇器2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院74LS153D10D11Y1Y2D12D13D20D21D22D23A0A1A211Y例:用一片74LS153雙4選1的數(shù)據(jù)選擇器組成一個(gè)8選1的數(shù)據(jù)選擇器第四節(jié) 組合邏輯電路數(shù)據(jù)選擇器2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院CC14539CMOS數(shù)據(jù)選擇器CC14539第四節(jié) 組合邏輯電路數(shù)據(jù)選擇器2022/

3、9/1上海交通大學(xué)電子信息與電氣工程學(xué)院當(dāng)A0=0時(shí),TG1和TG3導(dǎo)通, TG2和TG4截止。當(dāng)A0=1時(shí),TG1和TG3截止, TG2和TG4導(dǎo)通。同理,當(dāng)A1=0時(shí),TG5導(dǎo)通, TG6截止。當(dāng)A1=1時(shí),TG5截止, TG6導(dǎo)通。例如:當(dāng)A1 A0=01時(shí),第一級(jí)傳輸門TG2和TG4導(dǎo)通。 第二級(jí)傳輸門TG5導(dǎo)通, 因此只有D11輸出到Y(jié)1第四節(jié) 組合邏輯電路數(shù)據(jù)選擇器2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院例:用CC14539雙4選1的數(shù)據(jù)選擇器組成一個(gè)8選1的數(shù)據(jù)選擇器第四節(jié) 組合邏輯電路數(shù)據(jù)選擇器2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院二、用數(shù)據(jù)選擇器設(shè)計(jì)組合

4、邏輯電路 對(duì)于74LS153,在S=1的情況下,任意一輸出端的邏輯函數(shù)式可以寫成:如果將A1、A0視作兩個(gè)輸入變量,同時(shí)令D0D3為第三個(gè)變量的適當(dāng)形式,則可以在數(shù)據(jù)選擇器的輸出端產(chǎn)生任何形式的三變量組合邏輯函數(shù)。第四節(jié) 組合邏輯電路數(shù)據(jù)選擇器2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院例: 用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)令: A1=A; A0=GD1=D2=RD3=1第四節(jié) 組合邏輯電路數(shù)據(jù)選擇器2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院例: 用8選1數(shù)據(jù)選擇器產(chǎn)生三變量邏輯函數(shù)第四節(jié) 組合邏輯電路數(shù)據(jù)選擇器解: 8選1數(shù)據(jù)選擇器有三位地址輸入端,能產(chǎn)生任何形式的四變量以下的邏

5、輯函數(shù)。 8選1數(shù)據(jù)選擇器74LS152的輸出端的邏輯函數(shù)式為:2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院第四節(jié) 組合邏輯電路數(shù)據(jù)選擇器2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院第四節(jié) 組合邏輯電路數(shù)據(jù)選擇器2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院第四節(jié) 組合邏輯電路數(shù)據(jù)選擇器2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院第四節(jié) 組合邏輯電路數(shù)據(jù)選擇器作業(yè)9:3.13,3.15, 3.182022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院本節(jié)主要內(nèi)容:二、多位加法器一、1 位加法器 三、用加法器設(shè)計(jì)組合邏輯電路第五節(jié)組合邏輯電路加法器2022/9/1上海交通大學(xué)電

6、子信息與電氣工程學(xué)院一、1位加法器 =1&ABSCO COABSCO1. 半加器 第五節(jié)組合邏輯電路加法器半加:不考慮有來自低位的進(jìn)位將兩個(gè)1位二進(jìn)制數(shù)相加。0 01 01 00 10 00 11 01 1 S COA BOutputInput半加器真值表2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院InputOutput CI A B S CO0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 12. 全加器 第五節(jié)組合邏輯電路加法器全加: 將兩個(gè)一位的二進(jìn)制數(shù)和來自低位的進(jìn)位3個(gè)數(shù)相加。2022/9/1上海交通大

7、學(xué)電子信息與電氣工程學(xué)院第五節(jié)組合邏輯電路加法器010111010010110100CI ABS111010100010110100CI ABCO方案一 2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院010111010010110100CI ABS111010100010110100CI ABCO第五節(jié)組合邏輯電路加法器方案二2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院第五節(jié)組合邏輯電路加法器2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院CI COABSCOCI第五節(jié)組合邏輯電路加法器2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院二、多位加法器1. 串行進(jìn)位加法器 第五節(jié)組合

8、邏輯電路加法器優(yōu)點(diǎn):電路結(jié)構(gòu)簡(jiǎn)單缺點(diǎn):運(yùn)算速度慢2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院2. 超前進(jìn)位加法器 第i位的數(shù)相加等于Si = Ai+Bi + CIi第五節(jié)組合邏輯電路加法器提高運(yùn)算速度的方法:CIi = COi-1 = f (Ai-1, Bi-1, Ai-2, Bi-2 A0, B0)2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院2. 超前進(jìn)位加法器 第五節(jié)組合邏輯電路加法器Ai Bi CIi Si COi2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院2. 超前進(jìn)位加法器 第五節(jié)組合邏輯電路加法器Ai Bi CIi Si COi2022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院第五節(jié)組合邏輯電路加法器2. 超前進(jìn)位加法器 四位超前進(jìn)位加法器74LS2832022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院第五節(jié)組合邏輯電路加法器2. 超前進(jìn)位加法器 CI1A1&1B1A0&1B0&=1 & 1S1X1Y12022/9/1上海交通大學(xué)電子信息與電氣工程學(xué)院三、用加法器設(shè)計(jì)組合邏輯電路加法器組合邏輯電路:輸入變量輸入變量;輸入變量常量例: 設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路,將BCD代碼的8421碼轉(zhuǎn)換成余3碼。Y3Y2Y1Y0 = DCBA 第五節(jié)組合邏輯電路加法器解: 以8421碼為輸入、余

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論