半導(dǎo)體工藝要點(diǎn)(精)

1、半導(dǎo)體工藝要點(diǎn)1、什么是集成電路通過一系列特定的加工工藝，將晶體管、二極管等有源器件和電阻、電容等無源器件，按照一定的電路互連，“集成”在一塊半導(dǎo)體單晶片（如硅或砷化鎵）上，封裝在一個外殼內(nèi)，執(zhí)行特定電路或系統(tǒng)功能2、集成電路設(shè)計與制造的主要流程框架設(shè)計-掩模板-芯片制造-芯片功能檢測-封裝-測試3、集成電路發(fā)展的特點(diǎn)特征尺寸越來越小硅圓片尺寸越來越大芯片集成度越來越大時鐘速度越來越高電源電壓/單位功耗越來越低布線層數(shù)/I/O引腳越來越多4、摩爾定律集成電路芯片的集成度每三年提高4倍，而加工特征尺寸（多晶硅柵長）縮小J2倍，這就是摩爾定5、集成電路分類6、半導(dǎo)體公司中芯國際集成電路制造有限公司

2、（SMIC）上海華虹（集團(tuán)）有限公司上海先進(jìn)半導(dǎo)體制造有限公司臺積電（上海）有限公司上海宏力半導(dǎo)體制造有限公司TI美國德州儀器7、直拉法生長單晶硅直拉法法是在盛有熔硅或鍺的坩堝內(nèi)，引入籽晶作為非均勻晶核，然后控制溫度場，將籽晶旋轉(zhuǎn)并緩慢向上提拉，晶體便在籽晶下按籽晶的方向長大。籽晶熔接:加大加熱功率，使多晶硅完全熔化，并揮發(fā)一定時間后，將籽晶下降與液面接近，使籽晶預(yù)熱幾分鐘，俗稱“烤晶”，以除去表面揮發(fā)性雜質(zhì)同時可減少熱沖擊引晶和縮頸：當(dāng)溫度穩(wěn)定時，可將籽晶與熔體接觸。此時要控制好溫度，當(dāng)籽晶與熔體液面接觸，浸潤良好時，可開始緩慢提拉，隨著籽晶上升硅在籽晶頭部結(jié)晶，這一步驟叫“引晶”，又稱“下

3、種”?！翱s頸”是指在引晶后略為降低溫度，提高拉速，拉一段直徑比籽晶細(xì)的部分。其目的是排除接觸不良引起的多晶和盡量消除籽晶內(nèi)原有位錯的延伸。頸一般要長于2Omm放肩：縮頸工藝完成后，略降低溫度，讓晶體逐漸長大到所需的直徑為止。這稱為“放肩”。在放肩時可判別晶體是否是單晶，否則要將其熔掉重新引晶。單晶體外形上的特征棱的出現(xiàn)可幫助我們判別，111方向應(yīng)有對稱三條棱，100方向有對稱的四條棱。等徑生長：當(dāng)晶體直徑到達(dá)所需尺寸后，提高拉速，使晶體直徑不再增大，稱為收肩。收肩后保持晶體直徑不變，就是等徑生長。此時要嚴(yán)格控制溫度和拉速不變。收晶：晶體生長所需長度后，拉速不變，升高熔體溫度或熔體溫度不變，加快

4、拉速，使晶體脫離熔體液面。8、直拉法的兩個主要參數(shù)：拉伸速率，晶體旋轉(zhuǎn)速率懸浮區(qū)熔法倒角是使晶圓邊緣圓滑的機(jī)械工藝9、外延層的作用EpitaxyPurpose1、Barrierlayerforbipolartransistor2、Reducecollectorresistancewhilekeephighbreakdownvoltage.3、ImprovedeviceperformanceforCMOSandDRAMbecausemuchloweroxygen,4、carbonconcentrationthanthewafercrystalEpitaxyapplication,bipolart

5、ransistorEpitaxyapplication,CMOS10、氣相外延（CVD）:在氣相狀態(tài)下，將半導(dǎo)體材料淀積在單晶片上，使它沿著單晶片的結(jié)晶軸方向生長出一層厚度和電阻率合乎要求的單晶層，這一工藝稱為氣相外延液相外延（LCD）是將溶質(zhì)放入溶劑，并在一定溫度下成為均勻溶液，然后使溶液在襯底上逐漸冷卻，當(dāng)超過飽和點(diǎn)后，便有固體析出，而進(jìn)行晶體生長。以GaAs為例，是以Ga為溶劑，As為溶質(zhì)溶解成溶液，布在襯底上，使之緩慢冷卻，當(dāng)溶液超過飽和點(diǎn)時，襯底上便析出GaAs而生成晶體。金屬有機(jī)物氣相沉積（MOCVD）:采用II族，111族元素的有機(jī)化合物和V族，皿族元素的氫化物作為晶體生長的源材

6、料，以熱分解的方式在襯底上進(jìn)行外延生長的方法分子束外延（MBE）:在超高真空條件下，用分子束輸運(yùn)生長源進(jìn)行外延生長的方法化學(xué)束外延（CBE）:用氣態(tài)源進(jìn)行MBE生長的方法蒸發(fā)（evaporation）:在真空中，通過加熱使金屬、合金或化合物蒸發(fā)，然后凝結(jié)在器件表面上的方法濺射（Sputtering）:利用高速正離子轟擊靶材（陰極），使靶材表面原子以一定能量逸出，然后在器件表面沉積的過硅外延生長外延不同的分類方法以及每種分類所包括的種類按外延層性質(zhì):同質(zhì)外延，異質(zhì)外延按電阻率:正外延，反外延按生長方法:直接外延，間接外延按相變過程:氣相，液相，固相外延硅氣相外延分類，硅氣相外延原料SiH4,Si

7、H2CL2,（直接分解）SiHCL3,SiCL4,H2（氫還原法）3用SiCL4外延硅的原理以及影響硅外延生長的因素以及優(yōu)點(diǎn)基本原理:SiCL4+2H2=Si+4HCLSiCL4濃度，溫度，氣流速度，襯底晶向在電阻率極低的襯底上生長一層高電阻率外延層，器件制做在外延層上，高電阻的外延層保證管子有高的擊穿電壓，低電阻率的襯底又降低了基片的電阻，降低了飽和壓降，硅的異質(zhì)外延有哪兩種在藍(lán)寶石，尖晶石襯底上的SOS（SiliconOnSapphire,SiliconOnSpinel）外延生長在絕緣襯底上進(jìn)行的SOI（SiliconOnInsulator）外延生長什么是同質(zhì)外延，異質(zhì)外延，直接外延，間接

8、外延同質(zhì)外延；襯底與外延層是同種材料異質(zhì)外延；襯底與外延層是不同材料直接外延；用物理方法（加熱，電場，離子轟擊）將生長材料沉淀到襯底表面間接外延；用化學(xué)反應(yīng)在襯底上沉淀外延層什么是自摻雜?外摻雜?抑制自摻雜的途徑有哪些自摻雜:在外延生長過程中，襯底中的雜質(zhì)進(jìn)入氣相中，再次摻入外延層的現(xiàn)象外摻雜:雜質(zhì)不是來源于襯底，由人為控制的摻雜方式途徑；減少雜質(zhì)從襯底溢出采用減壓生長技術(shù)外延的定義Sio2做掩埋層的原因，雜質(zhì)在sio2中擴(kuò)散速率遠(yuǎn)遠(yuǎn)小于在si中的擴(kuò)散速率液相外延是將溶質(zhì)放入溶劑,并在一定溫度下成為均勻溶液，然后使溶液在襯底上逐漸冷卻，當(dāng)超過飽和點(diǎn)后，便有固體析出，而進(jìn)行晶體生長。以GaAs為

9、例，是以Ga為溶劑，As為溶質(zhì)溶解成溶液，布在襯底上，使之緩慢冷卻，當(dāng)溶液超過飽和點(diǎn)時，襯底上便析出GaAs而生成晶體。介電強(qiáng)度衡量材料耐壓能力大小的，單位是V/cm，表示單位厚度的SiO2所能承受的最大擊穿電壓介電常數(shù)，高K,低K高K：MOS器件中電介質(zhì)要求具有較大的介電常數(shù)，柵氧化層電容要大，1、減小電容器的體積和重量2、增大電荷容量提高電學(xué)性能低K:器件和襯底間的寄生電容要小SiO2在集成電路制造中的用途1擴(kuò)散，離子注入的(有時與光刻膠、Si3N4層一起使用)掩蔽層(阻擋，屏蔽層不準(zhǔn)確)器件表面保護(hù)和鈍化層MOS器件的組成部分柵介質(zhì)電容介質(zhì)器件隔離用的絕緣層多層布線間的絕緣層Gateox

10、ideandcapacitordielectricinMOSdevicesIsolationofindividualdevices(STI)MaskingagainstimplantationanddiffusionPassivationofsiliconsurface集成電路的隔離有PN結(jié)隔離和介質(zhì)隔離兩種,SiO2用于介質(zhì)隔離，漏電流小，島與島之間的隔離電壓大，寄生電容小STI(ShallowTrenchIsolation)熱氧化分為干氧氧化、濕氧氧化、水氣氧化以及摻氯氧化、氫氧合成等熱氧化化學(xué)反應(yīng)雖然非常簡單，但氧化機(jī)理并非如此，因?yàn)橐坏┰诠璞砻嬗卸趸枭?，它將阻擋O原子與Si原子直

11、接接觸，所以其后的繼續(xù)氧化是O原子通過擴(kuò)散穿過已生成的二氧化硅層，向Si一側(cè)運(yùn)動到達(dá)界面進(jìn)行反應(yīng)而增厚的通過一定的理論分析可知，在初始階段氧化層厚度(X)與時間(t)是線性關(guān)系，而后變成拋物線關(guān)系。通常來說，小于1000埃的氧化受控于線性機(jī)理。這是大多數(shù)MOS柵極氧化的范圍。無論是干氧或者濕氧工藝，二氧化硅的生長都要消耗硅，如圖所示。硅消耗的厚度占氧化總厚度的快速退火技術(shù)(RTP技術(shù))RapidThermalProcessing優(yōu)點(diǎn)：1雜質(zhì)濃度不變，并100%激活.2殘留晶格缺陷少,均勻性和重復(fù)性好工t冬注3加工效率高，可達(dá)2(S300片血匸0.44dox4設(shè)備簡單,成本彳化一一一-5溫度較高

12、(1200C)，升溫速度硅I/(75200g虜化后的硅片Si044,這就意味著每生長1m的氧化物，就有0.44am的硅消耗(干、濕氧化略有差別)。6摻雜物的擴(kuò)散最小化快速加熱工藝主要是用在離子注入后的退火，目的是消除由于注入帶來的晶格損傷和缺陷目前的柵氧化層厚度大概在3nm左右退火(Annealing)實(shí)際上這個工藝主要是針對離子注入的原理：利用熱能(ThermalEnergy),將物體內(nèi)產(chǎn)生內(nèi)應(yīng)力的一些缺陷加以消除。所施加的能量將增加晶格原子及缺陷在物體內(nèi)的振動及擴(kuò)散，使得原子的排列得以重整離子注入過程是一個非平衡過程,高能離子進(jìn)入靶后不斷與原子核及其核外電子碰撞,逐步損失能量,最后停下來。

13、停下來的位置是隨機(jī)的,一部分不在晶格上,因而沒有電活性,需要退火激活不在晶格位置而在晶格間隙的雜質(zhì)離子;同時修復(fù)晶格注入損傷主要的退火制程有：后離子注入(PostIonImplantation)；金屬硅化物(Silicide)的退火。主要硅化金屬材料有：WSix,TiSi2(用于Salicide制程)，MoSi2,CoSi2等。退火后,金屬硅化物電阻率可降到只有原來的10%。BPS硼磷硅玻璃(BorophosphosilicateGlass)二氧化硅原有的有序網(wǎng)絡(luò)結(jié)構(gòu)由于硼磷雜質(zhì)(B2O3,P2O5)的加入而變得疏松，在高溫條件下某種程度上具有像液體一樣的流動能力(Reflow)。因此BPSG

14、薄膜具有卓越的填孔能力，并且能夠提高整個硅片表面的平坦化，從而為光刻及后道工藝提供更大的工藝范圍4.SOG(Spin-OnGlass)旋涂式玻璃1局部氧化隔離法隔離(LOCOS-localoxidationofsilicon)傳統(tǒng)的025阿工藝以上的器件隔離方法是硅的局部氧化。它利用了氧在Si3N4中擴(kuò)散非常緩慢的性質(zhì)，從而使得被氮化硅覆蓋的硅層在氧化過程中極難生成氧化物。氮化硅將作為氧化物阻擋層保持不變雜質(zhì)在氮化硅中的擴(kuò)散系數(shù)小于在二氧化硅中的襯墊氧化層的作用緩沖氮化硅的高應(yīng)力張力預(yù)防應(yīng)力產(chǎn)生硅的缺陷鳥嘴效應(yīng)對工藝的影響二氧化硅內(nèi)部的橫向擴(kuò)散引起的在氮化硅層下生長鳥嘴”區(qū)屬于無用的過渡區(qū)，既

15、不能作為隔離區(qū)，也不能作為器件區(qū)，浪費(fèi)許多硅表面區(qū)域，這對提高集成電路中的集成度極其不利局域氧化層的高度對后道工藝中的平坦化也不利，影響光刻制程和薄膜沉積抑制鳥嘴效應(yīng)，最普遍的方法就是多晶硅緩沖PBL(polybufferedLOCOS)制程。使用一層多晶硅(500A)來緩沖氮化硅的應(yīng)力，這樣，襯墊氧化層的厚度就能從大約500A減小到100A,這樣就可以大大減少氧化物的侵入。淺溝槽隔離(STI-Shallowtrenchisolation)淺溝槽隔離(STI)是一種全新的器件隔離方法，它可以在全平坦化的條件下使“鳥嘴”區(qū)寬度接近于零，目前已成為0.25m以下集成電路生產(chǎn)過程中的標(biāo)準(zhǔn)器件隔離技術(shù)

16、STI技術(shù)中的主要絕緣材料是淀積氧化物先進(jìn)的STI:使用高密度電漿CVD沉積USG(Un-dopedSilicateGlass)非摻雜硅(酸鹽)玻璃，減小了橫向擴(kuò)散摻雜工藝:熱擴(kuò)散法摻雜(diffusion)離子注入法摻雜(ionimplant)橫向擴(kuò)散直接影響了結(jié)電容，當(dāng)使用較小的圖形尺寸時，擴(kuò)散摻雜會造成相鄰接面短路熱擴(kuò)散通常分三個步驟進(jìn)行：1預(yù)淀積(predeposition)也稱預(yù)擴(kuò)散目的是為了控制雜質(zhì)總量，即形成一層較薄但具有較高濃度的雜質(zhì)層2推進(jìn)(drivein)也稱主擴(kuò)散，或叫再分布目的為了控制表面濃度和擴(kuò)散深度3激活(activation)稍微升高溫度，使雜質(zhì)原子與晶格中的硅原

17、子鍵合。此過程激活了雜質(zhì)原子，改變了硅的電導(dǎo)率擴(kuò)散參數(shù)測量主要指擴(kuò)散薄層電阻、擴(kuò)散結(jié)深的測量擴(kuò)散薄層電阻，又稱方塊電阻，數(shù)值反應(yīng)出硅中所摻雜質(zhì)總量1方塊電阻定義：如果擴(kuò)散薄層為一正方形，其長度(邊長)都等于L,厚度就是擴(kuò)散薄層的深度(結(jié)深)，在單位方塊中，電流從一側(cè)面流向另一側(cè)面所呈現(xiàn)的電阻值，就稱為薄層電阻，又稱方塊電阻，單位是？/方塊電阻與方塊的尺寸無關(guān)，僅與擴(kuò)散結(jié)深(擴(kuò)散薄層的深度:擴(kuò)散形成的pn結(jié)的深度)xj及雜質(zhì)濃度有關(guān)薄層電阻的大小直接反映了擴(kuò)散入硅內(nèi)部的凈雜質(zhì)總量，方塊電阻越小,摻雜的雜質(zhì)總量越大;方塊電阻越大,摻雜的雜質(zhì)總量越小q電荷，？載流子遷移率，n載流子濃度，Q：從表面到

18、結(jié)邊界這一方塊薄層中，單位面積上雜質(zhì)總量假定雜質(zhì)全部電離，載流子濃度=雜質(zhì)濃度n=N則：一般用四探針法測出方塊電阻Rs(sheetResistance),結(jié)深的計算1、襯底雜質(zhì)濃度NB2、表面雜質(zhì)濃度Ns3、擴(kuò)散時間t4、擴(kuò)散系數(shù)D在集成電路中金屬薄膜主要用于1歐姆接觸(OhmicContact)肖特基接觸(SchottkyBarrierContact)低阻柵電極(GateElectrode)4器件間互聯(lián)(interconnect)接觸孔(contact)：指硅芯片內(nèi)的器件與第一層金屬層之間在硅表面的連接互連線(interconnect)：由導(dǎo)電材料，(如鋁，多晶硅或銅)制成的連線將電信號傳輸

19、到芯片的不同部分通孔(via):通過各種介質(zhì)層從某一金屬層到相鄰的另一金屬層形成電通路的開口“填充薄膜”：是指用金屬薄膜填充通孔，以便在兩金屬層之間形成電連接。層間介質(zhì)(ILD:InnerLayeiDielectric):是絕緣材料，它分離了金屬之間的電連接。ILD一旦被淀積，便被光刻刻蝕成圖形，以便為各金屬層之間形成通路。用金屬(通常是鎢W)填充通孔，形成通孔填充薄膜金屬層和硅襯底的接觸，既可以形成整流接觸，也可以形成歐姆接觸，主要取決于半導(dǎo)體的摻雜濃度及金半接觸的勢壘高度金屬/半導(dǎo)體的兩種接觸類型：歐姆接觸OhmicContact：具有線性和對稱的V-I特性，電路特性較好，且接觸電阻很?。?/p>

20、重?fù)诫s肖特基接觸SchottkyContact：相當(dāng)于理想的二極管；輕摻雜金屬和硅接觸的問題1尖峰現(xiàn)象spikingproblems硅不均勻溶解到Al中，并向Al中擴(kuò)散，硅片中留下空洞人1填充到空洞，引起短路解決辦法1在Al中摻入1-2%Si以滿足溶解性2利用擴(kuò)散阻擋層(DfusionBarrier)，常用擴(kuò)散阻擋層：TiN,TiW,較好的方法是采用阻擋層,Ti或TiSi2有好的接觸和黏附性,TiN可作為阻擋層2鋁的電遷移當(dāng)直流電流流過金屬薄膜時，導(dǎo)電電子與金屬離子將發(fā)生動量交換，使金屬離子沿電子流的方向遷移，這種現(xiàn)象稱為金屬電遷移后果：電遷移會使金屬離子在陽極端堆積，形成小丘或晶須，造成電極

21、間短路，在陰極端由于金屬空位的積聚而形成空洞，導(dǎo)致電路開路解決方法：1采用Al-Cu或Al-Si-Cu(硅1.22%,銅24%)合金。銅原子在多晶狀A(yù)l的晶粒邊界處分凝，阻止Al原子沿晶粒邊界的運(yùn)動。優(yōu)化版圖設(shè)計，降低電流密度由于ULSI組件密度的增加，互連電阻和寄生電容也會隨之增加，從而降低了信號的傳播速度。減小互連電阻可通過用銅取代鋁作為基本的導(dǎo)電金屬而實(shí)現(xiàn)。對于亞微米的線寬，需要低K值層間介質(zhì)(ILD)。通過降低介電常數(shù)來減少寄生電容IC互連金屬化引入銅的優(yōu)點(diǎn)電阻率的減?。夯ミB金屬線的電阻率減小可以減少信號的延遲，增加芯片速度。功耗的減少：減小了電阻，降低了功耗。更高的集成密度：更窄的線

22、寬，允許更高密度的電路集成，這意味著需要更少的金屬層。良好的抗電遷移性能：銅不需要考慮電遷徒問題。更少的工藝步驟：用大馬士革方法處理銅具有減少工藝步驟20%to30%的潛力用銅作為半導(dǎo)體互連主要涉及三個方面的挑戰(zhàn)銅快速擴(kuò)散進(jìn)氧化硅和硅，一旦進(jìn)入器件的有源區(qū)，將會損壞器件。應(yīng)用常規(guī)的等離子體刻蝕工藝，銅不能容易形成圖形。干法刻蝕銅時，在它的化學(xué)反應(yīng)期間不產(chǎn)生揮發(fā)性的副產(chǎn)物，而這對于經(jīng)濟(jì)的干法刻蝕是必不可少的。3低溫下(V200C)空氣中，銅很快被氧化，而且不會形成保護(hù)層阻止銅進(jìn)一步氧化Polycide和Salicide則是分別指對著不同的形成Silicide的工藝流程Silicide就是金屬硅化

23、物，硅化物是一種具有熱穩(wěn)定性的金屬化合物，并且在硅/難熔金屬的分界面具有低的電阻率。在硅片制造業(yè)中，難熔金屬硅化物是非常重要的，因?yàn)闉榱颂岣咝酒阅?，需要減小許多源漏和柵區(qū)硅接觸的電阻。在鋁互連技術(shù)中，鈦和鈷是用于接觸的普通難熔金屬。什么叫做polycide和Salicide結(jié)構(gòu)及工藝？他們的優(yōu)點(diǎn)是什么？如何實(shí)現(xiàn)？Polycide一般是由silicide和polysi組成的多晶硅化物。優(yōu)點(diǎn)在于：低的電阻，熱穩(wěn)定性好，好的化學(xué)穩(wěn)定性，能與硅形成均勻一致的界面。實(shí)現(xiàn)：多晶硅的沉積和摻雜，PVD或者CVD沉積。金屬硅化物沉積，PVD或者CVD沉積。熱退火。柵掩模光刻RIE刻蝕S/D離子注入Salic

24、ide(SelfAlignedSilicide)是自對準(zhǔn)硅化物的簡稱。由于在優(yōu)化超大規(guī)模集成電路的性能方面，需要進(jìn)一步按比列縮小器件的尺寸，因此在源/漏和第一金屬層之間電接觸的面積是很小的。這個小的接觸面積將導(dǎo)致接觸電阻增加。一個可提供穩(wěn)定接觸結(jié)構(gòu)、減小源/漏區(qū)接觸電阻的工藝被稱為自對準(zhǔn)硅化物技術(shù)。它能很好地與露出的源、漏以及多晶硅柵的硅對準(zhǔn)。許多芯片的性能問題取決于自對準(zhǔn)硅化物的形成Salicide:它的生成比較復(fù)雜，先是完成柵刻蝕及源漏注入以后，以濺射的方式在POLY上淀積一層金屬層（一般為Ti,Co或Ni）,然后進(jìn)行第一次快速升溫退火處理（RTA），使多晶硅表面和淀積的金屬發(fā)生反應(yīng)，形成

25、金屬硅化物。根據(jù)退火溫度設(shè)定，使得其他絕緣層（Nitride或Oxide）上的淀積金屬不能跟絕緣層反應(yīng)產(chǎn)生不希望的硅化物，因此是一種自對準(zhǔn)的過程（doesnotrequirelithographicpatterningprocesses）。然后再用一種選擇性強(qiáng)的濕法刻蝕（NH4OH/H2O2/H2O或H2SO4/H2O2的混合液）清除不需要的金屬淀積層，留下柵極及其他需要做硅化物的salicide。優(yōu)點(diǎn)在于：1自對準(zhǔn)。2.s/d區(qū)寄生電阻大大減少3.柵層互聯(lián)電阻減少，很好的界面，適合應(yīng)用于短溝道器件。實(shí)現(xiàn)過程：自對準(zhǔn)多晶硅生成，。絕緣介質(zhì)沉積，RIE刻蝕形成側(cè)墻。3.S/D區(qū)形成磁控濺鍍一層金

26、屬在整個晶片的表面低溫快速熱退火，使淀積的金屬膜與源漏極的硅和柵極的多晶硅反應(yīng)，而形成金屬硅化物未參加反應(yīng)的金屬用濕法刻蝕加以去除。高溫快速熱退火，形成高電導(dǎo)的金屬硅化區(qū)polycide:降低柵極電阻salicide：既能降低柵極電阻，又能降低源漏電阻Cu的優(yōu)勢銅連線的電阻R比鋁連線小。銅的電阻率為1.7pQ/cm，鋁的電阻率為3.1pC/cm銅連線的寄生電容比鋁連線小銅比鋁有更低耐電遷移性能，能承受更高的溫度銅連線IC制造成本低銅連線的雙鑲嵌（dualdamascene）IC工藝，比鋁連線IC工藝減少了約20%30%的工序，特別是省略了腐蝕鋁等難度較大的瓶頸工序銅互連所面臨的問題1銅的污染問

27、題-Cu是半導(dǎo)體的深能級雜質(zhì)，對半導(dǎo)體中的載流子具有強(qiáng)的陷阱效應(yīng)-Cu在SiO2介質(zhì)中的擴(kuò)散很快，從而使SiO2的介電性能嚴(yán)重退化2Cu引線的圖形加工問題，大馬士革結(jié)構(gòu)與CMP技術(shù)相結(jié)合成功解決了Cu引線圖形的加工問題3Cu在空氣和低溫下（v200C）易氧化，不能形成保護(hù)層來阻止自身的進(jìn)一步被氧化和腐蝕電鍍是完成銅互連線（Cu薄膜的沉積）的主要工藝局部平坦化的特點(diǎn)是在一定范圍的硅片表面上實(shí)現(xiàn)平坦化，主要技術(shù)為旋涂玻璃（SOG）法。SOG是一種相當(dāng)于SiO2的液相絕緣材料，通過類似涂膠的工藝，將其有效地填滿凹槽以實(shí)現(xiàn)局部平坦化化學(xué)機(jī)械拋光法（CMP-Chemical-MechanicalPoli

28、shing），是一種全面平坦化的技術(shù)Cu的雙大馬士革工藝流程（Dualdamascene）由于Cu不容易形成圖形，粘附性不好，易氧化1、氮化硅或二氧化硅淀積2、通孔光刻3、部分通孔光刻4、溝槽光刻5、籽晶沉淀6、Cu填充8、Cu的CMP半導(dǎo)體薄膜：Si，GaAs介質(zhì)薄膜:SiO2,BPSG,Si3N4,金屬薄膜:Al,Cu對薄膜的要求1、Uniformthicknessacrosswafer,andwafer-to-wafer.每一硅片和硅片之間均勻性好2、Desiredcomposition,lowcontaminates,goodelectricalandmechanicalpropert

29、ies.組分正確，沾污少，電機(jī)械性能好Goodstepcoverage(“conformalcoverage”)臺階覆蓋性好Goodfillingofspaces.填充性好Planarizedfilms.平整性好可以用深寬比來描述一個小間隙(如槽或孔)深寬比定義為間隙的深度和寬度的比值高深寬比間隙難淀積均勻厚度的膜APCVD示意圖LPCVDPCVD或PECVD：Plasma-enhancedCVD等離子體增強(qiáng)化學(xué)氣相淀積(PECVD)是指采用高頻等離子體驅(qū)動的一種氣相淀積技術(shù)，是一種射頻輝光放電的物理過程和化學(xué)反應(yīng)相結(jié)合的技術(shù)。該氣相淀積的方法可以在非常低的襯底溫度下淀積薄膜，例如在鋁(AL)

30、上淀積Si02。工藝上PECVD主要用于淀積絕緣層。PEVCDPECVD通常是用來沉積SiO2與Si3N4等介電質(zhì)薄膜CVD過程中使用等離子體的好處1更低的工藝溫度(250-450C)；應(yīng)用范圍廣對高的深寬比間隙有好的填充能力(用高密度等離子體)；3淀積的膜對硅片有優(yōu)良的黏附能力；4高的淀積速率；5少的針孔和空洞，因?yàn)橛懈叩哪っ芏?；淀積SiO2的方法硅烷法和TEOS法1、硅烷法：硅烷和氧反應(yīng)2、TEOS法TEOS是正硅酸乙脂。分子式為Si(C2H5O)4,室溫下是一種液體?？梢灾苯臃纸馍蒘iO2層，用TEOS分解法具有溫度低，均勻性好，臺階覆蓋優(yōu)良、膜質(zhì)量好等優(yōu)點(diǎn)，另一種是通過TEOS與O2

31、/O3反應(yīng)，來得到SiO2。Si(OC2H5)4+O2SiO2+副產(chǎn)物，產(chǎn)物平整度很好，但反應(yīng)溫度一般大于600C多晶硅的化學(xué)汽相淀積：利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術(shù)的重大突破之一，它比利用金屬鋁作為柵極的MOS器件性能得到很大提高，而且采用多晶硅柵技術(shù)可以實(shí)現(xiàn)源漏區(qū)自對準(zhǔn)離子注入，使MOS集成電路的集成度得到很大提高硅化鎢熔點(diǎn)高，穩(wěn)定性好，電阻率低，主要應(yīng)用在改善金屬鋁與硅之間的歐姆接觸，以及MOS器件柵極部分的金屬層，為降低電阻率，需要經(jīng)過退火處理。BPSG中B和P的作用B：降低回流溫度P：阻擋Na離子淀積金屬技術(shù)：蒸發(fā)和濺射，濺射工藝主要用于濺射刻蝕和薄膜淀

32、積兩個方面通?？捎霉饪檀螖?shù)及所需掩模的個數(shù)來表示某生產(chǎn)工藝的難易程度光刻膠對大部分可見光敏感，對黃光不敏感。因此光刻通常在黃光室(YellowRoom)內(nèi)進(jìn)行光刻是一種圖形復(fù)印和化學(xué)腐蝕相結(jié)合的精密表面加工技術(shù)。用照相復(fù)印的方法將掩模版上的圖案轉(zhuǎn)移到硅片表面的光刻膠上，以實(shí)現(xiàn)后續(xù)的有選擇刻蝕或注入摻雜光刻把圖形轉(zhuǎn)移到光刻膠上，刻蝕在晶圓上形成電路圖形光刻的要求高分辨率高靈敏度精密的套刻對準(zhǔn)大尺寸硅片上的加工低缺陷現(xiàn)有VLSI工藝都采用正膠，因?yàn)樗直媛矢哒z：曝光前不可溶，曝光后可溶負(fù)膠：曝光前可溶，曝光后不可溶光刻膠由4種成分組成：樹脂(聚合物材料)感光劑，溶劑，添加劑(減小反射之類的)對負(fù)

33、性膠，聚合物曝光后會由非聚合狀態(tài)變?yōu)榫酆蠣顟B(tài)。在大多數(shù)負(fù)性膠里面，聚合物是聚異戊二烯類型。是一種相互粘結(jié)的物質(zhì)抗刻蝕的物質(zhì)正性膠的基本聚合物是苯酚甲醛聚合物，也稱為苯酚甲醛樹脂光刻的基本步驟：1、氣相成底膜處理增強(qiáng)涂膠的粘附性2、旋轉(zhuǎn)涂膠(Spin-onPRCoating)(PR-Photo-Resist)3、軟烘(softbaking)去除光刻膠中的溶劑4、對準(zhǔn)和曝光(Alignment)&(Exposure)5、曝光后烘烤(PEB，PostExposureBaking)目的：促進(jìn)光刻膠的化學(xué)反應(yīng)，提高光刻膠的粘附性并減少駐波6、顯影(Development)顯影液溶解部分光刻膠顯影三個類型

34、的問題：7、堅膜烘焙(后烘Postbaking；硬烘HardBaking)a完全蒸發(fā)光刻膠中的溶劑b堅膜保護(hù)下表面c增強(qiáng)光刻膠和硅片表面的粘附性8、顯影后檢查由于曝光光源的不同，分為光學(xué)曝光,X射線曝光，電子束曝光和離子束曝光由于掩膜版的位置不同,又分為接觸式曝光,接近式曝光和投影式曝光接觸式曝光Contactprinting接近式曝光Proximityprinting投影式曝光projectionprinting曝光光源一般要求：短波長(波長越短，可曝光的特征尺寸越小)高強(qiáng)度(為了保持合適的曝光時間)高穩(wěn)定性投影式曝光分類掃描投影曝光(ScanningProjectPrinting)步進(jìn)重復(fù)

35、投影曝光(Stepping-repeatingProjectPrinting或Stepper)。步進(jìn)掃描投影曝光(Stepping-ScanningProjecPrinting)UV紫外光DUV深紫外光影響曝光質(zhì)量的一些因素1光刻膠厚度的不均勻2.駐波效應(yīng)(standingwave):干涉的一種在光刻膠的曝光區(qū)域內(nèi)出現(xiàn)相長相消的條紋。光刻膠在顯影后，在側(cè)壁會產(chǎn)生波浪狀的不平整的現(xiàn)象叫駐波效應(yīng).Vrinl減少駐波效應(yīng)的2個途徑1、抗反射層(AntiReflectionCoating,ARC)2、曝光后烘烤(PEB)基本光學(xué)概念1、數(shù)值孔徑(NumericalApertureNA)光學(xué)系統(tǒng)的數(shù)值孔

36、徑描述透鏡收集衍射光以及把它投影到硅片上的能力數(shù)值孔徑越大，圖像越清晰2、分辨率-Resolution最小線寬R=K2/NA(K取決光刻系統(tǒng)和光刻膠的性質(zhì))提高分辨率，減小最小線寬3、焦深DOF(Depthoffocus)焦深是焦點(diǎn)上面和下面的范圍，在這個范圍內(nèi)圖像連續(xù)的保持清晰，焦深應(yīng)該穿越光刻膠的上下表面分辨率和焦深是一對矛盾，它們是對圖像起關(guān)鍵作用的兩個因素，NA越小，焦深越大，差的分辨率，為提高分辨率，減少波長的方法比增加NA好特征尺寸(CD-criticaldimensions)7、VLSI對刻蝕的要求刻蝕偏差：薄膜圖形和掩蔽膜圖形之間的橫向尺寸的差異保真度：橫向速率越小，保真度越高

37、，即掩膜版上的圖形可以不失真的轉(zhuǎn)移到硅片表面選擇比：不同材料之間的(縱向)刻蝕速率之比均勻性刻蝕速率：常用埃/分鐘表示，刻蝕窗口的深度稱為臺階高度刻蝕剖面：指被刻蝕圖形的側(cè)壁形狀。清潔度橫向(lateral),縱向(vertical)兩種刻蝕剖面：各向同性和各向異性刻蝕剖面各向同性刻蝕剖面：刻蝕只在垂直于硅片表面的方向進(jìn)行，只有很少的橫向刻蝕各向同性刻蝕(Isotropicetch)在所有方向刻蝕速率相同(一般針對化學(xué)反應(yīng))各向異性刻蝕(Anisotropicetch)在不同方向刻蝕速率不同。(一般針對物理刻蝕，如濺射等)8、ULSI對刻蝕的要求得到滿意的剖面(desiredprofile)最

38、小的過腐蝕(undercut)或偏差(bias)選擇性好(Selectivity)均勻性好，可重復(fù)性好(Uniformandreproducible)對表面和電路損傷最小(Minimaldamagetosurfaceandcircuit)干凈、安全、經(jīng)濟(jì)(Clean,safeandeconomical)要兼顧選擇性和方向性,優(yōu)化刻蝕工藝濕法刻蝕：這是各向同性的刻蝕方法，利用化學(xué)反應(yīng)過程去除待刻蝕區(qū)域的薄膜材料干法刻蝕：利用等離子體與硅片發(fā)生物理或化學(xué)反應(yīng)(或兩種反應(yīng))除去暴露的表面材料MOS柵極結(jié)構(gòu)：SiO2+多晶硅+金屬硅化物大電流密度下，有顯著的電遷移現(xiàn)象當(dāng)直流電流流過金屬薄膜時，導(dǎo)電電子與金屬離子將發(fā)生動量交換，使金屬離子沿電子流的方向遷移，這種現(xiàn)象稱為金屬電遷移電遷移會使金屬離子在陽極端堆積，形成小丘或晶須，造成電極間短路，在陰極端由于金屬空位的積聚而形成空洞，導(dǎo)致電路開路NPN晶體管剖面圖外延層作用在晶體管的電學(xué)參數(shù)中，特征頻率也飽和壓降Uces,最大集電極電流ICM,擊穿電壓UBRCEO，結(jié)電容都與集電區(qū)的摻雜濃度有關(guān)。而且他們對集電區(qū)濃度的要求相互矛盾為了獲得高的擊穿電壓、小的結(jié)電容，要求集電區(qū)電阻率高為了獲得小的飽和壓降