SJ 21283-2018 印制板阻抗控制與高速邏輯設(shè)計(jì)要求

1、IIII中華人民共和國(guó)電子行業(yè)標(biāo)準(zhǔn)FL 6114FL 6114印制板阻抗控制與高速邏輯設(shè)計(jì)要求Design requirements for high-speed controlled impendence circuit boards2018-05-01 實(shí)施2018-01 - 18 2018-05-01 實(shí)施國(guó)家國(guó)防科技工業(yè)局發(fā)布SJ 21283-2018SJ 21283-20182222SJ 21283-2018SJ 21283-20182222前言12345II111122344.613131618181919202121球.地平范圍規(guī)范性引用文件 設(shè)計(jì)流程要求. 電路仿真要求. PC

2、B布局要求 5.1層布局要求. 5.2元器件布局要求 6傳輸線與阻抗控 6.1電容線與傳_ 6.2關(guān)鍵線路長(zhǎng) 6.3傳輸線布扇 7信號(hào)完整勝1 反射 串?dāng)_. 噪聲. 時(shí)鐘會(huì) 電磁兼7.485.18.299.19.2屏蔽設(shè)V 電源完整惟設(shè)d 電源分配冤統(tǒng)電源線設(shè)if誰(shuí)則SJ 21283-2018SJ 21283-2018 式中:信號(hào)層基準(zhǔn)層圖18嵌入式邊緣鍋合微帶線(l-0.48elh5)7Z式中:信號(hào)層基準(zhǔn)層圖18嵌入式邊緣鍋合微帶線(l-0.48elh5)7Zdq；m嵌入式邊緣耦合微帶線特性阻抗，單位為歐姆（Q）; h5 導(dǎo)線與基準(zhǔn)層之間的距離，單位為毫米（mm）；6.3.2. 4.3邊緣耦

3、合對(duì)稱帶狀線邊緣耦合對(duì)稱帶狀線結(jié)構(gòu)見圖19,，按公式（13）計(jì)算。基準(zhǔn)層信號(hào)層基準(zhǔn)層圖19邊緣耦合對(duì)稱帶狀線Zd,s=2Z。l-0.374e(53)式中：Zd, 邊緣耦合對(duì)稱帶狀線特性阻抗，單位為歐姆（Q）；7信號(hào)完整性設(shè)計(jì)要求 7. 1反射7. 1. 1過(guò)沖、下沖、振鈴反射就是在傳輸線上的回波。反射是傳輸線的基本效應(yīng)，即當(dāng)信號(hào)沿著傳輸線前行時(shí)，碰到阻抗不 連續(xù)時(shí)會(huì)發(fā)生反射。當(dāng)信號(hào)在傳輸過(guò)程中碰到比目前阻抗高的阻抗時(shí)，會(huì)發(fā)生正向反射，使信號(hào)邊沿的 幅度增加，信號(hào)出現(xiàn)過(guò)沖。當(dāng)信號(hào)在傳輸過(guò)程中碰到比目前阻抗低的阻抗時(shí)，會(huì)發(fā)生負(fù)向反射，使信號(hào) 邊沿的振幅減小，信號(hào)邊沿出現(xiàn)臺(tái)階，即下沖。下沖嚴(yán)重時(shí)將可

4、能產(chǎn)生假時(shí)鐘信號(hào)，導(dǎo)致系統(tǒng)的誤讀寫 操作。如果在個(gè)時(shí)鐘周期中反復(fù)地出現(xiàn)過(guò)沖與下沖，就成為振鈴。振鈴是電路中因?yàn)榉瓷涠a(chǎn)生的過(guò) 多能量無(wú)法被及時(shí)吸收的結(jié)果。在PCB設(shè)計(jì)中，反射通常由導(dǎo)線阻抗的不匹配造成，如不同布線層阻抗不一樣，T型連接、導(dǎo)通孔、 線寬的變化、器件的輸入阻抗與輸出阻抗、封裝寄生參數(shù)等。產(chǎn)生反射現(xiàn)象的因素有信號(hào)上升時(shí)間、傳 輸線的端接、短分支節(jié)線、容性分支節(jié)線、拐角和通孔、負(fù)載線、電感性間斷線等。7.1.2反射的抑制方法7. 1.2. 1拓?fù)浞?. 1.2. 1.1點(diǎn)到點(diǎn)點(diǎn)到點(diǎn)的拓?fù)浣Y(jié)構(gòu)比較簡(jiǎn)單，只需要在發(fā)送端或接收端進(jìn)行適當(dāng)?shù)淖杩蛊ヅ?，這種拓?fù)浣Y(jié)構(gòu)是高速 信號(hào)最理想的連接方式。設(shè)

5、計(jì)時(shí)，對(duì)于關(guān)鍵的信號(hào)或?qū)π盘?hào)質(zhì)量要求非常高的信號(hào)（比如時(shí)鐘等），在 可能的情況下應(yīng)盡量使用點(diǎn)對(duì)點(diǎn)拓?fù)?，見圖20a）。7. 1.2. 1.2菊花鏈當(dāng)網(wǎng)絡(luò)的整個(gè)走線長(zhǎng)度延遲小于信號(hào)的上升時(shí)間或下降時(shí)間時(shí)，用菊花鏈結(jié)構(gòu)比較好，這時(shí)網(wǎng)絡(luò)的 負(fù)載都可以看作是容性負(fù)載，見圖20b）。使用星型的拓?fù)浣Y(jié)構(gòu)時(shí)，對(duì)每個(gè)分支都要進(jìn)行均衡設(shè)計(jì)，要求每個(gè)分支的接受端負(fù)載一致，并要選 擇適當(dāng)?shù)钠ヅ浞绞?。這種結(jié)構(gòu)布線7. 1. 2. 1.4遠(yuǎn)端分支遠(yuǎn)端分支跟星型類似使分支上的傳輸延遲j7. 1.2. 1.5 周期周期使用星型的拓?fù)浣Y(jié)構(gòu)時(shí)，對(duì)每個(gè)分支都要進(jìn)行均衡設(shè)計(jì)，要求每個(gè)分支的接受端負(fù)載一致，并要選 擇適當(dāng)?shù)钠ヅ浞绞健＿@

6、種結(jié)構(gòu)布線7. 1. 2. 1.4遠(yuǎn)端分支遠(yuǎn)端分支跟星型類似使分支上的傳輸延遲j7. 1.2. 1.5 周期周期性負(fù)載6主干傳輸線和線的特性阻抗/,上:這樣每個(gè)接收端都可度來(lái)的長(zhǎng)度足夠小，使| 作為一段新 g阻抗匹配時(shí)T.e）周期性負(fù)載圖20常用的端接拓?fù)浣Y(jié)構(gòu)9,要限制遠(yuǎn)端分支的長(zhǎng)度， 容性負(fù)載，見圖20d）。信號(hào)上升沿。這種輸線。比原來(lái)主干傳輸:別往意，菊花鏈1.2.2端接法1.2.2. 1 總則終端可以為位于器件I/O端口的傳輸線提供阻抗匹配或吸收由器件I/O端口反射回的能量，從而防止 傳播脈沖發(fā)生反射。傳輸線的匹配端接設(shè)計(jì)經(jīng)常采用兩種策略：使負(fù)載阻抗與傳輸線阻抗匹配，即并行 端接；使源端

7、阻抗與傳輸線阻抗匹配，即串行端接，見圖21。圖21端接方式電路圖1.2. 2. 2 串行端接串行端接即串聯(lián)電阻器端接法是將一個(gè)電阻串聯(lián)在驅(qū)動(dòng)器（驅(qū)動(dòng)源）和線路（傳輸線）之間，此種 端接方式常被用于與驅(qū)動(dòng)器件阻抗進(jìn)行網(wǎng)絡(luò)匹配。通過(guò)串聯(lián)端接法控制過(guò)沖只需要一個(gè)組件并且功率消 耗低，但是會(huì)影響脈沖的上升時(shí)間和/或下降時(shí)間。為達(dá)到最佳效果，串聯(lián)電阻的布設(shè)應(yīng)盡可能的靠近 驅(qū)動(dòng)器件。驅(qū)動(dòng)器的輸出電阻加上所串行的端接電阻應(yīng)等于互連的傳輸線的特性阻抗。7. 1.2. 2. 3筒單并行端接簡(jiǎn)單并行端接即并聯(lián)端接法是將網(wǎng)絡(luò)末端與地平面連接，一個(gè)典型的應(yīng)用就是帶有驅(qū)動(dòng)源的串行鏈 負(fù)載。端接電阻器的電阻值必須與網(wǎng)絡(luò)阻

8、抗的阻抗值相匹配。并聯(lián)端接法反射系數(shù)小，簡(jiǎn)化負(fù)載分配， 并且不會(huì)導(dǎo)致傳輸延遲相對(duì)于設(shè)計(jì)值的變化。7. 1.2. 2. 4戴維南并行端接戴維南并行端接法通常是將電阻分壓器連接到位于網(wǎng)絡(luò)末端的電壓和地平面上。與簡(jiǎn)單并行端接法 一樣，這種端接方式不會(huì)引起設(shè)計(jì)上的任何變化。采用戴維南端接法時(shí)，通過(guò)選擇電阻值定義線路上的 DC偏壓，整個(gè)施加電壓的切換是發(fā)生在負(fù)載上的。與其他端接方式相比這種端接方式由于需要兩個(gè)元 件所以會(huì)消耗更多的能量，并影響高、低邏輯狀態(tài)的直流偏移。7. 1.2.2. 5并行AC端接并行AC端接即電阻電容端接法是在網(wǎng)絡(luò)末端設(shè)置負(fù)載。這種端接方式可以控制過(guò)沖和偏移，且不 消耗直流電源，并

9、過(guò)濾信號(hào)的高頻分量。電阻器的阻值應(yīng)與傳輸線的阻抗相匹配，所選擇的電容值應(yīng)能 使脈沖在超過(guò)其3 db衰減帶寬的頻率條件下阻抗值基本為零。7. 1.2.2. 6肖特基二極管并行端接肖特基二極管端接法既可由Vcc上拉，也可下拉至地面，或鉗位至地平面和Vcc之間（兩者兼而有 之）。這種端接方式可以有效的限制過(guò)沖和下沖值的幅度。由于二極管并不端接網(wǎng)絡(luò)，所以這種端接方 式是一種相對(duì)較為昂貴的反射問(wèn)題解決辦法。7. 1. 2.3差分線對(duì)走線法為了避免不理想返回路徑的影響，可以采用差分線對(duì)走線的方法來(lái)控制反射的發(fā)生。 差分信號(hào)傳輸有以下優(yōu)點(diǎn)：輸出驅(qū)動(dòng)總的瞬時(shí)電流變與單端放大器相比，差分信號(hào)在一地因?yàn)槊總€(gè)信干擾

10、。差分信號(hào)傳軺a）如果丕b）與單設(shè)計(jì)差保確1串將避a)b)c)d)a)b)c）d）為了避免不理想返回路徑的影響，可以采用差分線對(duì)走線的方法來(lái)控制反射的發(fā)生。 差分信號(hào)傳輸有以下優(yōu)點(diǎn)：輸出驅(qū)動(dòng)總的瞬時(shí)電流變與單端放大器相比，差分信號(hào)在一地因?yàn)槊總€(gè)信干擾。差分信號(hào)傳軺a）如果丕b）與單設(shè)計(jì)差保確1串將避a)b)c)d)a)b)c）d）7.2串?dāng)_7. 2. 1串?dāng)_的特斤串?dāng)_是導(dǎo)線間由減羅T潛在的電磁千擾;氏，J摸數(shù)的距崗要大于線對(duì)ZIf差分線對(duì)信號(hào)對(duì)上誦不匹配和增，或存在任的信號(hào)線。，即保持I砸萬(wàn)的兩以下原則:言號(hào)的能量在被動(dòng)線（叛干杌線， 和電路中斷。串?dāng)_是動(dòng)線路徑，所以差分信號(hào)通過(guò)&整個(gè)走線上互

11、容引起的能量傳輸（耦合）。當(dāng)發(fā)生串謂的靜止線、受擾線或受體導(dǎo)線）番的電磁場(chǎng)向外延伸并包圍i和突變的抑制性更好；寸，不易受到開關(guān)噪聲的產(chǎn)生EMI問(wèn)題;二主動(dòng)線（干擾線）逃疊加/從而導(dǎo)致虛假的交換 主動(dòng)線對(duì)被動(dòng)線耦合的大小取決于包圍被動(dòng)線常用術(shù)語(yǔ)“近端”和“遠(yuǎn)端的接收端。從導(dǎo)線遠(yuǎn)端傳輸來(lái)的 對(duì)于被動(dòng)線而言，由電容效應(yīng)引起的耦卜主動(dòng)信號(hào)的低等級(jí)副本被傳送至被動(dòng)線的近端和遠(yuǎn)端，該副本與主動(dòng)信號(hào)具有相同的極性。由電感效應(yīng)引起的耦合同樣會(huì)向被動(dòng)線的近端和遠(yuǎn)端傳送 信號(hào)，但是很明顯的是在遠(yuǎn)端所接收到的信號(hào)相對(duì)于主動(dòng)信號(hào)發(fā)生反轉(zhuǎn)（極性相反）。由電容和電感引是信號(hào)的始發(fā)端，遠(yuǎn)端表示信號(hào) 亥耦合信號(hào)傳輸?shù)浇诵纬?/p>

12、后向串?dāng)_。起的串?dāng)_信號(hào)在被動(dòng)線的近端和遠(yuǎn)端相加，因此后向串?dāng)_是電容耦合和電感耦合的總和，而前向串?dāng)_是 兩個(gè)信號(hào)之間的差值。前向串?dāng)_通常情況下要小于后向串?dāng)_，后向串?dāng)_在并行運(yùn)行時(shí)達(dá)到最大值，這點(diǎn) 在電路設(shè)計(jì)時(shí)應(yīng)重點(diǎn)關(guān)注。耦合信號(hào)的大小隨平行線的減短、線間距的增加、絕緣層厚度減小以及脈沖上升時(shí)間的增長(zhǎng)而減小， 在相同信號(hào)層或相鄰信號(hào)層并行長(zhǎng)度越長(zhǎng)的導(dǎo)線越易誘發(fā)而產(chǎn)生串?dāng)_。被動(dòng)線可以和其他線路短距離的 并行。如果在特定的組合和脈沖時(shí)序條件下，該組合可能在被動(dòng)線上誘發(fā)一個(gè)與主動(dòng)信號(hào)幅度相同的信 號(hào)。所以設(shè)計(jì)時(shí)應(yīng)將線路之間的串?dāng)_保持在一個(gè)特定水平之下。通常情況下，由于高速器件上升時(shí)間較快在使用這種器件時(shí)

13、應(yīng)關(guān)注串?dāng)_問(wèn)題?；旌线壿嬒盗幸部赡?產(chǎn)生串?dāng)_問(wèn)題，原因在于各種電壓波動(dòng)，噪聲容限，以及邏輯電平是混合在一起。例如，將TTL和ECL 邏輯系列混合使用時(shí)，就應(yīng)關(guān)注來(lái)自TTL信號(hào)到ECL導(dǎo)線的耦合。由于TTL的3 V開關(guān)和ECL系列只有一 個(gè)100 mV的直流噪聲容限，很顯然在TTL電路中ECL器件會(huì)產(chǎn)生不被希望發(fā)生的耦合。7. 2. 2 3W 原貝IJ當(dāng)兩條印制導(dǎo)線的間距比較小時(shí)，兩導(dǎo)線之間會(huì)發(fā)生電磁干擾，為避免發(fā)生這種干擾，應(yīng)保持任何 導(dǎo)線中心間距不小于3倍的導(dǎo)線寬度，即不小于3W，W為導(dǎo)線的寬度。如圖22所示，當(dāng)導(dǎo)線中心距不小 于3倍線寬時(shí)，則可保持70%的電場(chǎng)不互相千擾，此原則稱為3W原則

14、。IIII-H w圖22 3W原則示意圖7. 2. 3串?dāng)_減小措施串?dāng)_不能消除，只能減小。所有減小串?dāng)_的措施都可能帶來(lái)負(fù)面影響。減小串?dāng)_的措施基本上都會(huì) 對(duì)系統(tǒng)的布線效率產(chǎn)生不利影響。因此，在控制串?dāng)_的同時(shí)應(yīng)注意減小由控制串?dāng)_引起的不良影響。在 PCB設(shè)計(jì)時(shí)可減小串?dāng)_的措施有：a）通過(guò)合理的布局使各種連線盡可能的短。在封裝和連接器中避免共用返回路徑，如果可能，應(yīng) 把信號(hào)線布為帶狀線或嵌入式微帶線結(jié)構(gòu)，以消除奇偶模傳播速度差異。傳輸線設(shè)計(jì)中，在保 證特性阻抗的前提下，應(yīng)使走線盡量靠近基準(zhǔn)平面。這樣能增加走線與基準(zhǔn)平面的耦合，從而 減小與鄰近走線的耦合程度；b）布線時(shí)應(yīng)使高頻信號(hào)線（上升沿很短的脈

15、沖）遠(yuǎn)離敏感信號(hào)線；c）在布線限制允許的條件下，盡可能增加走線的間距。應(yīng)盡可能增加施擾線與受擾線之間的距離， 而且應(yīng)避免它們平行走線；d）在多層板中，使施擾線和受擾線與接地平面相鄰。在疊層中使用介電常數(shù)較低的介質(zhì)材料；e）在多層板中，使施擾線與受擾線分別設(shè)計(jì)在接地平面或電源面的相對(duì)面。在同一電源/地平面 對(duì)內(nèi)部的不同信號(hào)層，如果耦合嚴(yán)重，可采用正交布線減小耦合。當(dāng)兩條走線正交時(shí)，不會(huì)產(chǎn) 生串?dāng)_；f）盡量使用輸入阻抗較低的敏感電路，必要時(shí)可以用旁路電容降低敏感電路的輸入阻抗；g）在施擾線與受擾線之間布一根地線，可以將串?dāng)_降低6dB12dB;h）雖然通過(guò)嚴(yán)謹(jǐn)?shù)腜CB設(shè)計(jì)可以減小串?dāng)_并削弱或消除其影

16、響，但印制板上仍可能有一些串?dāng)_殘 留。因此，在進(jìn)行電路設(shè)計(jì)時(shí)，還應(yīng)采用合適的終端負(fù)載，因?yàn)榻K端負(fù)載會(huì)影響串?dāng)_的大小和 串?dāng)_隨時(shí)間的弱化程度；i）改善互容所產(chǎn)生的串?dāng)_干擾，可以從兩方面考慮：一方面是減少互容，其做法是在兩相鄰的傳 輸線中間加進(jìn)屏蔽措施，可以在兩個(gè)銅箔通路中間加裝，個(gè)接地屏蔽通路用以改善互容的干 擾；另一方面是在時(shí)序規(guī)格允許的情況下，增加開關(guān)較頻繁的信號(hào)的上升時(shí)間；j）使用防護(hù)帶，即在施擾線與受擾線之間布設(shè)一條走線，將防護(hù)帶走線連接到地平面，這樣，它 在兩條走線之間就可形成一道電氣隔離屏障；k）在滿足系統(tǒng)時(shí)序要求的情況下，盡量采用邊沿頻率較慢的器件。7.3噪聲7. 3. 1開關(guān)噪聲

17、當(dāng)器件切換時(shí)，電流通過(guò)電源/接地層流入或流出供應(yīng)電源。此時(shí)當(dāng)電流具有高頻分量時(shí)，引線和 導(dǎo)線的自感會(huì)非常顯著，從而導(dǎo)致瞬時(shí)變化或開關(guān)噪聲。這些瞬變是由電源/接地回路的電感引起的， 在布線設(shè)計(jì)時(shí)應(yīng)盡可能減少這種電感。用以減少開關(guān)噪聲的一種常用技術(shù)是利用去耦電容，該去耦電容可為相對(duì)于供電電源而言距離IC 更近的點(diǎn)提供所需電流。當(dāng)采用這種技術(shù)時(shí)，該電容器的布設(shè)位置至關(guān)重要。如果電容器引線太長(zhǎng)，自 感變得過(guò)高和相鄰電路之間就會(huì)發(fā)生不被期望的轉(zhuǎn)換。板上去耦電容通常情況下可通過(guò)使用靠近器件并 與電源或接地之間通過(guò)短距離互連連接的分立電容器來(lái)獲得。將引線電感最小化的最有效方法是選擇短引線封裝的元件，之后將其

18、通過(guò)盡可能短的距離與電源或 地層相連。最好的方法是在元件焊盤處采用導(dǎo)通 t式直接與電源或地層相連。7. 3. 2地彈同時(shí)進(jìn)行輸出轉(zhuǎn)換時(shí)可能沖的上升時(shí)間和下降時(shí)間電氣模型，則很難準(zhǔn)有效應(yīng)。7.3.3噪聲容P器件的噪&分量組成，一應(yīng)將每個(gè)AC和DC電壓7. 4時(shí)鐘線7. 4. 1時(shí)鐘踐布線白時(shí)鐘電踢曰時(shí)繼他信蜃自應(yīng)避刃陽(yáng)偉當(dāng)一塊氓制時(shí)鐘線還如果印制板專門地平面分害對(duì)于很多芯片都有參外殼接地。時(shí)鐘線的特殊串?dāng)_保護(hù)a)b)c)d)e)電源灘一，時(shí)干擾;I生芯片，其下方不可布線 正常工作的系聲，另一個(gè)個(gè)電源和揉_路。由于在電;一般原卯i線曰、磁兼容生擺線，合會(huì)影響由輸出器件發(fā)生的脈Vcc、地層鋪設(shè)以及封

19、裝的 線有助于減少這種電感0魏容量主要由兩個(gè) 噪聲容量。件之間系纟配具有有限的計(jì)工作公差。線應(yīng)少盡量避免和其9電源部分，以防止電源和時(shí)鐘相互干擾;避免驚近輸出接口，防止咼頻時(shí)鐘耦合到行走線； 纜線ft并沿線發(fā)射出去； 銅，必要時(shí)還可以對(duì)其，要敷銅隔離，同時(shí)可將晶振7. 4. 2吋鐘信號(hào)是敏感信號(hào)，在印制板設(shè)計(jì)吋應(yīng)對(duì)其進(jìn)行特殊的串?dāng)_保護(hù)，對(duì)吋鐘線進(jìn)行特殊的串?dāng)_保護(hù) 可以采用物理方法或邏輯方法：a）時(shí)鐘線保護(hù)的物理方法物理保護(hù)方法比較簡(jiǎn)單，可以采用保護(hù)線結(jié)構(gòu)。把時(shí)鐘線放在單獨(dú)的層中，上下兩層采用接地 平面、把時(shí)鐘線封閉起來(lái)等措施；b）時(shí)鐘線保護(hù)的邏輯方法在電路設(shè)計(jì)時(shí)，需要確定每條時(shí)鐘走線中容易發(fā)生

20、錯(cuò)誤的地方，并且在原理圖上標(biāo)出（或列出 網(wǎng)絡(luò)名）。在需要特殊布線的地方進(jìn)行特殊布線。8電磁兼容性設(shè)計(jì)要求1接地設(shè)計(jì)要求（地平面分割）1. 1模擬電路與數(shù)字電路的接地1. 1. 1模擬電路接地要求模擬電路多工作在低頻狀態(tài)下，對(duì)于這些靈敏的電路，單點(diǎn)接地是最好的接地方式。接地的主要目 的是防止來(lái)自其他噪聲元件（如數(shù)字邏輯器件、電動(dòng)機(jī)、電源、繼電器）的大接地電流“爭(zhēng)用”敏感的模 擬接地。模擬接地要求的無(wú)噪聲度依賴于模擬輸入的靈敏度。例如，對(duì)于低電平的模擬放大器，要求10pV 輸入信號(hào)比要求10V輸入信號(hào)的更易受干擾。數(shù)字電路接地要求在高速數(shù)字電路中，優(yōu)先使用多點(diǎn)接地。它的主要目的是建立一個(gè)統(tǒng)一電位共

21、模基準(zhǔn)系統(tǒng)。對(duì)于只 有數(shù)字電路組成的印制板的地線系統(tǒng)，將接地線做成閉合回路，縮小電位差值，可以明顯提高抗干擾能 力。電源線的布置應(yīng)根據(jù)電流的大小盡量加粗走線寬度。在完成布線后，用地線將電路板沒(méi)有走線的地 方鋪滿（大面積）。在接地時(shí)還應(yīng)避免共模阻抗路徑。數(shù)?；旌想娐方拥匾髷?shù)字電路的頻率高，而模擬電路對(duì)噪聲的敏感度強(qiáng)。正因?yàn)槿绱?，高頻的數(shù)字信號(hào)線要盡可能遠(yuǎn)離 敏感的模擬電路器件，同樣，彼此的信號(hào)回路也要相互隔離。一般的做法是，模擬接地和數(shù)字接地分離， 只在某一點(diǎn)連接，這一點(diǎn)通常在印制板中的總地線接口處，或者在數(shù)模轉(zhuǎn)換器的下方，必要時(shí)可以使用 磁性元件連接，如圖23所示，但這種分離方式存在一個(gè)問(wèn)題

22、：信號(hào)線必須穿越銅箔邊界線，這些邊界線 迫使信號(hào)回流到器件前首先到達(dá)電源。此問(wèn)題的解決辦法就是在信號(hào)穿越的地線銅箔處放置跨接線。這 些跨接線在分離的銅箔中為信號(hào)回路提供橋梁，有助于減小電流回路。圖23數(shù)?；旌想娐方拥卦O(shè)計(jì)時(shí)應(yīng)注意，在數(shù)模混合電路設(shè)計(jì)中不能讓模擬地和數(shù)字地交疊，任何信號(hào)線都不能跨越底層間 隙或是分割電源之間的間隙，如圖24所示。圖24信號(hào)跨越地層間隙另外，也可采用統(tǒng)一接地處理方法，不進(jìn)行地分割，但規(guī)定各自的范圍，保證數(shù)字走線和模擬走線 以及回流不會(huì)經(jīng)過(guò)對(duì)方的區(qū)域。這種方法一般適用于數(shù)模器件比例相當(dāng)，并存在多個(gè)數(shù)模轉(zhuǎn)換器件的情 況，有利于減低平面的阻抗，統(tǒng)一接地的設(shè)計(jì)如圖25所示。

23、在接地設(shè)計(jì)中還要保證所有地平面電位相等，要求同類地之間需要多個(gè)導(dǎo)通孔緊密相連，而不同地（如模擬接地和數(shù)字接地）之間的連接線也應(yīng)盡量 短一些。線寬度應(yīng)是信號(hào)線、控制線的13僑且易受感應(yīng)，電壓;門i的平行接地線:了防止串?dāng)_，的，兩種接地接。各，即在雙面妾地;在敏感，對(duì)車融則需要米用屏蔽技術(shù)來(lái)力8.1.2接地線設(shè)計(jì)地線上的干擾不僅可能弓 能地減小地線的阻抗（方正確選擇單，接地線應(yīng)接地線乃CMOS在多展根娜對(duì) 模3 同曰只孑8.2屏蔽設(shè)8. 2. 1屏蔽J屏蔽就是方 應(yīng)和輻射。屏蔽是利 手段，可以有效的袍制電磁作堿小這些干擾的重點(diǎn)就在于盡可5設(shè)計(jì)要注意以下幾點(diǎn)：a)b)c)d)e)0g)h)i)字電路

24、和模_路要分別設(shè).的兩而分別奇色的電源銅;域進(jìn)行金屬隔離，以控制電場(chǎng)、磁場(chǎng)和電磁波來(lái)阻擋或減少電磁能傳輸?shù)囊环N重要防護(hù)L為滿足電磁兼容性要求，對(duì)傳導(dǎo)，寸另一個(gè)區(qū)域的感 磁兼容控制的重要 需要3?用濾波技術(shù)，即采用 各種電子設(shè)備，尤其是EMI濾波器件加以抑運(yùn)用電子設(shè)備，通常都38. 2. 2屏蔽設(shè)計(jì)原則進(jìn)行電磁兼容性屏蔽設(shè)計(jì)時(shí)，設(shè)計(jì)之前必須確定電磁環(huán)境，包括類型、場(chǎng)的強(qiáng)度、頻率以及屏蔽體至源的距離等;當(dāng)需要綜合考慮低頻磁場(chǎng)和高頻磁場(chǎng)的屏蔽吋，可以在屏蔽體上再鍍上_ 層其它材料，如銀或 銅；a)b)c）為了獲得更好的屏蔽效能，可采用雙層屏蔽或多層屏蔽；d）多塊材料組成屏蔽體時(shí)，為了保持磁連續(xù)性可采

25、用機(jī)械法和焊接法。9電源完整性設(shè)計(jì)要求 9.1電源分配系統(tǒng)1. 1電源分配控制同一電路上必須同時(shí)分配直流（DC）和交流（AC）電源。由于損耗發(fā)生在電源分配電路中，因此， 應(yīng)通過(guò)優(yōu)化設(shè)計(jì)以減小功率損耗（這可能會(huì)導(dǎo)致發(fā)熱或電磁干擾），和/或?qū)⒐目刂圃诳山邮艿姆秶?內(nèi)，使器件能接收到所需的功率。電源分配導(dǎo)致的損耗可以分為兩大類：傳導(dǎo)損耗（AC和DC）與介質(zhì) 損耗（AC）。1.2直流（DC）電源分配直流（DC）電源分配從電源的輸出端開始在導(dǎo)線上延伸，并在每個(gè)器件的輸入端結(jié)束。對(duì)于具有 許多電路板和電源的系統(tǒng)而言，非常有必要通過(guò)模擬各組分的相互作用來(lái)驗(yàn)證并輔助設(shè)計(jì)。銅層上任意 兩點(diǎn)之間的電壓降可通過(guò)由

26、平面片式電阻和最大負(fù)載電流相乘來(lái)確定。必要時(shí)，可使用模型分析來(lái)確定 每個(gè)集成電路點(diǎn)之間的電壓降。1. 3交流（AC）電源分配高速幵關(guān)器件同樣需要傳遞到它們的功率輸入端的電流高速變化。如果多個(gè)高速器件同時(shí)開關(guān)，那 么就要求電源分配系統(tǒng)能夠同時(shí)滿足所有高速器件的電流傳遞要求，并保持其電壓。這就要求系統(tǒng)內(nèi)電 源供應(yīng)與器件之間的連接為低電感高電容。當(dāng)速度非常快時(shí)，電源的阻抗太高而不足以提供器件開關(guān)轉(zhuǎn) 換的電流，結(jié)果就是轉(zhuǎn)換電流必須由靠近器件的電容提供。對(duì)于高速電路電容器的放電速度太慢，所以 其所需要的交流電流必須通過(guò)與板的電源層和接地層相關(guān)聯(lián)的電容（平面間電容）來(lái)提供。交流電源分配系統(tǒng)應(yīng)為電流的通過(guò)提

27、供一個(gè)低阻抗、低電感的路徑，特別是用于高速信號(hào)時(shí)。此外， 電源系統(tǒng)還應(yīng)為器件提供一個(gè)轉(zhuǎn)換電流，使器件的電壓不會(huì)低于所需的最小器件電平。這一要求可通過(guò) 儲(chǔ)存在板上和器件周圍的本地電容器以及平面間電容內(nèi)的電能來(lái)實(shí)現(xiàn)。交流系統(tǒng)可以根據(jù)其頻率帶寬被分為三類，第一類具有最低頻率帶寬，即由大容量IC去耦電容組成。 第二類是由局部高頻去耦電容組成，第三類具有最高頻率，由與電源到地間隔相關(guān)的電容組成。大容量去耦電容具有最低帶寬，并通過(guò)電源充電。該類型產(chǎn)生的電流比其他類型的交流電源系統(tǒng)產(chǎn) 生的電流要高。第二類交流電源系統(tǒng)是由與電路板上器件引線相連接的分立電容器組成。這些電容在帶寬高達(dá)200 MHz或以上時(shí)是很有用的。當(dāng)這些分立電容將電流放電到器件中吋，可從放電較慢的大電容那里儲(chǔ)存 的電量完成充電，為下次放電做準(zhǔn)備。這些分立電容會(huì)影響電流的最高頻率分量。與這些電容器和它們 連接的器件有關(guān)的電抗（開關(guān)瞬時(shí)阻抗），是引起接地層和/或電源層反彈的原因。去耦電容必須為器件的運(yùn)行提供足夠的電流，包括在器件開關(guān)時(shí)所需的高峰值電流。當(dāng)板上存儲(chǔ)的 能量不足以給電路板上的所有器件供電時(shí)，可將電容放置在器件附近用于局部能量存儲(chǔ)。在這種情況下， 電容（而不是電源層）就可以提供