編碼器與譯碼器

1、編碼器與譯碼器第1頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二丁 丙 乙 甲問(wèn)題:將4個(gè)搶答器的輸出信號(hào)編為二進(jìn)制代碼，設(shè)計(jì)一個(gè)簡(jiǎn)單的電路實(shí)現(xiàn)此功能這個(gè)過(guò)程就是編碼。 F0 =A3+A1F1 =A3+A2一、編碼器A3 A2 A1 A00 0 0 10 0 1 00 1 0 01 0 0 0F1 F00 00 11 01 1輸 入輸出4-2線編碼器 第2頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二4( =22)種情況，需2位二進(jìn)制碼就能將所有情況表示；2n種情況，只需要n位二進(jìn)制碼就能完全表示！2n m8 ( =23)種情況，需3位二進(jìn)制碼就能將所有情況表示；16

2、( =24)種情況，需4位二進(jìn)制碼就能將所有情況表示；7種情況需幾位二進(jìn)制碼表示？9種呢？第3頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二 用n 位二進(jìn)制代碼對(duì)2n個(gè)信號(hào)進(jìn)行編碼的電路就是二進(jìn)制編碼器。 74LS148是8-3線優(yōu)先編碼器 表4.10 74LS148編碼器功能表1 11 00 10 10 10 10 10 10 10 11 1 11 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 11 X X X X X X X X0 1 1 1 1 1 1 1 1 0 0 X X X X X X X0 1 0 X X X X

3、X X 0 1 1 0 X X X X X 0 1 1 1 0 X X X X 0 1 1 1 1 0 X X X 0 1 1 1 1 1 0 X X 0 1 1 1 1 1 1 0 X 0 1 1 1 1 1 1 1 0GS EO Y2Y1Y0EI I7 I6 I5 I4 I3 I2 I1 I0輸 出輸 入74LS148邏輯符號(hào)1. 二進(jìn)制編碼器第4頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二 圖4.14所示為利用74LS148編碼器監(jiān)視8個(gè)化學(xué)罐液面的報(bào)警編碼電路。若8個(gè)化學(xué)罐中任何一個(gè)的液面超過(guò)預(yù)定高度時(shí)，其液面檢測(cè)傳感器便輸出一個(gè)0電平到編碼器的輸入端。編碼器輸出3位二進(jìn)

4、制代碼到微控制器。此時(shí)，微控制器僅需要3根輸入線就可以監(jiān)視八個(gè)獨(dú)立的被測(cè)點(diǎn)。微控制器報(bào)警編碼電路74LS148 8-3線優(yōu)先編碼器 應(yīng)用1第5頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二74LS148 8-3線優(yōu)先編碼器 應(yīng)用2用編碼器構(gòu)成A/D轉(zhuǎn)換器 圖4.15為74LS148構(gòu)成的A/D轉(zhuǎn)換器。這個(gè)電路主要由比較器、寄存器和編碼器3部分組成。 輸入信號(hào)(模擬電壓)，同時(shí)加到7個(gè)比較器的反相端，基準(zhǔn)電源經(jīng)串聯(lián)電阻分壓為8級(jí)，量化單位q=UR7，各基準(zhǔn)電壓分別加到比較器的同相端。 這里寄存器74LS373由8個(gè)D觸發(fā)器構(gòu)成。它的作用是把比較器輸出的信號(hào)經(jīng)寄存器緩沖。 第6頁(yè)，共2

5、4頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二2. 二十進(jìn)制編碼器 將十進(jìn)制數(shù)的09編成二進(jìn)制代碼的電路 (8421BCD碼編碼器Binary Coded Decimal)。 如:實(shí)訓(xùn)4中采用的74LS147優(yōu)先編碼器.74LS147優(yōu)先編碼器功能表1 1 1 10 1 1 00 1 1 1 1 0 0 01 0 0 11 0 1 01 0 1 1 1 1 0 01 1 0 11 1 1 01 1 1 1 1 1 1 1 10 X X X X X X X X1 0 X X X X X X X1 1 0 X X X X X X1 1 1 0 X X X X X1 1 1 1 0 X X X

6、X 1 1 1 1 1 0 X X X 1 1 1 1 1 1 0 X X1 1 1 1 1 1 1 0 X1 1 1 1 1 1 1 1 0 D C B AI9 I8 I7 I6 I5 I4 I3 I2 I1輸 出輸 入74LS147編碼器的邏輯符號(hào) 第7頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二 例：一個(gè)簡(jiǎn)單的兩位二進(jìn)制代碼的譯碼器。 輸入是一組兩位二進(jìn)制代碼AB，輸出是與代碼狀態(tài)相對(duì)應(yīng)的4個(gè)信號(hào)Y3Y2Y1Y0。輸 入輸 出A BY3 Y2 Y1 Y00 00 11 01 10 0 0 10 0 1 00 1 0 01 0 0 0表4.12 譯碼器的真值表 真值表與我們前

7、面學(xué)過(guò)的什么很相似？你發(fā)現(xiàn)了嗎？二、譯碼器第8頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二1. 二進(jìn)制譯碼器 二進(jìn)制譯碼器是把二進(jìn)制代碼的所有組合狀態(tài)都翻譯出來(lái)的電路。如果輸入信號(hào)有n 位二進(jìn)制代碼，輸出信號(hào)為m個(gè)，m = 2n。 74LS138二進(jìn)制譯碼器。 表4.13 74LS138譯碼器功能表輸 入輸 出 A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

8、 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 另有三個(gè)附加的控制端第9頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二74LS138譯碼器的邏輯符號(hào) 在S1=1， =0時(shí)，輸出信號(hào) 才取決于輸入信號(hào)A2、 A1、 A0的組合。 當(dāng)S1=0時(shí)，無(wú)論其他輸入信號(hào)是什么，輸出都是高電平，即無(wú)效信號(hào)。 為高電平時(shí)，輸出也都是無(wú)效信號(hào)。 三點(diǎn)說(shuō)明：第10頁(yè)，共24頁(yè)，2022年

9、，5月20日，20點(diǎn)29分，星期二例：用兩片3-8線譯碼器74LS138構(gòu)成4-16線譯碼器，電路如圖4.7所示。 電路中，當(dāng)D=0時(shí)，片（2）被禁止，片（1）工作，這時(shí)將DCBA的 00000111 這 8 個(gè)代碼譯成片（1） 8 個(gè)低電平信號(hào)輸出。 當(dāng)D=1時(shí)，片（1）被禁止，片（2）工作，這時(shí)則將DCBA的 10001111 這 8 個(gè)代碼譯成片（2） 8 個(gè)低電平信號(hào)輸出。由此，片（1）、（2）便構(gòu)成了416線譯碼器。CBAD第11頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二例4.1 用全譯碼器實(shí)現(xiàn)邏輯函數(shù)解 （1）全譯碼器的輸出為輸入變量的相應(yīng)最小項(xiàng)之非，故先將邏輯函數(shù)

10、式 f 寫(xiě)成最小項(xiàng)之反的形式。由摩根定理（2）f 有三個(gè)變量，因而選用三變量譯碼器。（3）變量C、B、A 分別接三變量譯碼器的C、B、A 端，則上式變?yōu)椋簣D4.18是用三變量譯碼器74LS138實(shí)現(xiàn)以上函數(shù)的邏輯圖。圖4.1874LS138 3-8譯碼器 應(yīng)用1實(shí)現(xiàn)邏輯函數(shù)第12頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二 例如：要將輸入信號(hào)序列00100100 分配到Y(jié)0 通道輸出。 在圖中，如果D輸入的是時(shí)鐘脈沖，則由地址碼的狀態(tài)將該時(shí)鐘脈沖分配到Y(jié)0Y7的某一個(gè)輸出端，從而構(gòu)成時(shí)鐘脈沖分配器。74LS138 3-8譯碼器 應(yīng)用2數(shù)據(jù)分配器或時(shí)鐘分配器第13頁(yè)，共24頁(yè)，20

11、22年，5月20日，20點(diǎn)29分，星期二譯碼器的應(yīng)用3譯碼器作地址譯碼器圖4.16 四輸入變量譯碼器用于存儲(chǔ)器的地址譯碼 實(shí)現(xiàn)微機(jī)系統(tǒng)中存儲(chǔ)器或輸入/輸出接口芯片的地址譯碼是譯碼器的一個(gè)典型用途。 圖4.16所示是四輸入變量譯碼器用于半導(dǎo)體只讀存儲(chǔ)器地址譯碼的一個(gè)實(shí)例。 圖中，譯碼器的輸出用來(lái)控制存儲(chǔ)器的片選端,而譯碼器的輸出信號(hào)取決于高位地址碼A5A8。A5A8四位地址有16個(gè)輸出信號(hào)，利用這些輸出信號(hào)從16片存儲(chǔ)器中選用一片，再由低位地址碼A0A4從被選片中選中一個(gè)字，從而讀出選中字的內(nèi)容。第14頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二2. 二十進(jìn)制譯碼器 將4位二十進(jìn)制

12、代碼翻譯成1位十進(jìn)制數(shù)字的電路就是二十進(jìn)制譯碼器，又稱為BCD十進(jìn)制譯碼器。 數(shù)字輸 入輸 出A3A2A1A001234567890 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1

13、 1 0 11 1 1 1 1 1 1 1 1 0無(wú)效1 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 174LS42譯碼器功能表Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 由功能表可知，該譯碼器有4個(gè)輸入端A3A2A1A0，并且按8421BCD編碼輸入數(shù)據(jù)。 它有10個(gè)輸出端，分別與十進(jìn)制數(shù)09相對(duì)應(yīng)，低電平有效。對(duì)于某

14、個(gè)8421BCD碼的輸入，相應(yīng)的輸出端為低電平，其他輸出端為高電平。當(dāng)輸入的二進(jìn)制數(shù)超過(guò)BCD碼時(shí)，所有輸出端都輸出高電平，呈無(wú)效狀態(tài)。74LS42二十進(jìn)制譯碼器的邏輯圖所示。第15頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二（1）七段顯示譯碼器3. 字符顯示譯碼器 七段LED(Light Emitting Diode)數(shù)碼顯示器的顯示原理:cabdefgdp a b c d e f gGNDGNDdp共陰極aR 8bcdefgdpVccVcc第16頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二 c d eGNDdpabcdefdp a b f gGNDR= 1K5V

15、直流電源cabdefgdp a b c d e f gGNDGNDdp第17頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二 c d eGNDdpabcdefdp a b f gGNDR= 1Kcabdefgdp a b c d e f gGNDGNDdp5V直流電源顯示數(shù)字1第18頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二R5V直流電源RR顯示數(shù)字2 g f a b e d c dpcabdefgdpcabdefgdp a b c d e f gGNDGNDdp第19頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二R5V直流電源RRR顯示數(shù)字3 g f a

16、 b e d c dpcabdefgdpcabdefgdp a b c d e f gGNDGNDdp第20頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二00001000第21頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二 實(shí)訓(xùn)電路74LS147二十進(jìn)制(8421)優(yōu)先編碼器 74LS48與共陰極數(shù)碼管配合使用字符顯示譯碼器 七段顯示器實(shí)驗(yàn)中用的型號(hào)為WT5101BSD是共陰極數(shù)碼管由74LS48驅(qū)動(dòng) 第22頁(yè)，共24頁(yè)，2022年，5月20日，20點(diǎn)29分，星期二（4）LCD顯示電路 LCD液晶顯示器是當(dāng)今功耗最低的一種顯示器，因而特別適合于袖珍顯示器、低功耗便攜式計(jì)算機(jī)、儀器儀表等的應(yīng)用。圖4.13 一位七段LCD顯示器驅(qū)動(dòng)電路的邏輯圖 圖中信號(hào)AG是七段譯碼器輸出的每段信號(hào)電平。顯示驅(qū)動(dòng)信號(hào)Dfi一般為50Hz100Hz（數(shù)字鐘、表往往是32Hz或64Hz）的