中職電工電子技術(shù)及應(yīng)用第十章 數(shù)字電路教學(xué)課件

1、正版可修改PPT課件(中職）電工電子技術(shù)及應(yīng)用第十章 數(shù)字電路教學(xué)課件第十章 數(shù)字電路第一節(jié) 數(shù)字電路基礎(chǔ)知識(shí)第二節(jié) 邏輯門(mén)電路第三節(jié) 觸發(fā)器第四節(jié) 計(jì)數(shù)器第五節(jié) 譯碼及顯示電路第六節(jié) 數(shù)/模和模/數(shù)轉(zhuǎn)換第一節(jié) 數(shù)字電路基礎(chǔ)知識(shí)一、數(shù)制1.二進(jìn)制數(shù) 二進(jìn)制數(shù)是用0和1兩個(gè)數(shù)碼按照一定規(guī)律排列來(lái)表示數(shù)值大小的，其計(jì)數(shù)規(guī)律是“逢二進(jìn)一”，它是以2為基數(shù)的計(jì)數(shù)體制 與十進(jìn)制數(shù)的表示方法相似，任意一個(gè)n位二進(jìn)制數(shù)正整數(shù)可展開(kāi)為下一頁(yè)第一節(jié) 數(shù)字電路基礎(chǔ)知識(shí)一、數(shù)制2.十進(jìn)數(shù) 十進(jìn)制數(shù)是用0-9十個(gè)數(shù)碼按照一定規(guī)律排列來(lái)表示數(shù)值大小的，數(shù)碼的個(gè)數(shù)為基數(shù)，十進(jìn)制數(shù)的計(jì)數(shù)規(guī)律是“逢十進(jìn)一”，故稱(chēng)為十進(jìn)制 任

2、何一個(gè)n位十進(jìn)制整數(shù)都可以寫(xiě)成3.八進(jìn)制數(shù) 在八進(jìn)制中，有0 -7八個(gè)數(shù)字符號(hào)，計(jì)數(shù)的基數(shù)為8，計(jì)數(shù)規(guī)律是“逢八進(jìn)一”，各位數(shù)的權(quán)是8的冪，n位八進(jìn)制正整數(shù)的表達(dá)式為下一頁(yè)上一頁(yè)第一節(jié) 數(shù)字電路基礎(chǔ)知識(shí)一、數(shù)制4.十六進(jìn)制 計(jì)數(shù)的基數(shù)為16,有十六個(gè)數(shù)字符號(hào):0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F。計(jì)數(shù)規(guī)律是“逢十六進(jìn)一”，n位十六進(jìn)制正整數(shù)的表達(dá)式為5.二-十進(jìn)制數(shù)的轉(zhuǎn)換 二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)的方法是:“按權(quán)展開(kāi)，取各位加權(quán)系數(shù)之和”下一頁(yè)上一頁(yè)第一節(jié) 數(shù)字電路基礎(chǔ)知識(shí)二、碼制 通常把表示文字、符號(hào)等信息的二進(jìn)制數(shù)碼稱(chēng)為代碼 建立這種代

3、碼與文字，符號(hào)或其他特定對(duì)象之間一對(duì)應(yīng)關(guān)系的過(guò)程，稱(chēng)為編碼。 由于在數(shù)字電路中經(jīng)常用到二進(jìn)制數(shù)碼，而人們更習(xí)慣于使用十進(jìn)制數(shù)碼，所以，常用四位二進(jìn)制數(shù)碼來(lái)表示一位十進(jìn)制數(shù)碼，稱(chēng)為二-十進(jìn)制編碼( Binary Coded Decimals System，簡(jiǎn)稱(chēng)BCD碼)，表10-1所示是8421BCD碼。上一頁(yè)返 回第二節(jié) 邏輯門(mén)電路一、與門(mén)電路 與邏輯關(guān)系是指當(dāng)幾個(gè)條件同時(shí)滿(mǎn)足時(shí)其結(jié)果才成立。 與邏輯關(guān)系可用邏輯表達(dá)式表示 Y=AB稱(chēng)為邏輯與(邏輯乘)。但應(yīng)注意這和普通代數(shù)中數(shù)的乘法運(yùn)算完全是兩回事，邏輯與運(yùn)算只有有限的兒種情況，即 00=0 01=0 10=0 11=1與邏輯門(mén)電路可以用如圖

4、10-4所示的符號(hào)表示下一頁(yè)第二節(jié) 邏輯門(mén)電路二、或門(mén)電路 或邏輯關(guān)系是指在幾個(gè)條件中，只要其中一個(gè)得到滿(mǎn)足結(jié)果就成立。 或邏輯用邏輯表達(dá)式表示如下 Y=A+B 邏輯或運(yùn)算有以下幾種情況 0+0=0 0+1=1 1+0=1 1+1=1 或邏輯門(mén)電路的邏輯符號(hào)圖見(jiàn)圖10-7 下一頁(yè)上一頁(yè)第二節(jié) 邏輯門(mén)電路三、非門(mén)電路非邏輯關(guān)系是指結(jié)果與條件相反，也稱(chēng)邏輯反非邏輯關(guān)系的邏輯表達(dá)式為它的運(yùn)算只有兩種情況非門(mén)邏輯符號(hào)見(jiàn)圖10-10下一頁(yè)上一頁(yè)第二節(jié) 邏輯門(mén)電路四、復(fù)合門(mén)電路 最常見(jiàn)的這類(lèi)復(fù)合邏輯有與非、或非、與或非、異或、同或等。與非門(mén)電路是與門(mén)和非門(mén)的組合，其邏輯表達(dá)式為與非門(mén)邏輯狀態(tài)表見(jiàn)表10-5

5、，邏輯符號(hào)圖見(jiàn)圖10-11或非門(mén)電路是或門(mén)和非門(mén)的組合，其邏輯表達(dá)式為或非門(mén)邏輯狀態(tài)表見(jiàn)表10-6，邏輯符號(hào)圖見(jiàn)圖10-12下一頁(yè)上一頁(yè)第二節(jié) 邏輯門(mén)電路四、復(fù)合門(mén)電路與或非門(mén)電路由與門(mén)、或門(mén)、非門(mén)組成，其邏輯表達(dá)式與或非門(mén)邏輯狀態(tài)表見(jiàn)表10 -7，邏輯符號(hào)圖見(jiàn)圖10-13 異或門(mén)電路的特點(diǎn)是兩個(gè)輸入端信號(hào)不同時(shí)輸出為1;輸入信號(hào)相同時(shí)輸出為0。它的邏輯表達(dá)式為異或門(mén)的邏輯狀態(tài)表見(jiàn)表10 -8，邏輯符號(hào)圖見(jiàn)圖10-14上一頁(yè)返 回第三節(jié) 觸發(fā)器一、JK觸發(fā)器 JK觸發(fā)器的結(jié)構(gòu)有多種，無(wú)論是何種結(jié)構(gòu)，其共同的特征是消除了輸入信號(hào)之間的約束關(guān)系，從而極大地提高了使用的靈活性。JK觸發(fā)器是一種功能最

6、齊全的觸發(fā)器，它的應(yīng)用很廣，其圖形符號(hào)見(jiàn)圖10-16。 表10 -9是JK觸發(fā)器的邏輯狀態(tài)表。JK觸發(fā)器的功能還可用方程表示如下下一頁(yè)第三節(jié) 觸發(fā)器二、D觸發(fā)器 D觸發(fā)器的符號(hào)見(jiàn)圖10-18，它只有一個(gè)同步輸入端D。圖形符號(hào)中CP端不標(biāo)注小圓圈，表明觸發(fā)器在時(shí)鐘脈沖上升沿觸發(fā)。觸發(fā)器的輸出決定于時(shí)鐘脈沖到來(lái)之前時(shí)D的狀態(tài)，其邏輯狀態(tài)表見(jiàn)表10-10，或用方程表示如下下一頁(yè)上一頁(yè)第三節(jié) 觸發(fā)器三、基本RS觸發(fā)器 基本RS觸發(fā)器由兩個(gè)集成與非門(mén)或者或非門(mén)各自的輸入、輸出端相互交叉耦合而成。圖10 -19(a)是由與非門(mén)構(gòu)成的基本RS觸發(fā)器。圖10 -19(b)是它的符號(hào) 表10-11和圖10-20

7、給出了基本RS觸發(fā)器輸入、輸出端的邏輯關(guān)系及工作波形下一頁(yè)上一頁(yè)第三節(jié) 觸發(fā)器四、同步RS觸發(fā)器 在基本RS觸發(fā)器的基礎(chǔ)上，再增加兩個(gè)與非門(mén)C和D(稱(chēng)為控制門(mén))，就構(gòu)成廠(chǎng)同步RS觸發(fā)器，見(jiàn)圖10-21(a) (1)當(dāng)異步輸入端 有效時(shí)( 或 時(shí))，觸發(fā)器不受CP的控制直接“置1”或“置0. (2)當(dāng)異步輸入端 無(wú)效( )時(shí)，CP控制觸發(fā)器的動(dòng)作 表10-12列出廠(chǎng)同步RS觸發(fā)器各輸入端信號(hào)與觸發(fā)器輸出之間的關(guān)系，圖10-22示出了同步RS觸發(fā)器的工作波形上一頁(yè)返 回第四節(jié) 計(jì)數(shù)器一、二進(jìn)制計(jì)數(shù)器 圖10-23是用JK觸發(fā)器組成的四位異步二進(jìn)制計(jì)數(shù)器，各觸發(fā)器的J=K=1，觸發(fā)器處于計(jì)數(shù)狀態(tài)。

8、首先，利用四個(gè)觸發(fā)器的 端，同時(shí)輸入一個(gè)負(fù)脈沖，使其全部置0，稱(chēng)為清零 當(dāng)?shù)谝粋€(gè)計(jì)數(shù)脈沖到來(lái)時(shí)，其下降沿觸發(fā)F1翻轉(zhuǎn)，Q1由01，計(jì)數(shù)器的狀態(tài)為Q4Q3Q2Q1=0001，相當(dāng)于十進(jìn)制數(shù)的1 當(dāng)?shù)诙€(gè)計(jì)數(shù)脈沖到來(lái)時(shí)，其下降沿觸發(fā)F1翻轉(zhuǎn)，Q1由10,計(jì)數(shù)器的狀態(tài)為Q4Q3Q2Q1=0010，相當(dāng)于十進(jìn)制數(shù)的2 依此類(lèi)推，隨著計(jì)數(shù)脈沖逐一輸入F1，后面的觸發(fā)器將依次翻轉(zhuǎn)，前一位觸發(fā)器翻轉(zhuǎn)兩次即形成一個(gè)完整的進(jìn)位脈沖，使后一位翻轉(zhuǎn)一次。計(jì)數(shù)器中的狀態(tài)隨計(jì)數(shù)器脈沖的不斷輸入按遞增規(guī)律計(jì)數(shù)，故該觸發(fā)器又稱(chēng)為加法計(jì)數(shù)器，其工作狀態(tài)及波形圖見(jiàn)圖10-24 下一頁(yè)第四節(jié) 計(jì)數(shù)器二、十進(jìn)制計(jì)數(shù)器 二進(jìn)制計(jì)數(shù)器

9、結(jié)構(gòu)簡(jiǎn)單，但讀數(shù)不習(xí)慣，所以在有些場(chǎng)合采用十進(jìn)制計(jì)數(shù)器較為方便前面已經(jīng)講過(guò)最常用的8421編碼方式，是取四位二進(jìn)制數(shù)的前十種組合“0000-1001”來(lái)表示十進(jìn)制數(shù)的。09十個(gè)數(shù)碼的，這樣便可用四位二進(jìn)制計(jì)數(shù)器從0計(jì)到9(從0000到1001)之后，越過(guò)其后6種狀態(tài)，直接恢復(fù)到0(即0000)，并向上發(fā)出進(jìn)位脈沖，構(gòu)成一個(gè)十進(jìn)制計(jì)數(shù)器。 依據(jù)上述思想組成的十進(jìn)制計(jì)數(shù)器如圖10 -25所示。 從圖中可見(jiàn)，計(jì)數(shù)器輸出端Q4和Q2接到一個(gè)與非門(mén)的輸入端，這個(gè)與非門(mén)稱(chēng)為反饋與非門(mén)，它的輸出端接到所有觸發(fā)器的置0端 ，即 上一頁(yè)返 回第五節(jié) 譯碼及顯示電路一、常用顯示器件1.液晶顯示器(LCD) 液晶是

10、一種既有液體流動(dòng)性又有晶體光學(xué)特性的有機(jī)化合物。液晶顯示器的結(jié)構(gòu)見(jiàn)圖10-282.半導(dǎo)體數(shù)碼管(LED ) 用七個(gè)條形發(fā)光二極管，組成七段筆畫(huà)數(shù)碼字形就構(gòu)成了半導(dǎo)體數(shù)碼管，如圖10-29(a)所示。 LED中的一七個(gè)發(fā)光二極管有共陽(yáng)極和共陰極兩種接法，如圖10-29 (b)所示。因此相應(yīng)地需要低電平和高電平分別去馭動(dòng)。下一頁(yè)第五節(jié) 譯碼及顯示電路二、譯碼及顯示電路 圖10-30是一位十進(jìn)制計(jì)數(shù)器的譯碼、顯示電路框圖 把譯碼器輸入與輸出信號(hào)的關(guān)系列表進(jìn)行比較，見(jiàn)表10-14上一頁(yè)返 回第六節(jié) 數(shù)/模和模/數(shù)轉(zhuǎn)換一、A/D轉(zhuǎn)換器 A/D轉(zhuǎn)換器是用以將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的電路。 輸入的模擬信號(hào)是

11、連續(xù)變化的電壓或電流，通過(guò)A/D轉(zhuǎn)換后，輸出的數(shù)字代碼信號(hào)是在時(shí)間上不連續(xù)的信號(hào)，因此，在進(jìn)行A/D轉(zhuǎn)換時(shí)，需要在一個(gè)采樣時(shí)鐘信號(hào)控制下，按一定的時(shí)間間隔抽取模擬信號(hào)，稱(chēng)為采樣。為了正確無(wú)誤(不失真)地用采樣信號(hào)來(lái)反映輸入模擬信號(hào)的變化，必須滿(mǎn)足采樣頻率fs(采樣周期Ts的倒數(shù))大于或等于輸入模擬信號(hào)最高頻率分量的頻率fimax的2倍，即 這就是采樣定理，它規(guī)定廠(chǎng)A/D轉(zhuǎn)換頻率的下限。下一頁(yè)第六節(jié) 數(shù)/模和模/數(shù)轉(zhuǎn)換一、A/D轉(zhuǎn)換器 ADC0809是8位8路CMOS集成A/D轉(zhuǎn)換電路，共有28個(gè)端子，其引線(xiàn)排列如圖10-31所示。 ADC0809雖然可以輸入8路模擬信號(hào)，但某一時(shí)刻只能對(duì)其中一

12、路模擬輸入進(jìn)行轉(zhuǎn)換，當(dāng)ALE為低電平時(shí)，由ADD2 , ADD1, ADD0經(jīng)過(guò)譯碼選擇其中一路進(jìn)行轉(zhuǎn)換，選通關(guān)系見(jiàn)表10-15下一頁(yè)上一頁(yè)第六節(jié) 數(shù)/模和模/數(shù)轉(zhuǎn)換二、D/A轉(zhuǎn)換器 D/A轉(zhuǎn)換器接收數(shù)字信號(hào)，輸出一個(gè)與輸入數(shù)字量成正比的模擬電壓或電流。D/A轉(zhuǎn)換輸入數(shù)字量一般為n位二進(jìn)制代碼，并且需要一個(gè)參考電源UREF 表10-16是輸入數(shù)字量與輸出模擬電壓之間的對(duì)應(yīng)關(guān)系 n位D/A轉(zhuǎn)換器輸出電壓為 圖10-32是將DAC0832接為直通形式上一頁(yè)返 回表10-1 8421BCD碼編碼表返 回圖10-4 與門(mén)電路符號(hào)返 回圖10-7 或門(mén)電路符號(hào)返 回圖10-10 非門(mén)電路符號(hào)返 回表10

13、-5 與非門(mén)邏輯狀態(tài)返 回圖10-11 與非門(mén)電路符號(hào)返 回表10-6 或非門(mén)邏輯狀態(tài)返 回圖10-12 或非門(mén)電路符號(hào)返 回表10-7 與或非門(mén)邏輯狀態(tài)返 回圖10-13 與或非門(mén)電路符號(hào)返 回表10-8 異或門(mén)邏輯狀態(tài)返 回圖10-14 異或門(mén)電路符號(hào)返 回圖10-16 JK觸發(fā)器的符號(hào)返 回表10-9 JK觸發(fā)器的邏輯狀態(tài)返 回圖10-18 D觸發(fā)器的符號(hào)返 回表10-10 D觸發(fā)器的邏輯狀態(tài)返 回圖10-19 基本RS觸發(fā)器返 回表10-11 基本RS觸發(fā)器邏輯狀態(tài)返 回圖10-20 基本RS觸發(fā)器的工作波形返 回圖10-21 同步RS觸發(fā)器返 回表10-12 RS觸發(fā)器輸入與輸出信號(hào)間關(guān)系返 回圖10-22 同步RS觸發(fā)器的工作波形返 回圖10-23 四位異步二進(jìn)制計(jì)數(shù)器返 回圖10-24 四位二進(jìn)制計(jì)數(shù)器