數(shù)字電子技術(shù)-邏輯門電路課件

邏輯門電路邏輯門電路

引言實(shí)現(xiàn)邏輯函數(shù)的實(shí)際基本器件——集成邏輯門電路。掌握門電路的邏輯功能和熟悉它們的電氣特性，是學(xué)習(xí)數(shù)字邏輯的基本要求。本章分為兩個(gè)層次介紹，第一層次先介紹門電路的邏輯功能和應(yīng)用，基本開關(guān)器件（二極管、三極管、COMS）的開關(guān)特性，熟悉器件的外部特性。第二層次關(guān)注門電路內(nèi)部結(jié)構(gòu)、工作原理和電氣特性，對于數(shù)字系統(tǒng)設(shè)計(jì)來說，能保證系統(tǒng)工作正確和可靠。引言實(shí)現(xiàn)邏輯函數(shù)的實(shí)際基本器件——集成邏輯門電路

引言熟悉基本開關(guān)器件（二極管、三極管、COMS）的開關(guān)特性，這是門電路的工作基礎(chǔ)。在學(xué)習(xí)門電路時(shí)，注重門電路的邏輯功能和應(yīng)用，掌握常用器件類型的外部特性。對其內(nèi)部電路只作一般介紹。引言熟悉基本開關(guān)器件（二極管、三極管、COMS）數(shù)字電路中，高、低電平均是一個(gè)許可范圍。邏輯電平輸出高電平+VDD

VOH(min)VOL(max)

0

G1門vO范圍

vO

輸出低電平

輸入高電平VIH(min)

VIL(max)

+VDD

0

G2門vI范圍

輸入低電平

vI

vO

vI

驅(qū)動(dòng)門G1

負(fù)載門G2

1

1

正邏輯：高電平→邏輯1；低電平→邏輯0數(shù)字電路中，高、低電平均是一個(gè)許可范圍。邏輯電平輸出+VDD半導(dǎo)體二極管：最基本的開關(guān)元件。半導(dǎo)體二極管的理想開關(guān)特性在數(shù)字電路中最常用的是開關(guān)二極管?；咎匦裕簡蜗?qū)щ娦浴Ｍ饧诱螂妷骸獙?dǎo)通；外加反向電壓——截至符號(hào)：＋uD－正極負(fù)極1kΩ?5V5mA1kΩ-5VI=0實(shí)物圖半導(dǎo)體二極管：最基本的開關(guān)元件。半導(dǎo)體二極管的理想開關(guān)特性在(1)加正向電壓VF時(shí)，二極管導(dǎo)通，管壓降VD可忽略。二極管相當(dāng)于一個(gè)閉合的開關(guān)。二極管的靜態(tài)特性半導(dǎo)體二極管的理想開關(guān)特性(1)加正向電壓VF時(shí)，二極管導(dǎo)通，管壓降VD可忽略。二極管(2)加反向電壓VR時(shí)，二極管截止，反向電流IS可忽略。二極管相當(dāng)于一個(gè)斷開的開關(guān)。半導(dǎo)體二極管的理想開關(guān)特性uDiD0V理想二極管伏安特性(2)加反向電壓VR時(shí)，二極管截止，反向電流IS可忽略。二極實(shí)際的硅二極管正向?qū)〞r(shí)，存在一個(gè)0.7V的門檻電壓（鍺二極管為0.3V),其伏安特性曲線為：半導(dǎo)體二極管的實(shí)際開關(guān)特性uDiD0.7V實(shí)際硅二極管伏安特性UD=0.7V（無能源輸出）實(shí)際的硅二極管正向?qū)〞r(shí)，存在一個(gè)0.7V的門檻電壓（鍺二極

可見，二極管在電路中表現(xiàn)為一個(gè)受外加電壓vi控制的開關(guān)。當(dāng)外加電壓vi為一脈沖信號(hào)時(shí)，二極管將隨著脈沖電壓的變化在“開”態(tài)與“關(guān)”態(tài)之間轉(zhuǎn)換。這個(gè)轉(zhuǎn)換過程就是二極管開關(guān)的動(dòng)態(tài)特性。半導(dǎo)體二極管的開關(guān)特性用軟件演示二極管開關(guān)特性

二極管與門電路F=AB二極管與門電路F=AB二極管或門電路F=A+B二極管或門電路F=A+B半導(dǎo)體三極管的開關(guān)特性初步認(rèn)識(shí)三極管雙極型三極管（BJT）分類：根據(jù)制作結(jié)構(gòu)分為NPN型和PNP型；根據(jù)制作材料分為硅材料和鍺材料。三極管的三個(gè)極：發(fā)射極（e）、基極（b）、集電極（c）三極管有兩個(gè)PN結(jié)：發(fā)射結(jié)（ej）、集電結(jié)（cj）發(fā)射結(jié)集電結(jié)半導(dǎo)體三極管的開關(guān)特性初步認(rèn)識(shí)三極管雙極型三極管（BJT）分半導(dǎo)體三極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V＋－RbRc+VCCbce＋－截止?fàn)顟B(tài)飽和狀態(tài)三極管工作在開關(guān)狀態(tài)的等效電路vivivovo半導(dǎo)體三極管的開關(guān)特性＋－RbRc+VCCbce＋－＋＋－－三極管反相器工作狀況三極管反相器（非門）的工作情況輸入(A)輸出(F)VI（V）VO（V）0.3V5V5V0.3V50kΩ4.7kΩ+5VFA01輸入10輸出非邏輯真值表三極管反相器工作狀況三極管反相器（非門）的工作情況輸入(A)二極管與門/或門電路的缺點(diǎn)（1）在多個(gè)門串接使用時(shí)，會(huì)出現(xiàn)低電平偏離標(biāo)準(zhǔn)數(shù)值的情況。（2）負(fù)載能力差。0.7V1.4VRL二極管與門/或門電路的缺點(diǎn)（1）在多個(gè)門串接使用時(shí)，會(huì)出現(xiàn)低解決辦法：將二極管與門（或門）電路和三極管非門電路組合起來。F解決辦法：FDTL與非門電路工作原理：

（1）當(dāng)A、B、C全接為高電平5V時(shí)，二極管D1～D3都截止，而D4、D5和T導(dǎo)通，且T為飽和導(dǎo)通，VL=0.3V，即輸出低電平。（2）A、B、C中只要有一個(gè)為低電平0.3V時(shí)，則VP≈1V，從而使D4、D5和T都截止，VL=VCC=5V，即輸出高電平。所以該電路滿足與非邏輯關(guān)系，即：FDTL與非門電路工作原理：FDTL與非門電路工作原理：

（1）當(dāng)A、B、C全接為高電平5V時(shí)，二極管D1～D3都截止，而D4、D5和T導(dǎo)通，且T為飽和導(dǎo)通，VL=0.3V，即輸出低電平。（2）A、B、C中只要有一個(gè)為低電平0.3V時(shí)，則VP≈1V，從而使D4、D5和T都截止，VL=VCC=5V，即輸出高電平。所以該電路滿足與非邏輯關(guān)系，即：FDTL與非門電路工作原理：FTTL邏輯門電路引子：TTL邏輯門電路引子：TTL與非門的基本結(jié)構(gòu)TTL與非門的基本結(jié)構(gòu)TTL與非門的邏輯關(guān)系分析1、輸入全為高電平3.6V時(shí)。

T2、T3飽和導(dǎo)通，實(shí)現(xiàn)了與非門的邏輯功能之一：輸入全為高電平時(shí)，輸出為低電平。由于T2飽和導(dǎo)通，VC2=1V。T4和二極管D都截止。由于T3飽和導(dǎo)通，輸出電壓為：

VO=VCES3≈0.3VTTL與非門的邏輯關(guān)系分析1、輸入全為高電平3.6V時(shí)。實(shí)現(xiàn)該發(fā)射結(jié)導(dǎo)通，VB1=1V。T2、T3都截止。2、輸入有低電平0.3V

時(shí)。

實(shí)現(xiàn)了與非門的邏輯功能的另一方面：輸入有低電平時(shí)，輸出為高電平。忽略流過RC2的電流，VB4≈VCC=5V

。由于T4和D導(dǎo)通，所以：

VO≈VCC-VBE4-VD

=5-0.7-0.7=3.6（V）綜合上述兩種情況，該電路滿足與非的邏輯功能，即：該發(fā)射結(jié)導(dǎo)通，VB1=1V。T2、T3都截止。2、輸入有低電或非門或非門與或非門與或非門74LS00內(nèi)含4個(gè)2輸入與非門，74LS20內(nèi)含2個(gè)4輸入與非門。集成門電路舉例74LS00內(nèi)含4個(gè)2輸入與非門，74LS20內(nèi)含2個(gè)4輸入74LS04內(nèi)含6個(gè)反相器，74LS02內(nèi)含4個(gè)2輸入或非門。集成門電路舉例74LS04內(nèi)含6個(gè)反相器，集成門電路舉例74LS51內(nèi)含2個(gè)4-2輸入與或非門集成門電路舉例74LS51內(nèi)含2個(gè)4-2輸入與或非門集成門電路舉例TTL系列集成電路①74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時(shí)間tpd＝10ns，平均功耗P＝10mW。②74H：高速系列，是在74系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝6ns，平均功耗P＝22mW。③74S：肖特基系列，是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝3ns，平均功耗P＝19mW。④74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝9ns，平均功耗P＝2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。TTL系列集成電路①74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都TTL系列集成電路①74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時(shí)間tpd＝10ns，平均功耗P＝10mW。②74H：高速系列，是在74系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝6ns，平均功耗P＝22mW。③74S：肖特基系列，是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝3ns，平均功耗P＝19mW。④74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝9ns，平均功耗P＝2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。TTL系列集成電路①74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都⒈MOS管分類PMOS管:結(jié)構(gòu)簡單，工作速度低，負(fù)電源工作。NMOS管:工藝復(fù)雜，正電源工作。CMOS管:PMOS管和NMOS管組成互補(bǔ)電路。⒉

工作區(qū)TTL:截止放大飽和CMOS:截止飽和非飽和相當(dāng)開關(guān)電路:斷開接通CMOS門電路MOS是金屬-氧化物-半導(dǎo)體場效應(yīng)管的簡稱⒈MOS管分類PMOS管:結(jié)構(gòu)簡單，工作速度低，負(fù)電源工作VNDSGSDGVPPMOS管NMOS管VGS＜VTP時(shí)導(dǎo)通取:VTP=－2VVGS＞VTN時(shí)導(dǎo)通取:VTN=2V即:|VGS|

＞|VTP|=

2V

時(shí)導(dǎo)通MOS管的開關(guān)特性柵極源極漏極VNDSGSDGVPPMOS管NMOS管VGS＜VTP時(shí)導(dǎo)NMOS管驅(qū)動(dòng)管PMOS管負(fù)載管CMOS反相器VDDAFSPDNGPVPVNDPSNGN漏極相連做輸出端PMOS管的襯底總是接到電路的最高電位NMOS管的襯底總是接到電路的最低電位柵極相連做輸入端⒈電路NMOS管驅(qū)動(dòng)管PMOS管負(fù)載管CMOS反相器VDDAFSPA=1導(dǎo)通截止V０=0V即F＝0VDDAFVPVN工作原理設(shè)VDD＝10V，A＝1時(shí)，VA＝10VA＝0時(shí)，VA＝0VVgsP=0VVgsN=10VCMOS反相器A=1導(dǎo)通截止V０=0VVDDAFVPVN工作原理設(shè)VDD＝A=0截止導(dǎo)通V０=10V即F＝1VDDAFVPVN設(shè)VDD＝10V，A＝1時(shí)，VA＝10VA＝0時(shí)，VA＝0VVgsP=－10

VVgsN=0

VAVPVN

F

0導(dǎo)通截止11截止導(dǎo)通0

結(jié)論：CMOS反相器A=0截止導(dǎo)通V０=10VVDDAFVPVN設(shè)VDD＝10VCMOS與非門VDDVP2VP1VN2VN1ABFCMOS與非門電路負(fù)載管并聯(lián)驅(qū)動(dòng)管串聯(lián)CMOS與非門VDDVP2VP1VN2VN1ABFCMOS與VDDVP2VP1VN2VN1ABFA=0,B=0:設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0VVgsP1=VgsP2=－10VVgsN1=VgsN2=0VVN1、VN2：截止VP1、VP2：導(dǎo)通F=1001VDDVP2VP1VN2VN1ABFA=0,B=0:設(shè)VDDVDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0V011A=0,B=0:VN1、VN2：截止VP1、VP2：導(dǎo)通F=1A=0,B=1:VN2、VP1：截止VN1、VP2：導(dǎo)通F=1VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝BVDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0VA=0,B=0:VN1、VN2：截止VP1、VP2：導(dǎo)通F=1A=0,B=1:VN1、VP2：截止VP1、VN2：導(dǎo)通F=1101A=1,B=0:VP2、VN1：截止VN2、VP1：導(dǎo)通F=1VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝BVDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0V110A=1,B=1:VP1、VP2：截止VN1、VN2：導(dǎo)通F=0A=0,B=0:VN1、VN2：截止VP1、VP2：導(dǎo)通F=1A=0,B=1:VN1、VP2：截止VP1、VN2：導(dǎo)通F=1A=1,B=0:VP2、VN1：截止VN2、VP1：導(dǎo)通F=1VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝BCMOS或非門電路：VDDVP2VP1VN2VN1ABF負(fù)載管串聯(lián)驅(qū)動(dòng)管并聯(lián)CMOS或非門電路：VDDVP2VP1VN2VN1ABF負(fù)載VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0VA=0,B=0:VP1、VP2：導(dǎo)通F=1VN1、VN2：截止VgsN1=VgsN2=0VVgsP1=VgsP2=－10V001VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝BVDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0VA=0,B=0:VP1、VP2：導(dǎo)通F=1VN1、VN2：截止010A=0,B=1:VN1、VP2：截止VP1、VN2：導(dǎo)通F=0VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝BVDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0V100A=0,B=0:VP1、VP2：導(dǎo)通F=1VN1、VN2：截止A=0,B=1:VN1、VP2：截止VP1、VN2：導(dǎo)通F=0A=1,B=0:F=0VP1、VN2：截止VN1、VP2：導(dǎo)通VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝BVDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0V110A=0,B=0:VP1、VP2：導(dǎo)通F=1VN1、VN2：截止A=0,B=1:VN1、VP2：截止VP1、VN2：導(dǎo)通F=0A=1,B=0:F=0VP1、VN2：截止VN1、VP2：導(dǎo)通A=1,B=0:VP1、VN2：截止VN1、VP2：導(dǎo)通F=0VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝B邏輯關(guān)系:ABVP1

VP2

VN1

VN2F00導(dǎo)通導(dǎo)通截止截止

101導(dǎo)通截止截止導(dǎo)通010截止導(dǎo)通導(dǎo)通截止011截止截止導(dǎo)通導(dǎo)通

0負(fù)載管驅(qū)動(dòng)管CMOS或非門邏輯關(guān)系:ABVP1VPTTL門使用注意事項(xiàng)一、電源電壓及電源干擾的消除電源電壓的變化對54系列應(yīng)滿足5v±10%。對74系列應(yīng)滿足5v±5%的要求。二、輸出端的連接：避免“線與”連接三、閑置輸入端的處理（1）對于與非門的閑置輸入端可直接接電源電壓VCC，或通過1～10kΩ的電阻接電源VCC。（2）如前級(jí)驅(qū)動(dòng)能力允許時(shí)，可將閑置輸入端與有用輸入端并聯(lián)使用。

（3）在外界干擾很小時(shí)，與非門的閑置輸入端可以剪斷或懸空，但不允許接

開路長線，以免引入干擾而產(chǎn)生邏輯錯(cuò)誤。

（4）或非門不使用的閑置輸入端應(yīng)接地，對與或非門中不使用的與門至少有一個(gè)輸入端接地。TTL門使用注意事項(xiàng)一、電源電壓及電源干擾的消除二、輸出端的二、閑置輸入端的處理1、閑置輸入端不允許懸空。2、對于與門和與非門，閑置輸入端應(yīng)接正電源或高電平；對于或門和或非門，閑置輸入端應(yīng)接地或低電平。3、閑置輸入端不宜與使用輸入端并聯(lián)使用，因?yàn)檫@樣會(huì)增大輸入電容。從而使電路的工作速度下降。但在工作速度很低的情況下，允許輸入端并聯(lián)使用。一、電源電壓

1、CMOS電路的電源電壓極性不可接反，否則，可能會(huì)造成電路永久性失效。

2、CC400系列的電源電壓可在3~15V的范圍內(nèi)選擇，但最大不允許超過極限值18V。電源電壓選擇得越高，抗干擾能力越強(qiáng)。

3、高速CMOS電路，HC系列的電源電壓可在2~6V的范圍內(nèi)選用，HCT系列的電源電壓在4.5~5.5V的范圍內(nèi)選用。但最大不允許超過極限值7V。4、在進(jìn)行CMOS電路實(shí)驗(yàn)，或?qū)MOS數(shù)字系統(tǒng)進(jìn)行調(diào)試、測量時(shí)，應(yīng)先接入直流電源，后接信號(hào)源；使用結(jié)束時(shí)，應(yīng)先關(guān)信號(hào)源，后關(guān)直流電源。CMOS門的使用注意事項(xiàng)二、閑置輸入端的處理一、電源電壓CMOS門的使用注意事項(xiàng)四、其他注意事項(xiàng)

1、焊接時(shí)，電烙鐵必須接地良好，必要時(shí)，可將電烙鐵的電源插頭拔下，利用余熱焊接。

2、集成電路在存放和運(yùn)輸時(shí)，應(yīng)放在導(dǎo)電容器或金屬容器內(nèi)。

3、組裝、調(diào)試時(shí)，應(yīng)使所有的儀表、工作臺(tái)等有良好的接地。三、輸出端的連接

1、輸出端不允許直接與電源或地相連。因?yàn)殡娐返妮敵黾?jí)通常為CMOS反相器結(jié)構(gòu)，這會(huì)使輸出級(jí)的NMOS管或PMOS管可能因電流過大而損壞。

2、為提高電路的驅(qū)動(dòng)能力，可將同一集成芯片上相同門電路的輸入端、輸出端并聯(lián)使用。

3、當(dāng)CMOS電路輸出端接大容量的負(fù)載電容時(shí)，流過管子的電流很大，有可能使管子損壞。因此，需在輸出端和電容之間串接一個(gè)限流電阻，以保證流過管子的電流不超過允許值。CMOS門的使用注意事項(xiàng)四、其他注意事項(xiàng)三、輸出端的連接CMOS門的使二極管圖片二極管圖片三極管圖片三極管圖片邏輯門電路邏輯門電路

引言實(shí)現(xiàn)邏輯函數(shù)的實(shí)際基本器件——集成邏輯門電路。掌握門電路的邏輯功能和熟悉它們的電氣特性，是學(xué)習(xí)數(shù)字邏輯的基本要求。本章分為兩個(gè)層次介紹，第一層次先介紹門電路的邏輯功能和應(yīng)用，基本開關(guān)器件（二極管、三極管、COMS）的開關(guān)特性，熟悉器件的外部特性。第二層次關(guān)注門電路內(nèi)部結(jié)構(gòu)、工作原理和電氣特性，對于數(shù)字系統(tǒng)設(shè)計(jì)來說，能保證系統(tǒng)工作正確和可靠。引言實(shí)現(xiàn)邏輯函數(shù)的實(shí)際基本器件——集成邏輯門電路

引言熟悉基本開關(guān)器件（二極管、三極管、COMS）的開關(guān)特性，這是門電路的工作基礎(chǔ)。在學(xué)習(xí)門電路時(shí)，注重門電路的邏輯功能和應(yīng)用，掌握常用器件類型的外部特性。對其內(nèi)部電路只作一般介紹。引言熟悉基本開關(guān)器件（二極管、三極管、COMS）數(shù)字電路中，高、低電平均是一個(gè)許可范圍。邏輯電平輸出高電平+VDD

VOH(min)VOL(max)

0

G1門vO范圍

vO

輸出低電平

輸入高電平VIH(min)

VIL(max)

+VDD

0

G2門vI范圍

輸入低電平

vI

vO

vI

驅(qū)動(dòng)門G1

負(fù)載門G2

1

1

正邏輯：高電平→邏輯1；低電平→邏輯0數(shù)字電路中，高、低電平均是一個(gè)許可范圍。邏輯電平輸出+VDD半導(dǎo)體二極管：最基本的開關(guān)元件。半導(dǎo)體二極管的理想開關(guān)特性在數(shù)字電路中最常用的是開關(guān)二極管?；咎匦裕簡蜗?qū)щ娦浴Ｍ饧诱螂妷骸獙?dǎo)通；外加反向電壓——截至符號(hào)：＋uD－正極負(fù)極1kΩ?5V5mA1kΩ-5VI=0實(shí)物圖半導(dǎo)體二極管：最基本的開關(guān)元件。半導(dǎo)體二極管的理想開關(guān)特性在(1)加正向電壓VF時(shí)，二極管導(dǎo)通，管壓降VD可忽略。二極管相當(dāng)于一個(gè)閉合的開關(guān)。二極管的靜態(tài)特性半導(dǎo)體二極管的理想開關(guān)特性(1)加正向電壓VF時(shí)，二極管導(dǎo)通，管壓降VD可忽略。二極管(2)加反向電壓VR時(shí)，二極管截止，反向電流IS可忽略。二極管相當(dāng)于一個(gè)斷開的開關(guān)。半導(dǎo)體二極管的理想開關(guān)特性uDiD0V理想二極管伏安特性(2)加反向電壓VR時(shí)，二極管截止，反向電流IS可忽略。二極實(shí)際的硅二極管正向?qū)〞r(shí)，存在一個(gè)0.7V的門檻電壓（鍺二極管為0.3V),其伏安特性曲線為：半導(dǎo)體二極管的實(shí)際開關(guān)特性uDiD0.7V實(shí)際硅二極管伏安特性UD=0.7V（無能源輸出）實(shí)際的硅二極管正向?qū)〞r(shí)，存在一個(gè)0.7V的門檻電壓（鍺二極

可見，二極管在電路中表現(xiàn)為一個(gè)受外加電壓vi控制的開關(guān)。當(dāng)外加電壓vi為一脈沖信號(hào)時(shí)，二極管將隨著脈沖電壓的變化在“開”態(tài)與“關(guān)”態(tài)之間轉(zhuǎn)換。這個(gè)轉(zhuǎn)換過程就是二極管開關(guān)的動(dòng)態(tài)特性。半導(dǎo)體二極管的開關(guān)特性用軟件演示二極管開關(guān)特性

二極管與門電路F=AB二極管與門電路F=AB二極管或門電路F=A+B二極管或門電路F=A+B半導(dǎo)體三極管的開關(guān)特性初步認(rèn)識(shí)三極管雙極型三極管（BJT）分類：根據(jù)制作結(jié)構(gòu)分為NPN型和PNP型；根據(jù)制作材料分為硅材料和鍺材料。三極管的三個(gè)極：發(fā)射極（e）、基極（b）、集電極（c）三極管有兩個(gè)PN結(jié)：發(fā)射結(jié)（ej）、集電結(jié)（cj）發(fā)射結(jié)集電結(jié)半導(dǎo)體三極管的開關(guān)特性初步認(rèn)識(shí)三極管雙極型三極管（BJT）分半導(dǎo)體三極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性半導(dǎo)體三極管的開關(guān)特性＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V＋－RbRc+VCCbce＋－截止?fàn)顟B(tài)飽和狀態(tài)三極管工作在開關(guān)狀態(tài)的等效電路vivivovo半導(dǎo)體三極管的開關(guān)特性＋－RbRc+VCCbce＋－＋＋－－三極管反相器工作狀況三極管反相器（非門）的工作情況輸入(A)輸出(F)VI（V）VO（V）0.3V5V5V0.3V50kΩ4.7kΩ+5VFA01輸入10輸出非邏輯真值表三極管反相器工作狀況三極管反相器（非門）的工作情況輸入(A)二極管與門/或門電路的缺點(diǎn)（1）在多個(gè)門串接使用時(shí)，會(huì)出現(xiàn)低電平偏離標(biāo)準(zhǔn)數(shù)值的情況。（2）負(fù)載能力差。0.7V1.4VRL二極管與門/或門電路的缺點(diǎn)（1）在多個(gè)門串接使用時(shí)，會(huì)出現(xiàn)低解決辦法：將二極管與門（或門）電路和三極管非門電路組合起來。F解決辦法：FDTL與非門電路工作原理：

（1）當(dāng)A、B、C全接為高電平5V時(shí)，二極管D1～D3都截止，而D4、D5和T導(dǎo)通，且T為飽和導(dǎo)通，VL=0.3V，即輸出低電平。（2）A、B、C中只要有一個(gè)為低電平0.3V時(shí)，則VP≈1V，從而使D4、D5和T都截止，VL=VCC=5V，即輸出高電平。所以該電路滿足與非邏輯關(guān)系，即：FDTL與非門電路工作原理：FDTL與非門電路工作原理：

（1）當(dāng)A、B、C全接為高電平5V時(shí)，二極管D1～D3都截止，而D4、D5和T導(dǎo)通，且T為飽和導(dǎo)通，VL=0.3V，即輸出低電平。（2）A、B、C中只要有一個(gè)為低電平0.3V時(shí)，則VP≈1V，從而使D4、D5和T都截止，VL=VCC=5V，即輸出高電平。所以該電路滿足與非邏輯關(guān)系，即：FDTL與非門電路工作原理：FTTL邏輯門電路引子：TTL邏輯門電路引子：TTL與非門的基本結(jié)構(gòu)TTL與非門的基本結(jié)構(gòu)TTL與非門的邏輯關(guān)系分析1、輸入全為高電平3.6V時(shí)。

T2、T3飽和導(dǎo)通，實(shí)現(xiàn)了與非門的邏輯功能之一：輸入全為高電平時(shí)，輸出為低電平。由于T2飽和導(dǎo)通，VC2=1V。T4和二極管D都截止。由于T3飽和導(dǎo)通，輸出電壓為：

VO=VCES3≈0.3VTTL與非門的邏輯關(guān)系分析1、輸入全為高電平3.6V時(shí)。實(shí)現(xiàn)該發(fā)射結(jié)導(dǎo)通，VB1=1V。T2、T3都截止。2、輸入有低電平0.3V

時(shí)。

實(shí)現(xiàn)了與非門的邏輯功能的另一方面：輸入有低電平時(shí)，輸出為高電平。忽略流過RC2的電流，VB4≈VCC=5V

。由于T4和D導(dǎo)通，所以：

VO≈VCC-VBE4-VD

=5-0.7-0.7=3.6（V）綜合上述兩種情況，該電路滿足與非的邏輯功能，即：該發(fā)射結(jié)導(dǎo)通，VB1=1V。T2、T3都截止。2、輸入有低電或非門或非門與或非門與或非門74LS00內(nèi)含4個(gè)2輸入與非門，74LS20內(nèi)含2個(gè)4輸入與非門。集成門電路舉例74LS00內(nèi)含4個(gè)2輸入與非門，74LS20內(nèi)含2個(gè)4輸入74LS04內(nèi)含6個(gè)反相器，74LS02內(nèi)含4個(gè)2輸入或非門。集成門電路舉例74LS04內(nèi)含6個(gè)反相器，集成門電路舉例74LS51內(nèi)含2個(gè)4-2輸入與或非門集成門電路舉例74LS51內(nèi)含2個(gè)4-2輸入與或非門集成門電路舉例TTL系列集成電路①74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時(shí)間tpd＝10ns，平均功耗P＝10mW。②74H：高速系列，是在74系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝6ns，平均功耗P＝22mW。③74S：肖特基系列，是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝3ns，平均功耗P＝19mW。④74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝9ns，平均功耗P＝2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。TTL系列集成電路①74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都TTL系列集成電路①74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型電路與非門的平均傳輸時(shí)間tpd＝10ns，平均功耗P＝10mW。②74H：高速系列，是在74系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝6ns，平均功耗P＝22mW。③74S：肖特基系列，是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝3ns，平均功耗P＝19mW。④74LS：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時(shí)間tpd＝9ns，平均功耗P＝2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。TTL系列集成電路①74：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都⒈MOS管分類PMOS管:結(jié)構(gòu)簡單，工作速度低，負(fù)電源工作。NMOS管:工藝復(fù)雜，正電源工作。CMOS管:PMOS管和NMOS管組成互補(bǔ)電路。⒉

工作區(qū)TTL:截止放大飽和CMOS:截止飽和非飽和相當(dāng)開關(guān)電路:斷開接通CMOS門電路MOS是金屬-氧化物-半導(dǎo)體場效應(yīng)管的簡稱⒈MOS管分類PMOS管:結(jié)構(gòu)簡單，工作速度低，負(fù)電源工作VNDSGSDGVPPMOS管NMOS管VGS＜VTP時(shí)導(dǎo)通取:VTP=－2VVGS＞VTN時(shí)導(dǎo)通取:VTN=2V即:|VGS|

＞|VTP|=

2V

時(shí)導(dǎo)通MOS管的開關(guān)特性柵極源極漏極VNDSGSDGVPPMOS管NMOS管VGS＜VTP時(shí)導(dǎo)NMOS管驅(qū)動(dòng)管PMOS管負(fù)載管CMOS反相器VDDAFSPDNGPVPVNDPSNGN漏極相連做輸出端PMOS管的襯底總是接到電路的最高電位NMOS管的襯底總是接到電路的最低電位柵極相連做輸入端⒈電路NMOS管驅(qū)動(dòng)管PMOS管負(fù)載管CMOS反相器VDDAFSPA=1導(dǎo)通截止V０=0V即F＝0VDDAFVPVN工作原理設(shè)VDD＝10V，A＝1時(shí)，VA＝10VA＝0時(shí)，VA＝0VVgsP=0VVgsN=10VCMOS反相器A=1導(dǎo)通截止V０=0VVDDAFVPVN工作原理設(shè)VDD＝A=0截止導(dǎo)通V０=10V即F＝1VDDAFVPVN設(shè)VDD＝10V，A＝1時(shí)，VA＝10VA＝0時(shí)，VA＝0VVgsP=－10

VVgsN=0

VAVPVN

F

0導(dǎo)通截止11截止導(dǎo)通0

結(jié)論：CMOS反相器A=0截止導(dǎo)通V０=10VVDDAFVPVN設(shè)VDD＝10VCMOS與非門VDDVP2VP1VN2VN1ABFCMOS與非門電路負(fù)載管并聯(lián)驅(qū)動(dòng)管串聯(lián)CMOS與非門VDDVP2VP1VN2VN1ABFCMOS與VDDVP2VP1VN2VN1ABFA=0,B=0:設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0VVgsP1=VgsP2=－10VVgsN1=VgsN2=0VVN1、VN2：截止VP1、VP2：導(dǎo)通F=1001VDDVP2VP1VN2VN1ABFA=0,B=0:設(shè)VDDVDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0V011A=0,B=0:VN1、VN2：截止VP1、VP2：導(dǎo)通F=1A=0,B=1:VN2、VP1：截止VN1、VP2：導(dǎo)通F=1VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝BVDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0VA=0,B=0:VN1、VN2：截止VP1、VP2：導(dǎo)通F=1A=0,B=1:VN1、VP2：截止VP1、VN2：導(dǎo)通F=1101A=1,B=0:VP2、VN1：截止VN2、VP1：導(dǎo)通F=1VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝BVDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0V110A=1,B=1:VP1、VP2：截止VN1、VN2：導(dǎo)通F=0A=0,B=0:VN1、VN2：截止VP1、VP2：導(dǎo)通F=1A=0,B=1:VN1、VP2：截止VP1、VN2：導(dǎo)通F=1A=1,B=0:VP2、VN1：截止VN2、VP1：導(dǎo)通F=1VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝BCMOS或非門電路：VDDVP2VP1VN2VN1ABF負(fù)載管串聯(lián)驅(qū)動(dòng)管并聯(lián)CMOS或非門電路：VDDVP2VP1VN2VN1ABF負(fù)載VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0VA=0,B=0:VP1、VP2：導(dǎo)通F=1VN1、VN2：截止VgsN1=VgsN2=0VVgsP1=VgsP2=－10V001VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝BVDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0VA=0,B=0:VP1、VP2：導(dǎo)通F=1VN1、VN2：截止010A=0,B=1:VN1、VP2：截止VP1、VN2：導(dǎo)通F=0VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝BVDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝B＝1時(shí)，VA＝VB＝10VA＝B＝0時(shí)，VA＝VB＝0V100A=0,B=0:VP1、VP2：導(dǎo)通F=1VN1、VN2：截止A=0,B=1:VN1、VP2：截止VP1、VN2：導(dǎo)通F=0A=1,B=0:F=0VP1、VN2：截止VN1、VP2：導(dǎo)通VDDVP2VP1VN2VN1ABF設(shè)VDD＝10V，A＝BVDDVP2VP1