差分信號詳解

差分信號詳解時間:2006-09-08

來源:

作者:

點擊：9788

字體大小:【大中小】差分信號（DifferentialSignal）

轉(zhuǎn)自EDN，對差分信號理解得比較的文章，供大家參考

差分信號（DifferentialSignal）在高速電路設(shè)計中的應(yīng)用越來越廣泛，電路中最關(guān)鍵的信號往往都要采用差分結(jié)構(gòu)設(shè)計，什么另它這么倍受青睞呢？在PCB設(shè)計中又如何能保證其良好的性能呢？

帶著這兩個問題，我們進(jìn)行下一部分的討論。何為差分信號？通俗地說，就是驅(qū)動端發(fā)送兩個等值、反相的信號，接收端通過比較這兩個電壓的差值來判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號的那一對走線就稱為差分走線。

差分信號和普通的單端信號走線相比，最明顯的優(yōu)勢體現(xiàn)在以下三個方面：a.抗干擾能力強(qiáng)，因為兩根差分走線之間的耦合很好，當(dāng)外界存在噪聲干擾時，幾乎是同時被耦合到兩條線上，而接收端關(guān)心的只是兩信號的差值，所以外界的共模噪聲可以被完全抵消。b.能有效抑制EMI，同樣的道理，由于兩根信號的極性相反，他們對外輻射的電磁場可以相互抵消，耦合的越緊密，泄放到外界的電磁能量越少。c.時序定位精確，由于差分信號的開關(guān)變化是位于兩個信號的交點，而不像普通單端信號依靠高低兩個閾值電壓判斷，因而受工藝，溫度的影響小，能降低時序上的誤差，同時也更適合于低幅度信號的電路。目前流行的LVDS（lowvoltagedifferentialsignaling）就是指這種小振幅差分信號技術(shù)。

對于PCB工程師來說，最關(guān)注的還是如何確保在實際走線中能完全發(fā)揮差分走線的這些優(yōu)勢。也許只要是接觸過Layout的人都會了解差分走線的一般要求，那就是“等長、等距”。等長是為了保證兩個差分信號時刻保持相反極性，減少共模分量；等距則主要是為了保證兩者差分阻抗一致，減少反射?！氨M量靠近原則”有時候也是差分走線的要求之一。但所有這些規(guī)則都不是用來生搬硬套的，不少工程師似乎還不了解高速差分信號傳輸?shù)谋举|(zhì)。下面重點討論一下PCB差分信號設(shè)計中幾個常見的誤區(qū)。

誤區(qū)一：認(rèn)為差分信號不需要地平面作為回流路徑，或者認(rèn)為差分走線彼此為對方提供回流途徑。造成這種誤區(qū)的原因是被表面現(xiàn)象迷惑，或者對高速信號傳輸?shù)臋C(jī)理認(rèn)識還不夠深入。差分電路對于類似地彈以及其它可能存在于電源和地平面上的噪音信號是不敏感的。地平面的部分回流抵消并不代表差分電路就不以參考平面作為信號返回路徑，其實在信號回流分析上，差分走線和普通的單端走線的機(jī)理是一致的，即高頻信號總是沿著電感最小的回路進(jìn)行回流，最大的區(qū)別在于差分線除了有對地的耦合之外，還存在相互之間的耦合，哪一種耦合強(qiáng)，那一種就成為主要的回流通路.在PCB電路設(shè)計中，一般差分走線之間的耦合較小，往往只占10~20%的耦合度，更多的還是對地的耦合，所以差分走線的主要回流路徑還是存在于地平面。當(dāng)?shù)仄矫姘l(fā)生不連續(xù)的時候，無參考平面的區(qū)域，差分走線之間的耦合才會提供主要的回流通路，盡管參考平面的不連續(xù)對差分走線的影響沒有對普通的單端走線來的嚴(yán)重，但還是會降低差分信號的質(zhì)量，增加EMI，要盡量避免。也有些設(shè)計人員認(rèn)為，可以去掉差分走線下方的參考平面，以抑制差分傳輸中的部分共模信號，但從理論上看這種做法是不可取的，阻抗如何控制？不給共模信號提供地阻抗回路，勢必會造成EMI輻射，這種做法弊大于利。

誤區(qū)二：認(rèn)為保持等間距比匹配線長更重要。在實際的PCB布線中，往往不能同時滿足差分設(shè)計的要求。由于管腳分布，過孔，以及走線空間等因素存在，必須通過適當(dāng)?shù)睦@線才能達(dá)到線長匹配的目的，但帶來的結(jié)果必然是差分對的部分區(qū)域無法平行.PCB差分走線的設(shè)計中最重要的規(guī)則就是匹配線長，其它的規(guī)則都可以根據(jù)設(shè)計要求和實際應(yīng)用進(jìn)行靈活處理。

誤區(qū)三：認(rèn)為差分走線一定要靠的很近。讓差分走線靠近無非是為了增強(qiáng)他們的耦合，既可以提高對噪聲的免疫力，還能充分利用磁場的相反極性來抵消對外界的電磁干擾。雖說這種做法在大多數(shù)情況下是非常有利的，但不是絕對的，如果能保證讓它們得到充分的屏蔽，不受外界干擾，那么我們也就不需要再讓通過彼此的強(qiáng)耦合達(dá)到抗干擾和抑制EMI的目的了。如何才能保證差分走線具有良好的隔離和屏蔽呢？增大與其它信號走線的間距是最基本的途徑之一，電磁場能量是隨著距離呈平方關(guān)系遞減的，一般線間距超過4倍線寬時，它們之間的干擾就極其微弱了，基本可以忽略。此外，通過地平面的隔離也可以起到很好的屏蔽作用，這種結(jié)構(gòu)在高頻的（10G以上）IC封裝PCB設(shè)計中經(jīng)常會用采用，被稱為CPW結(jié)構(gòu)，可以保證嚴(yán)格的差分阻抗控制（2Z0）.

差分走線也可以走在不同的信號層中，但一般不建議這種走法，因為不同的層產(chǎn)生的諸如阻抗、過孔的差別會破壞差模傳輸?shù)男Ч?，引入共模噪聲。此外，如果相鄰兩層耦合不夠緊密的話，會降低差分走線抵抗噪聲的能力，但如果能保持和周圍走線適當(dāng)?shù)拈g距，串?dāng)_就不是個問題。在一般頻率（GHz以下），EMI也不會是很嚴(yán)重的問題，實驗表明，相距500Mils的差分走線，在3米之外的輻射能量衰減已經(jīng)達(dá)到60dB，足以滿足FCC的電磁輻射標(biāo)準(zhǔn)，所以設(shè)計者根本不用過分擔(dān)心差分線耦合不夠而造成電磁不兼容問題。差分阻抗-什么是差分？時間:2007-12-24

來源:

作者:DouglasBrooks

點擊：3007

字體大小:【大中小】翻譯：MichaelQiao

當(dāng)你認(rèn)為你已經(jīng)掌握了PCB走線的特征阻抗Z0，緊接著一份數(shù)據(jù)手冊告訴你去設(shè)計一個特定的差分阻抗。令事情變得更困難的是，它說：“……因為兩根走線之間的耦合可以降低有效阻抗，使用50Ω的設(shè)計規(guī)則來得到一個大約80Ω的差分阻抗！”這的確讓人感到困惑！

這篇文章向你展示什么是差分阻抗。除此之外，還討論了為什么是這樣，并且向你展示如何正確地計算它。

單線：

圖1(a)演示了一個典型的單根走線。其特征阻抗是Z0，其上流經(jīng)的電流為i。沿線任意一點的電壓為V=Z0*i（根據(jù)歐姆定律）。一般情況，線對：

圖1(b)演示了一對走線。線1具有特征阻抗Z11，與上文中Z0一致，電流i1。線2具有類似的定義。當(dāng)我們將線2向線1靠近時，線2上的電流開始以比例常數(shù)k耦合到線1上。類似地，線1的電流i1開始以同樣的比例常數(shù)耦合到線2上。每根走線上任意一點的電壓，還是根據(jù)歐姆定律，為：

V1=Z11*i1+Z11*k*i2

（1）

V2=Z22*i2+Z22*k*i1

現(xiàn)在我們定義Z12=k*Z11以及Z21=k*Z22。這樣，式（1）就可以寫成：

V1=Z11*i1+Z12*i2

（2）

V2=Z21*i1+Z22*i2

這是一對熟悉的聯(lián)立方程組，我們可以經(jīng)常在教科書中看到。這個方程組可以一般化到任意數(shù)量的走線，并且可以用你們中大部分人都熟悉的矩陣形式來表示。

圖1各種走線的結(jié)構(gòu)特殊情況，差分對：

圖1(c)演示了一對差分走線。重寫式1：

V1=Z11*i1+Z11*k*i2

（1）

V2=Z22*i2+Z21*k*i1

現(xiàn)在注意在仔細(xì)設(shè)計并且是對稱的情況下，

Z11=Z22=Z0，且

i2=-i1

這將導(dǎo)致（經(jīng)過一些變換）：

V1=Z0*i1*(1-k)

（3）

V2=-Z0*i1*(1-k)

注意V1=-V2，當(dāng)然，這是我們已經(jīng)知道的，因為這是一個差分對。有效（差模）阻抗：

電壓V1以地為參考。線1的有效阻抗（單獨(dú)來看，在差分對中叫做“差?！弊杩梗ǔ＝凶觥皢尉€”阻抗）為電壓除以電流，或：

Zodd=V1/i1=Z0*(1-k)

由上可知，因Z0=Z11且k=Z12/Z11，

上式可寫成：

Zodd=Z11-Z12

這也是一個在許多教科書中都可以看到的公式。

為了防止反射，正確的端接方法是用一個值為Zodd的電阻。類似地，線2的差模阻抗與此相同（在對稱差分對的特定情形下）。

差分阻抗：

假定在某一瞬間我們將兩根走線用電阻端接到地。因為i1=-i2，所以根本沒有電流流經(jīng)地。也就是說，沒有真正的理由把電阻接地。事實上，有人認(rèn)為，為了將差分信號和地噪聲隔離，一定不能將它們連接到地。因此通常的連接形式如圖1(c)中所示，用單個電阻連接線1與線2。電阻的值是線1和線2差模阻抗的和，或：

Zdiff=2*Z0*(1-k)或

2*(Z11-Z12)

這就是為什么你經(jīng)常看到實際上一個差分對具有大約80Ω的差分阻抗，而每個單線阻抗是50Ω。計算：

知道Zdiff是2*(Z11-Z12)不是很有用，因為Z12的值并不直觀。但是，當(dāng)我們看到Z12與耦合系數(shù)k有關(guān)，事情就變得清晰了。事實上，耦合系數(shù)與我在Brookspeak中關(guān)于串?dāng)_的專欄I中談到的耦合系數(shù)是相同的。國家半導(dǎo)體發(fā)布的計算Zdiff的公式II已經(jīng)被廣泛接受：

Zdiff=2*Z0(1-.48*e-.96*S/H)微帶線

Zdiff=2*Z0(1-.347*e-2.9*S/H)帶狀線

其中的術(shù)語在圖2中定義。Z0為其傳統(tǒng)定義III。

圖2查分阻抗計算中的術(shù)語定義共模阻抗：

為了討論完整起見，共模阻抗與上面略有不同。第一個差別是i1=i2（沒有負(fù)號），這樣式3就變成：

V1=Z0*i1*(1+k)

（4）

V2=Z0*i1*(1+k)

并且正如所期望的，V1=V2。因此單線阻抗是Z0*(1+k)。在共模情況下，兩根線的端接電阻均接地，所以流經(jīng)地的電流為i1+i2且這兩個電阻對器件表現(xiàn)為并聯(lián)。也就是說，共模阻抗是這些電阻的并聯(lián)組合，或：

Zcommon=(1/2)*Z0*(1+k)，或

Zcommon=(1/2)*(Z11+Z12)

注意，這里差分對的共模阻抗大約為差模阻抗的1/4。I"Crosstalk,Part2:HowLoudIsIt?"Brookspeak,December,1997.

II參考國家半導(dǎo)體"IntroductiontoLVDS"（第28-29頁），可以從其官方網(wǎng)站上訪問：m/appinfo/lvds/。

III參考"PCBImpedanceControl,FormulasandResources",March,1998,第12頁。公式為：

本文發(fā)表在PrintedCircuitDesign，一種MillerFreeman的出版物，1998年8月.1998MillerFreeman,Inc..1998UltraCADDesignInc.差分信號-生存法則時間:2007-12-24

來源:

作者:DouglasBrooks

點擊：1777

字體大小:【大中小】翻譯：MichaelQiao

我們通常認(rèn)為信號以三種模式沿電路傳播：單端、差?；蚬材?。

單模是我們最熟悉的。它包括介于驅(qū)動器與接收器之間的單根導(dǎo)線或走線。信號沿走線傳播并從地返回1。

差模包括介于驅(qū)動器與接收器的一對走線（或?qū)Ь€）。我們一般認(rèn)為其中一根走線傳送正信號而另一根傳送負(fù)信號，并且大小相等極性相反，沒有通過地的返回信號；信號沿一根走線前進(jìn)并從另外一根返回。

共模信號通常更難于理解。既可以包括單端走線也可以包括兩個（可能更多）差分走線。同樣的信號沿走線以及返回路徑（地）或者沿差分對中的兩根走線流動。大部分人往往對共模信號不熟悉，因為我們自己從來不會故意產(chǎn)生它們。它們通常是由從其它（鄰近或外部）源耦合進(jìn)電路的噪聲引起的。一般來講，結(jié)果最好情況是中性的，最壞情況是具有破壞性的。共模信號能夠產(chǎn)生干擾電路正常運(yùn)行的噪聲，并且是常見的EMI問題的來源。優(yōu)點：差分信號相比單端信號有一個顯著的缺點：需要兩根走線而不是一根，或者兩倍的電路板面積。但是差分信號有幾個優(yōu)點：如果沒有通過地的返回信號，地回路的連續(xù)性相對就變得不重要了。因此，假如我們有一個模擬信號通過差分對連接到數(shù)字器件，就無需擔(dān)心跨越電源邊界，平面不連續(xù)等等問題。差分器件的電源分割也更容易處理2。差分電路在低壓信號的應(yīng)用中是非常有益的。如果信號電平非常低，或者如果信噪比是個問題，那么差分信號可以有效地倍增信號電平（+v-(-v)=2v）。差分信號和差分放大器通常用于信號電平非常低的系統(tǒng)的輸入級。差分接收器往往對輸入信號電平的差敏感，但是常常被設(shè)計為對輸入的共模偏移不敏感。因此在強(qiáng)噪聲環(huán)境中差分信號往往比單端信號有著更好的性能。相比單端信號（以一個不太精確的受電路板其他位置的噪聲的干擾的信號為參考）差分信號（彼此互為參考）的翻轉(zhuǎn)時序可以更精確地設(shè)定。差分對的交叉點定義得非常精確（圖1）。單端信號位于邏輯1和邏輯0之間的交叉點受制于（舉例）噪聲、噪聲門限以及門限檢測問題等等。

圖1：邏輯電平在差分信號交叉點的精確位置改變狀態(tài)重要假設(shè)：差分信號的一個重要方面常常被工程師或者設(shè)計人員忽略，甚至有時被誤解。我們從兩條廣為人知的規(guī)則開始：（a）電流在一個閉合的環(huán)路內(nèi)流動以及（b）電流在環(huán)路內(nèi)處處相等。

考慮差分對的“正”走線。電流沿走線流動并且必須在一個環(huán)路內(nèi)流動，通常從地返回。另外一根走線中的負(fù)信號也必須在一個環(huán)路內(nèi)流動，通常也從地返回。這很容易明白如果我們暫時想象一個差分對中的一根走線上的電流保持不變。另一根走線中的信號必須從某個地方返回，并且很清楚返回路徑應(yīng)該是單端信號的返回路徑（地）。我們說差分對沒有通過地的返回信號不是因為不能，而是因為返回信號的確存在并且大小相等且極性相反所以相互抵銷了（和為零）。

這一點非常重要。如果從一個信號（+i）返回的信號嚴(yán)格等于，且符號相反，另一個信號（-i），那么它們的和（+i-i）為零，沒有電流從任何地方流過（特別是地）?，F(xiàn)在假定信號并非嚴(yán)格相等且極性相反。設(shè)一個為+i1另一個為-i2。這里i1和i2的值近似但是不等。返回電流的和為(i1-i2)。因為不是零，這個增加的電流必須從某個地方返回，推測應(yīng)該是地。

你說什么？那么讓我們假定發(fā)送電路發(fā)送一對差分信號，嚴(yán)格相等且極性相反。再假定他們在路徑的終點仍然如此。但是如果路徑長度不等會如何呢？如果（差分對中的）一條路徑比另外一條長，那么信號在傳輸?shù)浇邮掌鞯碾A段就不再是嚴(yán)格相等且極性相反了（圖2）。如果信號在它們從一個狀態(tài)到另一個狀態(tài)的轉(zhuǎn)變過程中不再是嚴(yán)格相等且相反，沒有電流流經(jīng)地就不再是正確的了。如果有流經(jīng)地的電流存在，那么電源完整性就一定成為一個問題，并且可能EMI也會成為一個問題。

圖2：(-)走線比圖1中短，在紅色箭頭所標(biāo)示出的范圍內(nèi)差分信號是大小相等且極性相反不再正確。從而在這個時間片內(nèi)將有流經(jīng)電源系統(tǒng)的電流。設(shè)計規(guī)則1：我們處理差分信號的第一個規(guī)則是：走線必須等長。

有人激烈地反對這條規(guī)則。通常他們的爭論的基礎(chǔ)包括了信號時序。他們詳盡地指出許多差分電路可以容忍差分信號兩個部分相當(dāng)?shù)臅r序偏差而仍然能夠可靠地進(jìn)行翻轉(zhuǎn)。根據(jù)使用的不同的邏輯門系列，可以容忍500mil的走線長度偏差。并且這些人們能夠?qū)⑦@些情況用器件規(guī)范和信號時序圖非常詳盡地描繪出來。問題是，他們沒有抓住要點！差分走線必須等長的原因與信號時序幾乎沒有任何關(guān)系。與之相關(guān)的僅僅是假定差分信號是大小相等且極性相反的以及如果這個假設(shè)不成立將會發(fā)生什么。將會發(fā)生的是：不受控的地電流開始流動，最好情況是良性的，最壞情況將導(dǎo)致嚴(yán)重的共模EMI問題。

因此，如果你依賴這樣的假定，即：差分信號是大小相等且極性相反，并且因此沒有通過地的電流，那么這個假定的一個必要推論就是差分信號對的長度必須相等。

差分信號與環(huán)路面積：如果我們的差分電路處理的信號有著較慢的上升時間，高速設(shè)計規(guī)則不是問題。但是，假設(shè)我們正在處理的信號有著有較快的上升時間，什么樣的額外的問題開始在差分線上發(fā)生呢？

考慮一個設(shè)計，一對差分線從驅(qū)動器到接收器，跨越一個平面。同時假設(shè)走線長度完全相等，信號嚴(yán)格大小相等且極性相反。因此，沒有通過地的返回電流。但是，盡管如此，平面層上存在一個感應(yīng)電流！

任何高速信號都能夠（并且一定會）在相鄰電路（或者平面）產(chǎn)生一個耦合信號。這種機(jī)制與串?dāng)_的機(jī)制完全相同。這是由電磁耦合，互感耦合與互容耦合的綜合效果，引起的。因此，如同單端信號的返回電流傾向于在直接位于走線下方的平面上傳播，差分線也會在其下方的平面上產(chǎn)生一個感應(yīng)電流。但這不是返回電流。所有的返回電流已經(jīng)抵消了。因此，這純粹是平面上的耦合噪聲。問題是，如果電流必須在一個環(huán)路中流動，剩下來的電流到哪里去了呢？

記住，我們有兩根走線，其信號大小相等極性相反。其中一根走線在平面一個方向上耦合了一個信號，另一根在平面另一個方向上耦合了一個信號。平面上這兩個耦合電流大小相等（假設(shè)其它方面設(shè)計得很好）。因此電流完全在差分走線下方的一個環(huán)路中流動（圖3）。它們看上去就像是渦流。耦合電流在其中流動的環(huán)路由（a）差分線自身和（b）走線在每個端點之間的間隔來定義。

圖3：即使差分信號嚴(yán)格大小相等且極性相反，因而沒有流經(jīng)電源系統(tǒng)的返回電流，仍然在走線下方的平面中存在在一個環(huán)路中流動的感應(yīng)電流。設(shè)計規(guī)則2：現(xiàn)在EMI與環(huán)路面積已是廣為人知了3。因此如果我們想控制EMI，就需要將環(huán)路面積最小化。并且做到這一點的方法引出了我們的第二條設(shè)計規(guī)則：將差分線彼此靠近布線。有人反對這條規(guī)則，事實上這條規(guī)則在上升時間較慢并且EMI不是問題時并不是必須的。但是在高速環(huán)境中，差分線彼此靠得越近布線，走線下方所感應(yīng)的電流的環(huán)路就越小，EMI也可以得到更好的控制。

值得一提的是一些工程師要求設(shè)計人員去掉差分線下方的平面。原因之一是減小或消除走線下方的感應(yīng)電流環(huán)路。另外一個原因是防止平面上已有的噪聲耦合到（推測如此）走線上的低壓信號4。

還有一個將差分線彼此靠近布線的理由。差分接收器設(shè)計為對輸入信號的差敏感而對輸入的共模偏移不敏感。也就是說即使（+）輸入相對（-）輸入僅有輕微的偏移，接收器也會檢測到。但是如果（+）和（-）輸入一起偏移（在同樣的方向），相對而言接收器對這種偏移不敏感。因此如果任何外部噪聲（比如EMI或串?dāng)_）等同地耦合到差分線中，接收器將對此種（共模耦合）噪聲不敏感。差分線布得越彼此靠近，任何偶合噪聲在每根走線上就越相近。因此電路的噪聲抑制就越好。

規(guī)則2推論：再次假定高速環(huán)境中，如果差分線彼此緊挨著布線（為了使其下方的環(huán)路面積最小化）那么走線將彼此耦合。如果走線足夠長以至于端接成為一個問題，這種耦合就會影響到確切的端接阻抗5的計算。原因是：

考慮一個差分線對，線1和線2。假使它們分別攜帶信號V1和V2。因為它們是差分線，V2=V1。V1在線1引起一個電流I1而V2在線2引起一個電流I2。電流必然是從歐姆定律導(dǎo)出，I=V/Z0，這里Z0是走線的特征阻抗?，F(xiàn)在線1（舉例）攜帶的電流事實上由i1和k*i2組成，這里k是線1與線2間的耦合比例。這表明這種耦合的最終效果是線1上的一個明顯的阻抗，這個阻抗等于

Z=Z0-Z12

這里Z12由線1與線2間的互耦6引起。如果線1和線2分得很開，它們之間的耦合就很小，確切的端接阻抗就只是Z0，單端走線的特征阻抗。但是如果走線靠的更近，它們之間的耦合就會增加，這樣走線的阻抗與這種耦合成比例地減小。這就是說確切的走線端接（為了防止反射）為Z0-Z12，或者某個小于Z0的值。這對差分對的兩根走線都適用。因為沒有流經(jīng)地的電流（大概這是個假設(shè)）那么端接電阻被連接在線1和線2之間，且確切的端接阻抗算得是2(Z0-Z12)。這個值經(jīng)常被叫做“差分阻抗”7。設(shè)計規(guī)則3：差分阻抗因互耦而變，而互耦因線距而變。因此在任何情況下，走線阻抗，也就是互耦，在全線為常數(shù)是很重要的。這就得到了我們的第三個規(guī)則：（差分對的）線距必須在全線為常數(shù)。

注意對差分阻抗的影響只是規(guī)則2的推論。差分阻抗根本不是與生俱來的。我們要把差分線彼此靠近布線與EMI和噪聲免疫有關(guān)。它對“長”線確切端接以及線距一致性的影響的事實只不過是為了EMI控制而將走線彼此靠近布線的一個推論8。結(jié)論：差分信號有幾個優(yōu)點，它們中的三個是（a）與電源系統(tǒng)有效隔離，（b）對噪聲免疫，和（c）增強(qiáng)信噪比。與電源系統(tǒng)（特別是系統(tǒng)地）隔離依賴于差分線上的信號真正地大小相等且極性相反。這個假定也許不成立，如果差分對中單個線長不完全匹配。對噪聲的免疫經(jīng)常依賴于走線的緊耦合。這將依次影響到為防止反射而對走線進(jìn)行正確的端接的值，以及如果走線必須緊耦合，通常也是需要的，它們的間距必須全線為常數(shù)。

1事實上信號可以僅僅/同時從地或電源系統(tǒng)返回。在這篇文章中我通篇使用單個術(shù)語“地”完全是為了方便。

2光耦器件是解決這類問題的另一種方法。

3參見"LoopAreas:Close'EmTight",January,1999

4據(jù)我所知沒有權(quán)威的研究支持或者反駁這個慣例。

5阻抗控制走線在行業(yè)中有許多參考。比如，參見"PCBImpedanceControl:FormulasandResources",March,1998;"ImpedanceTerminations:What'stheValue?"March,1999;和"WhatIsCharacteristicImpedance"byEricBogatin,January,2000,第18頁。

6參見"DifferentialImpedance:What'stheDifference",August,1998

7對線對的差模及共模成分的有趣討論，參見"TerminatingDifferentialSignalsonPCBs",SteveKauferandKelleeCrisafalu,March,1999,第25頁。

8其它彼此靠近布線的走線（比如受串?dāng)_的走線）沒有發(fā)生這種情況的原因是其它走線之間沒有很好的互耦——例如大小相等且極性相反。如果耦合信號只是隨機(jī)地彼此相關(guān)，平均耦合是零并且對端接阻抗沒有影響。這篇文章在PrintedCircuitDesign發(fā)表，一種CMPMedia的刊物，2001年10月.2001CMPMedia,Inc..2001UltraCADDesignInc.javascript:doZoom(16)"大中小】LVDS(LowVoltageDifferentialSignal)低壓差分信號，最早由美國國家半導(dǎo)體公司（NationalSemiconductor）提出的一種高速串行信號傳輸電平，由于它傳輸速度快，功耗低，抗干擾能力強(qiáng)，傳輸距離遠(yuǎn)，易于匹配等優(yōu)點，迅速得到諸多芯片制造廠商和應(yīng)用商的青睞，并通過TIA/EIA(TelecommunicationIndustryAssociation/ElectronicIndustriesAssociation)的確認(rèn)，成為該組織的標(biāo)準(zhǔn)（ANSI/TIA/EIA-644standard）。LVDS信號被廣泛應(yīng)用于計算機(jī)、通信以及消費(fèi)電子領(lǐng)域，并被以PCI－Express為代表的第三代I/O標(biāo)準(zhǔn)中采用。傳輸線阻抗設(shè)計

LVDS信號的電壓擺幅只有350MV，為電流驅(qū)動的差分信號方式工作，最長的傳輸距離可以達(dá)到10米以上。為了確保信號在傳輸線當(dāng)中傳播時，不受反射信號的影響，LVDS信號要求傳輸線阻抗受控，其中單線阻抗為50ohms，差分阻抗100ohms。在實際應(yīng)用當(dāng)中，利用一些高速電路仿真分析工具，通過合理的設(shè)置層疊厚度和介質(zhì)參數(shù)，調(diào)整走線的線寬和線間距，計算出單線和差分阻抗結(jié)果，來達(dá)到阻抗控制的目的。如下圖，使用Mentor公司的ePlanner工具設(shè)計差分信號的布線規(guī)則，計算出單線和差分阻抗。

例如通過如下的層疊和布線參數(shù)設(shè)計，得到單線阻抗為58.8Ω，差分阻抗為：102Ω

PCB層疊參數(shù)設(shè)置和阻抗計算結(jié)果

但是在很多時候，同時滿足單線阻抗和差分阻抗是比較困難的。一方面，線寬（Width）和線間距(Separation)的調(diào)整范圍會受到物理設(shè)計空間的限制，例如在BGA或直列型邊緣連接器內(nèi)的布線和線寬受焊盤尺寸和間距的限制；另一方面，W和S的改變都會影響到單線和差分阻抗的結(jié)果。因此，在一定的層疊條件下，了解W和S與阻抗之間的關(guān)系，對設(shè)計師設(shè)定差分布線規(guī)則就十分有意義了。利用Mentor公司的HyperLynx軟件，可以很方便的計算出達(dá)到預(yù)定阻抗值的線寬和線間距關(guān)系。

這里的曲線表示在當(dāng)前層疊和介質(zhì)條件下，達(dá)到100ohms差分阻抗的線寬和線間距之間關(guān)系。通過這個曲線，我們可以迅速判斷滿足阻抗控制要求達(dá)到的物理規(guī)則。如果條件不能滿足，則可以迅速改變層疊和介質(zhì)參數(shù)，尋找新的結(jié)合點。端接匹配（Termination）

LVDS信號的拓?fù)淇梢允屈c到點單向，點到點雙向或總線型（multi－drop）。無論哪種應(yīng)用，都需要在接收端進(jìn)行端接匹配。匹配值一般等于差分組抗，為100ohms。匹配電阻在這里主要起到吸收負(fù)載反射信號的作用，因此要求放置的距離接收器端盡量靠近。很多器件將100ohms匹配做到片內(nèi)，在設(shè)計時可以選擇使用片內(nèi)的匹配電阻，從而簡化設(shè)計和PCBlayout工作。但是這個片內(nèi)的匹配電阻，并不在用于仿真的IBIS模型中反映出來。因此在前仿真當(dāng)中，需要添加這樣一個匹配電阻；在后仿真時要使用what－if分析，在接收端使用虛擬匹配。否則，LVDS信號會因為沒有終端匹配，產(chǎn)生差模干擾，影響仿真結(jié)果。

以下是使用Mentor公司的ePlanner仿真沒有終端匹配和添加了終端匹配的LVDS信號波形。

1.ePlanner仿真點到點單向無匹配LVDS信號，信號頻率為777MHz.

2.ePlanner仿真點到點單向匹配LVDS信號，信號頻率為777MHz.

差分信號布線

一般來說，按照阻抗設(shè)計規(guī)則進(jìn)行差分信號布線，就可以確保LVDS信號質(zhì)量。在實際布線當(dāng)中，LVDS差分信號布線應(yīng)遵循以下幾點：

差分對應(yīng)該盡可能地短、走直線、減少布線中的過孔數(shù)，差分對內(nèi)的信號線間距必須保持一致；避免差分對布線太長，出現(xiàn)太多的拐彎。

差分對與差分對之間應(yīng)該保證10倍以上的差分對間距，減少線間串?dāng)_。必要時，在差分對之間放置隔離用的接地過孔。

LVDS差分信號信號不可以跨平面分割。盡管兩根差分信號互為回流路徑，跨分割不會割斷信號的回流，但是跨分割部分的傳輸線會因為缺少參考平面而導(dǎo)致阻抗的不連續(xù)。

盡量避免使用層間差分信號。在PCB板的實際加工過程中，由于層疊之間的層壓對準(zhǔn)精度大大低于同層蝕刻精度，以及層壓過程中的介質(zhì)流失，層間差分信號不能保證差分線之間間距等于介質(zhì)厚度，因此會造成層間差分對的差分阻抗變化。因此建議盡量使用同層內(nèi)的差分。

在阻抗設(shè)計時，盡量設(shè)計成緊耦合方式（即差分對線間距小于或等于線寬），差分對與差分對之間。

以上為不合理的差分布線，其中：差分對拐彎太多；差分對之間間距太近；差分對跨分割；使用層間差分。接插件的選擇

LVDS設(shè)計當(dāng)中應(yīng)該選用適合差分信號的高速接插件，一方面，接插件的特征參數(shù)能夠與LVDS信號阻抗匹配，通過接插件的信號畸變很小；另一方面，能夠提供足夠的布線空間，設(shè)計PCB走線寬度和間距。例如AMP公司的Z-PACKHS3系列接插件，在電氣性能方面，比較適合高速LVDS信號互連。

AMP公司Z－packHS3系列高速接插件電氣特性

在高速接插件內(nèi)布線建議為以下方式，也使線寬和線間距的可調(diào)整空間較大。

LVDS板級系統(tǒng)級設(shè)計其他建議

1.布線

A)設(shè)置合適的PCB層疊結(jié)構(gòu)，確保其他電平信號與LVDS信號的隔離?？赡艿脑拰⒏咚俚腡TL/CMOS等信號與LVDS布線在不同的信號層上，并且用電源和地層隔離開來。

B)差分信號對布線應(yīng)該盡可能短、信號離開LVDS器件管腳之后應(yīng)該盡可能靠近布線、信號線之間的間距應(yīng)該保持一致。

C)差分信號對布線的長度應(yīng)該保持一致。

D)高速差分信號對上最多使用一對過孔。

E)采用45度拐彎，不能使用90度拐彎。2.匹配

A)終端匹配對LVDS器件來說主要是指差分阻抗的匹配。

B)在接收端的差分信號之間匹配一個100Ω左右的電阻。

C)如果采用外接匹配的話，最好采用表貼無引線的厚膜電阻，封裝形式為0603和0805。

D)匹配電阻應(yīng)該盡可能地靠近接收器。3.芯片的去耦和旁路

A)關(guān)于芯片的去耦或者旁路，主要參看具體使用的元器件廠商的建議。

B)每一個平面層之間都應(yīng)該提供大容量的電容器來實現(xiàn)，通常采用10uF35V的鉭電容。鉭電容的額定點壓不應(yīng)低于5倍VCC。

C)VCC引腳應(yīng)該用0.1uF、0.01uF、和0.001uF的云母電容或者陶瓷電容或者聚苯乙烯電容，封裝形式為0805的表面貼裝的片電容，該電容應(yīng)該盡可能地靠近VCC引腳。4.LVDS測試電纜

電纜可以實現(xiàn)LVDS信號在電路板之間或者系統(tǒng)之間的傳遞。然而由于LVDS特殊的阻抗匹配要求和極低的時序偏置要求。因而傳統(tǒng)的電纜不能用于LVDS設(shè)計。

A)電纜必須滿足LVDS阻抗匹配的要求。

B)電纜應(yīng)該具有非常低的時序誤差。

C)電纜對應(yīng)該嚴(yán)格均衡。

D)尼龍電纜可以用在低速和短距離的LVDS應(yīng)用中。

E)對于長距離和高速的LVDS應(yīng)用應(yīng)該采用雙絞線電纜。

F)雙芯電纜同樣可以用于LVDS。雙芯電纜明顯優(yōu)于同軸電纜。

G)雙絞線電纜性能最優(yōu)。小距離（大約0.5m）的應(yīng)用時CAT3均衡雙絞線電纜效果最佳。而對于高于0.5m距離以及數(shù)據(jù)率大于500MHz時CAT5均衡電纜效果最好。小結(jié)：合理的設(shè)計差分阻抗，是確保高速LVDS信號質(zhì)量的前提，有效的仿真是保障。此外，系統(tǒng)的劃分、器件選型是否合理，布線效果，平面分割等因素也是影響設(shè)計成敗的關(guān)鍵。LVDS系統(tǒng)設(shè)計，需要將原型仿真，設(shè)計實現(xiàn)，測試手段等因素通盤考慮，才能最終獲得成功。差分線對在高速PCB設(shè)計中的應(yīng)用時間:2007-04-28

來源:

作者:王延輝謝锘

點擊：3105

字體大小:【大中小】摘要:在高速數(shù)字電路設(shè)計過程中，工程師采取了各種措施來解決信號完整性問題，利用差分線傳輸高速數(shù)字信號的方法就是其中之一。在PCB中的差分線是耦合帶狀線或耦合微帶線，信號在上面?zhèn)鬏敃r是奇模傳輸方式，因此差分信號具有抗干擾性強(qiáng)，易匹配等優(yōu)點。隨著人們對數(shù)字電路的信息傳輸速率要求的提高，信號的差分傳輸方式必將得到越來越廣泛的應(yīng)用。1用差分線傳輸數(shù)字信號

如何在高速系統(tǒng)設(shè)計中考慮信號完整性的因素，并采取有效的控制措施，已成為當(dāng)今國內(nèi)外系統(tǒng)設(shè)計工程師和PCB設(shè)計業(yè)界的一個熱門課題。利用差分線傳輸數(shù)字信號就是高速數(shù)字電路中控制破壞信號完整性因素的一項有效措施。

在印刷電路板上的差分線，等效于工作在準(zhǔn)TEM模的差分的微波集成傳輸線對，其中，位于PCB頂層或底層的差分線等效于耦合微帶線；位于多層PCB的內(nèi)層的差分線，正負(fù)兩路信號在同一層的，等效于側(cè)邊耦合帶狀線，正負(fù)兩路在相鄰層的，等效于寬邊耦合帶狀線。數(shù)字信號在差分線上傳輸時是奇模傳輸方式，即正負(fù)兩路信號的相位相差180°，而噪聲以共模的方式在一對差分線上耦合出現(xiàn)，在接受器中正負(fù)兩路的電壓(或電流)相減，從而可以獲得信號，消除共模噪聲。而差分線對的低壓幅或電流驅(qū)動輸出實現(xiàn)了高速集成功耗的要求。2差分線的阻抗匹配

差分線是分布參數(shù)系統(tǒng)，因此在設(shè)計PCB時必須進(jìn)行阻抗匹配，否則信號將會在阻抗不連續(xù)的地方發(fā)生反射，信號反射在數(shù)字波形上主要表現(xiàn)為上沖、下沖和振鈴現(xiàn)象。式(1)是一個信號的上升沿(幅度為EG)從驅(qū)動端經(jīng)過差分傳輸線到接收端的頻率響應(yīng)：

其中信號源的電動勢為EG，內(nèi)阻抗為：ZG，負(fù)載阻抗為ZL；Hl(ω)為傳輸線的系統(tǒng)函數(shù)；ΓL和ΓG分別是信號接收端和信號驅(qū)動端的反射系數(shù)，由以下兩式表示：

由式(1)可以看出，傳輸線上的電壓是由從信號源向負(fù)載傳輸?shù)娜肷洳ê蛷呢?fù)載向信號源傳輸?shù)姆瓷洳ǖ寞B加。只要我們通過阻抗匹配使ΓL和ΓG等于0，就可以消除信號反射現(xiàn)象。在實際工程應(yīng)用中，一般只要求ΓL=0，這是因為只要接收端不發(fā)生信號反射，就不會有信號反射回源端并發(fā)生源端反射。

由式(3)可知，如果ΓL=0，則必須ZL=Z0，即傳輸線的特性阻抗等于終端負(fù)載的電阻值。傳輸線的特性阻抗可以由有關(guān)軟件計算出來，它和差分線的線寬、線距及相鄰介質(zhì)的介電常數(shù)有關(guān)，一般把差分線的特性阻抗控制在100Ω左右。值得注意的是，一個差分信號在多層PCB的不同層傳輸時(特別是內(nèi)外層都走線時)，要及時調(diào)整線寬線距來補(bǔ)償因為介質(zhì)的介電常數(shù)變化帶來的特性阻抗變化。終端負(fù)載電阻的控制要根據(jù)不同的邏輯電平接口，來選擇適當(dāng)?shù)碾娮杈W(wǎng)絡(luò)和負(fù)載并聯(lián)，以達(dá)到阻抗匹配的目的。3差分線的端接

差分線的端接要滿足2方面的要求：邏輯電平的工藝要求和傳輸線阻抗匹配的要求。因此，不同的邏輯電平工藝要采用不同的端接。本文主要介紹2種常見的適于高速數(shù)傳的電平的端接方法：

①LVDS電平信號的端接。

LVDS是一種低擺幅的差分信號技術(shù)，它上面的信號可以以幾百M(fèi)bps的速率傳輸。LVDS信號的驅(qū)動器由1個驅(qū)動差分線的電流源組成，通常電流為3.5mA。它的端接電阻一般只要跨接在正負(fù)兩路信號的中間就可以了，如圖1所示。

LVDS信號的接受器一般具有很高的輸入阻抗，因此驅(qū)動器輸出的電流大部分都流過了100Ω的匹配電阻，并產(chǎn)生了350mV的電壓。有時為了增加抗噪聲性能，差分線的正負(fù)兩路信號之間用2個5OΩ的電阻串聯(lián)，并在電阻中間加1個濾波電容到地，這樣可以減少高頻噪聲。隨著微電子技術(shù)的發(fā)展，很多器件生產(chǎn)商已經(jīng)可以把LVDS電平信號的終端電阻做到器件內(nèi)部，以減少PCB設(shè)計者的工作。

②LVPECL電平信號的端接。

LVPECL電平信號也是適合高速傳輸?shù)牟罘中盘栯娖街?，最快可以讓信號?GBaud波特的速率傳輸。它的每一單路信號都有一個比信號驅(qū)動電壓小2V的直流電位，因此應(yīng)用終端匹配時不能在正負(fù)兩條差分線之間跨接電阻(如果在差分線之間跨接電阻，電阻中間相當(dāng)于虛地，直流電位將變成零)，而只能將每一路進(jìn)行單端匹配。

對LEPECL信號進(jìn)行單端匹配，要符合2個條件，即信號的直流電位要為1.3v(設(shè)驅(qū)動電壓為3.3V，減2后，為1.3V)和信號的負(fù)載要等于信號線的特性阻抗(50Ω)。因此可以應(yīng)用以下理想的端接方式：

在實際的工程設(shè)計中，增加一個電源就意味著增加了新的干擾源，也會增加布線空間(電源的濾波網(wǎng)絡(luò)要使用大量的布線空間)，改變電源分割層的布局。因此在設(shè)計系統(tǒng)時，可以利用交直流等效的方法，對圖2中的端接方式進(jìn)行了等效改變。

在圖3中，對交流信號而言，相當(dāng)于120Ω電阻和82Ω電阻并聯(lián)，經(jīng)計算為48.7Ω；對于直流信號，兩個電阻分壓，信號的直流電位為：3.3×82／(120+82)=1.34V。因此等效結(jié)果在工程應(yīng)用的誤差允許范圍內(nèi)。4差分線的一些設(shè)計規(guī)則

在做PCB板的實際工作中，應(yīng)用差分線可以很大程度上提高信號線的抗干擾性，要想設(shè)計出滿足信號完整性要求的差分線，除了要使負(fù)載和信號線的阻抗相匹配外，還要在設(shè)計中盡量避免阻抗不匹配的環(huán)節(jié)出現(xiàn)。現(xiàn)根據(jù)實際工作經(jīng)驗，總結(jié)出以下規(guī)則：

差分線離開器件引腳后，要盡量相互靠近，以確保耦合到信號線的噪聲為共模噪聲。一般使用FR4介質(zhì)時，50Ω布線規(guī)則(差分線阻抗為100Ω)時，差分線之間的距離要小于0.2mm；信號線的長度應(yīng)匹配，不然會引起信號扭曲，引起電磁輻射；不要僅僅依賴軟件的自動布線功能，要仔細(xì)修改以實現(xiàn)差分線的阻抗匹配和隔離；盡量減少使用過孔和其他一些引起阻抗不連續(xù)的因素；不要使用90°走線，可用圓弧或45°折線代替；信號線在不同的信號層時，要注意調(diào)整差分線的線寬和線距，避免因介質(zhì)條件改變引起的阻抗不連續(xù)。5結(jié)束語

在高速數(shù)字PCB設(shè)計中，運(yùn)用差分線傳輸高速信號，一方面在對PCB系統(tǒng)的信號完整性和低功耗等方面大有裨益，另一方面也給的PCB設(shè)計水平提出了更高要求。作為設(shè)計者應(yīng)該深刻理解傳輸線理論的有關(guān)概念，仔細(xì)分析出各種畸變現(xiàn)象的原因，找出合理有效的解決辦法；還要不斷把工作中積累的一些經(jīng)驗加以總結(jié)，并上升為理性認(rèn)識，才能夠取得滿意的設(shè)計效果。參考文獻(xiàn)

[1]廖承恩．微波技術(shù)基礎(chǔ)[M]．西安：西安電子科技大學(xué)出版社．1994．

[2]霍華德約翰遜．高速數(shù)字設(shè)計[M]．沈立譯．北京：電子工業(yè)出版社，2004．

[3]王先富，牛忠霞．微波寬帶放大器的設(shè)計與EDA仿真[J]．無線電通信技術(shù)，2005，31(1)：51—53．LVDS系統(tǒng)設(shè)計時間:2007-09-03

來源:

作者:

點擊：1462

字體大小:【大中小】

LVDS系統(tǒng)的設(shè)計要求設(shè)計者應(yīng)具備超高速單板設(shè)計的經(jīng)驗并了解差分信號的理論。設(shè)計高速差分板并不困難，下面將簡要介紹一下各注意點。1PCB板

至少使用４層PCB板（從頂層到底層）：LVDS信號層、地層、電源層、TTL信號層；

使TTL信號和LVDS信號相互隔離，否則TTL可能會耦合到LVDS線上，最好將TTL和LVDS信號放在由電源／地層隔離的不同層上；

使LVDS驅(qū)動器盡可能地靠近連接器的LVDS端，即盡可能減小線路距離；

保證LVDS器件電源質(zhì)量；使用分布式的多個電容來旁路LVDS設(shè)備，表面貼電容靠近電源／地層管腳放置；

電源層和地層應(yīng)使用粗線；

保持PCB地線層返回路徑寬而短；

連接兩個系統(tǒng)的地層；2板上導(dǎo)線

微帶傳輸線（microstrip）和帶狀線（stripline）都有較好性能；

微帶傳輸線的優(yōu)點：一般有更高的差分阻抗、不需要額外的過孔；

帶狀線在信號間提供了更好的屏蔽，兩層地將信號層屏蔽住。3差分線使用與傳輸媒質(zhì)的差分阻抗和終端電阻相匹配的受控阻抗線，并且使差分線對離開集成芯片后立刻盡可能地相互靠近（距離小于１０ｍｍ），這樣能減少反射并能確保耦合到的噪聲為共模噪聲；使差分線對的長度相互匹配以減少信號扭曲，防止引起信號間的相位差而導(dǎo)致電磁輻射；不要僅僅依賴自動布線功能，而應(yīng)仔細(xì)修改以實現(xiàn)差分阻抗匹配并實現(xiàn)差分線的隔離；盡量減少過孔和其它會引起線路不連續(xù)性的因素；避免將導(dǎo)致阻值不連續(xù)性的90°走線，使用圓弧或45°折線來代替；在差分線對內(nèi)，兩條線之間的距離應(yīng)盡可能短，以保持接收器的共模抑制能力。在印制板上，兩條差分線之間的距離應(yīng)盡可能保持一致，以避免差分阻抗的不連續(xù)性。4終端使用終端電阻實現(xiàn)對差分傳輸線的最大匹配，阻值一般在90～130Ω之間，系統(tǒng)也需要此終端電阻來產(chǎn)生正常工作的差分電壓；最好使用精度１～2%的表面貼電阻跨接在差分線上，必要時也可使用兩個阻值各為50Ω的電阻，并在中間通過一個電容接地，以更好濾去共模噪聲。如采用電纜傳輸信號時候，若環(huán)境干擾大，就可以用此方式。5未使用的管腳

所有未使用的LVDS接收器輸入管腳懸空，所有未使用的LVDS和TTL輸出管腳懸空，將未使用的TTL發(fā)送／驅(qū)動器輸入和控制／使能管腳接電源或地。6媒質(zhì)（電纜和連接器）選擇僅就減少噪聲和提高信號質(zhì)量而言，平衡電纜（如雙絞線對）通常比非平衡電纜好；電纜長度小于0.5m時，大部分電纜都能有效工作；距離在0.5m～10m之間時,CAT3(Categiory3)雙絞線對電纜效果好、便宜并且容易買到；距離大于10m并且要求高速率時，建議使用CAT5雙絞線對。7在噪聲環(huán)境中提高可靠性設(shè)計

LVDS接收器在內(nèi)部提供了可靠性線路，用以保護(hù)在接收器輸入懸空、接收器輸入短路以及接收器輸入匹配等情況下輸出可靠。但是，當(dāng)驅(qū)動器三態(tài)或者接收器上的電纜沒有連接到驅(qū)動器上時，它并沒有提供在噪聲環(huán)境中的可靠性保證。在此情況下，電纜就變成了浮動的天線，如果電纜感應(yīng)到的噪聲超過LVDS內(nèi)部可靠性線路的容限時，接收器就會開關(guān)或振蕩。如果此種情況發(fā)生，建議使用平衡或屏蔽電纜。

根據(jù)實際情況，正確分析設(shè)計發(fā)送/接收器的“門控端”，使發(fā)送接收數(shù)據(jù)器受控，當(dāng)不需要建立發(fā)送/接收鏈路時候，關(guān)閉接收器是避免干擾的有效途徑。實際應(yīng)用中常見問題

1PCB走線問題

差分線對互相靠近，平滑彎折

與TTL隔離，與時鐘信號隔離

差分線對等長度走線，越是高速信號，越要求嚴(yán)格等長2過孔問題一般原則：對于高速信號，盡量減少過孔；信號速度低于155Mbps，使用過孔也無妨。對于表面貼片器件，其管腳的LVDS信號走線在PCB表層或者底層，盡量使用“微帶布線”方式，避免使用過孔聯(lián)接信號。對于插件器件，由于不使用過孔，其信號線本就可以聯(lián)接到PCB的“中間層”，這樣一來，盡量使用“帶狀走線”，其性能更好。3信號分發(fā)問題

對LVDS信號進(jìn)行分發(fā)處理，即將一路LVDS信號發(fā)送到多個接收器件，是我們經(jīng)常會用到的。直接聯(lián)接方式

實踐證明，在信號速率不高（<155Mbps）時，這種聯(lián)接方式是可以的。在PCB布線時候，盡量按照總線走線來布線比較好，如下圖示。當(dāng)信號速度過高時候，容易導(dǎo)致信號反射；由于避免不了過孔的存在，也影響傳輸質(zhì)量，高速時不要采用這種方式。

另外，要注意的一點是，終端匹配電阻應(yīng)該是一個電阻，100歐左右，這個電阻一定要在最遠(yuǎn)的接收器輸入端。若每個接收器輸入端都短接上一個100歐的匹配，將大大降低抗噪容限，抗干擾能力將下降。接收器數(shù)量不超過10個。

采用專用芯片對LVDS信號進(jìn)行分發(fā)處理

與上述直接總線方式聯(lián)接相比較，此種做法顯得保守一些，但對于提高硬件系統(tǒng)可靠性，保障信號傳輸質(zhì)量而言，其優(yōu)點是不言而喻的。公司推薦的LVDS分發(fā)芯片DS90LV110T，具有最大為1：10分發(fā)能力，10路輸出共用一個門控端。4LVDS交叉開關(guān)矩陣

有時候，我們在設(shè)計中，需要對LVDS信號進(jìn)行交叉接續(xù)，如，對LVDS形式的時鐘，通訊進(jìn)行多路選擇控制。此時，可以運(yùn)用LVDS交叉矩陣芯片來完成設(shè)計。53.6LVDS與RS422/RS485的應(yīng)用設(shè)計比較

其實，RS422電平也是差分形式，其電平幅度比LVDS要大一些，抗干擾能力比LVDS強(qiáng)一些，在RS422電平規(guī)范中，支持的最大速率為10Mbps（傳送15米）。當(dāng)時鐘或者數(shù)據(jù)低于10Mbps，但對抗干擾要求嚴(yán)格一些的時候，使用RS422方式比LVDS優(yōu)點就明顯一些。這在公司的產(chǎn)品中不難發(fā)現(xiàn)，如：交換機(jī)中，處于不同背板層的單板之間傳送時鐘，就是使用的RS422方式。有的系統(tǒng)，機(jī)架上不同層的板與板之間的同步通訊，速度不高時，數(shù)據(jù)與時鐘都采用了RS422電平接口。與RS485相比，RS422電路中，只能有一個發(fā)送器，最多可有10個接收器。

RS485電平也是差分形式，其電平幅度比RS422還大，可以兼容掉RS422接口。支持的最大速率為10Mbps（傳送15米）。RS485抗干擾能力更強(qiáng)，而且支持多個發(fā)送器（32個）多個接收器（32個）聯(lián)接在一起。與RS422相比，RS485更適合距離遠(yuǎn)，環(huán)境條件差的多點通信設(shè)計。如一個集中監(jiān)控單元，對同時擺在機(jī)房內(nèi)的各個交換機(jī)的多個電源板進(jìn)行監(jiān)控，組成分布式監(jiān)控。

選擇RS422接口，進(jìn)行同步串行通訊設(shè)計，既有時鐘傳送，又有數(shù)據(jù)傳送，一般只在系統(tǒng)內(nèi)，如同一個背板上槽位相距遠(yuǎn)一點的單板間進(jìn)行；或者在同一個機(jī)架上，不同背板層的的單板間通過雙絞線電纜進(jìn)行。若在同一背板上，槽位相距不遠(yuǎn)，把通訊設(shè)計成LVDS接口，也是完全可以的。

在不同系統(tǒng)，不同機(jī)架上，一般不進(jìn)行同步串行通訊設(shè)計，主要是從可靠性角度而言的。不同系統(tǒng)，不同機(jī)架，數(shù)據(jù)速率不高，設(shè)計成RS485形式的異步串行通訊，更顯得合適一些。LVDS(低電壓差分信號)原理簡介時間:2007-04-16

來源:

作者:

點擊：5840

字體大小:【大中小】1LVDS信號介紹

LVDS：LowVoltageDifferentialSignaling，低電壓差分信號。

LVDS傳輸支持速率一般在155Mbps（大約為77MHZ）以上。

LVDS是一種低擺幅的差分信號技術(shù)，它使得信號能在差分PCB線對或平衡電纜上以幾百M(fèi)bps的速率傳輸，其低壓幅和低電流驅(qū)動輸出實現(xiàn)了低噪聲和低功耗。

IEEE在兩個標(biāo)準(zhǔn)中對LVDS信號進(jìn)行了定義。ANSI/TIA/EIA-644中，推薦最大速率為655Mbps，理論極限速率為1.923Mbps。

1.1LVDS信號傳輸組成

圖1LVDS信號傳輸組成圖

LVDS信號傳輸一般由三部分組成：差分信號發(fā)送器，差分信號互聯(lián)器，差分信號接收器。

差分信號發(fā)送器：將非平衡傳輸?shù)腡TL信號轉(zhuǎn)換成平衡傳輸?shù)腖VDS信號。通常由一個IC來完成，如：DS90C031

差分信號接收器：將平衡傳輸?shù)腖VDS信號轉(zhuǎn)換成非平衡傳輸?shù)腡TL信號。通常由一個IC來完成，如：DS90C032

差分信號互聯(lián)器：包括聯(lián)接線（電纜或者PCB走線），終端匹配電阻。按照IEEE規(guī)定，電阻為100歐。我們通常選擇為100，120歐。

1.2LVDS信號電平特性

LVDS物理接口使用1.2V偏置電壓作為基準(zhǔn)，提供大約400mV擺幅。

LVDS驅(qū)動器由一個驅(qū)動差分線對的電流源組成（通常電流為3.5mA），LVDS接收器具有很高的輸入阻抗，因此驅(qū)動器輸出的電流大部分都流過100Ω的匹配電阻，并在接收器的輸入端產(chǎn)生大約350mV的電壓。

電流源為恒流特性，終端電阻在100――120歐姆之間，則電壓擺動幅度為：3.5mA*100=350mV；3.5mA*120=420mV。

下圖為LVDS與PECL（光收發(fā)器使用的電平）電平變化。

圖2LVDS與PECL電平圖示

由邏輯“0”電平變化到邏輯“1”電平是需要時間的。

由于LVDS信號物理電平變化在0。85――1。55V之間，其由邏輯“0”電平到邏輯“1”電平變化的時間比TTL電平要快得多，所以LVDS更適合用來傳輸高速變化信號。其低壓特點，功耗也低。

采用低壓技術(shù)適應(yīng)高速變化信號，在微電子設(shè)計中的例子很多，如：FPGA芯片的內(nèi)核供電電壓為2。5V或1.8V；PC機(jī)的CPU內(nèi)核電壓，PIII800EB為1.8V；數(shù)據(jù)傳輸領(lǐng)域中很多功能芯片都采用低電壓技術(shù)。1.3差分信號抗噪特性

從差分信號傳輸線路上可以看出，若是理想狀況，線路沒有干擾時，

在發(fā)送側(cè)，可以形象理解為：

IN=IN+-IN-

在接收側(cè)，可以理解為：

IN+-IN-=OUT

所以：

OUT=IN

在實際線路傳輸中，線路存在干擾，并且同時出現(xiàn)在差分線對上，

在發(fā)送側(cè)，仍然是：

IN=IN+-IN-

線路傳輸干擾同時存在于差分對上，假設(shè)干擾為q，則接收則：

(IN++q)-(IN--q)=IN+-IN-=OUT

所以：

OUT=IN

噪聲被抑止掉。

上述可以形象理解差分方式抑止噪聲的能力。在實際芯片中，是在噪聲容限內(nèi)，采用“比較”及“量化”來處理的。

LVDS接收器可以承受至少±1V的驅(qū)動器與接收器之間的地的電壓變化。由于LVDS驅(qū)動器典型的偏置電壓為+1.2V，地的電壓變化、驅(qū)動器偏置電壓以及輕度耦合到的噪聲之和，在接收器的輸入端相對于接收器的地是共模電壓。這個共模范圍是：+0.2V～+2.2V。建議接收器的輸入電壓范圍為：0V～+2.4V。

抑止共模噪聲是DS（差分信號）的共同特性，如RS485,RS422電平，采用差分平衡傳輸，由于其電平幅度大，更不容易受干擾，適合工業(yè)現(xiàn)場不太惡劣環(huán)境下通訊。電路板設(shè)計過程中采用差分信號線布線的優(yōu)勢和布線策略時間:2007-01-11

來源:

作者:

點擊：1583

字體大小:【大中小】布線非?？拷牟罘中盘枌ο嗷ブg也會互相緊密耦合，這種互相之間的耦合會減小EMI發(fā)射，差分信號線的主要缺點是增加了PCB的面積，本文介紹電路板設(shè)計過程中采用差分信號線布線的布線策略。眾所周知，信號具有沿信號線或者PCB線下面?zhèn)鬏數(shù)奶匦裕幢阄覀兛赡懿⒉皇煜味四Ｊ讲季€策略，單端這個術(shù)語將信號的這種傳輸特性與差模和共模種信號傳輸方式區(qū)別開來，后面這兩種信號傳輸方式通常更為復(fù)雜。差分和共模方式差模信號透過一對信號線來傳輸。一個信號線上傳輸我們通常所理解的信號；另一個信號線上則傳輸一個等值而方向相反(至少在理論上是這樣)的信號。差分和單端模式最初出現(xiàn)時差異不大，因為所有的信號都存在回路。單端模式的信號通常經(jīng)由一個零電壓的電路(或者稱為地)來返回。差分信號中的每一個信號都要透過地電路來返回。由於每一個信號對實際上是等值而反向的，所以返回電路就簡單地互相抵消了，因此在零電壓或者是地電路上就不會出現(xiàn)差分信號返回的成份。共模方式是指信號出現(xiàn)在一個(差分)信號線對的兩個信號線上，或者是同時出現(xiàn)在單端信號線和地上。對這個概念的理解并不直觀，因為很難想象如何產(chǎn)生這樣的信號。這主要是因為通常我們并不產(chǎn)生共模信號的緣故。共模信號絕大多數(shù)都是根據(jù)假想情況在電路中產(chǎn)生或者由鄰近的或外界的信號源耦合進(jìn)來的噪音信號。共模信號幾乎總是‘有害的’，許多設(shè)計規(guī)則就是專為預(yù)防共模信號出現(xiàn)而設(shè)計的。差分信號線的布線通常(當(dāng)然也有一些例外)差分信號也是高速信號，所以高速設(shè)計規(guī)則通常也都適用於差分信號的布線，特別是設(shè)計傳輸線1這樣的信號線時更是如此。這就意味著我們必須非常謹(jǐn)慎地設(shè)計信號線的布線，以確保信號線的特徵阻抗沿信號線各處連續(xù)并且保持一個常數(shù)。在差分線對的布局布線過程中，我們希望差分線對中的兩個PCB線完全一致。這就意味著，在實際應(yīng)用中應(yīng)該盡最大的努力來確保差分線對中的PCB線具有完全一樣的阻抗并且布線的長度也完全一致。差分PCB線通常總是成對布線，而且它們之間的距離沿線對的方向在任意位置都保持為一個常數(shù)不變。通常情況下，差分線對的布局布線總是盡可能地靠近。差分信號的優(yōu)勢單端信號通?？偸菂⒄漳撤N‘參考’電平。這種‘參考’電平可能是一個正值電壓也可能是地電壓、一個元件的閾值電壓、或者是其它什么地方的另外一個信號。而另一方面差分信號則總是參照該差分線對中的另一方。也就是說，如果一個信號線(+信號)上的電壓高於另一個信號線(-信號)上的電壓，那么我們就可以得到一種邏輯狀態(tài)；而如果前者低於后者那么我們就可以得到另外的一種邏輯狀態(tài)。

差分信號具有如下幾個優(yōu)點：

1.時序得到精確的定義，這是由於控制信號線對的交叉點要比控制信號相對於一個參考電平的絕對電壓值來得簡單。這也是需要精確實現(xiàn)差分線對等長布線的一個理由。如果信號不能同時到達(dá)差分線對的另一端的話，那么源端所能夠提供的任何時序的控制都會大打折扣。此外，如果差分線對遠(yuǎn)端的信號并非嚴(yán)格意義上的等值而反向，那么就會出現(xiàn)共模噪音，而這將導(dǎo)致信號時序和EMI方面的問題。

2.由於差分信號并不參照它們自身以外的任何信號，并且可以更加嚴(yán)格地控制信號交叉點的時序，所以差分電路同常規(guī)的單端信號電路相比通?？梢怨ぷ髟诟叩乃俣?。由於差分電路的工作取決於兩個信號線(它們的信號等值而反向)上信號之間的差值，同周圍的噪音相比，得到的信號就是任何一個單端信號的兩倍大小。所以，在其它所有情況都一樣的條件下，差分信號總是具有更高的信噪比因而提供更高的性能。差分電路對於差分對上的信號電平之間的差異非常靈敏。但是相對於一些其它的參考(尤其是地)來說，它們對於差分線上的絕對電壓值卻不敏感。相對來說，差分電路對於類似地彈反射和其它可能存在於電源和地平面上的噪音信號等這樣的問題是不敏感的，而對共模信號來說，它們則會完全一致地出現(xiàn)在每一條信號線上。差分信號對EMI和信號之間的串?dāng)_耦合也具有一定的免疫能力。如果一對差分信號線對的布線非常緊湊，那么任何外部耦合的噪音都會相同程度地耦合到線對中的每一條信號線上。所以耦合的噪音就成為‘共?！胍?，而差分信號電路對這種信號具有非常完美的免疫能力。如果線對是絞合在一起的(比如雙絞線)，那么信號線對耦合噪音的免疫能力會更強(qiáng)。由於不可能在PCB上很方便地實現(xiàn)差分信號的絞合，那么盡可能地將它們的布線靠近在一起就成為實際應(yīng)用中一種非常好的辦法。布線非?？拷牟罘中盘枌ο嗷ブg也會互相緊密耦合。這種互相之間的耦合會減小EMI發(fā)射，特別是同單端PCB信號線相比?？梢赃@樣想象，差分信號中每一條信號線對外的輻射是大小相等而方向相反，因此會相互抵消，就像信號在雙絞線中的情況一樣。差分信號在布線時靠得越近，相互之間的耦合也就越強(qiáng)，因而對外的EMI輻射也就越小。差分電路的主要缺點就是增加了PCB線。所以，如果應(yīng)用過程中不能發(fā)揮差分信號的優(yōu)點的話，那么不值得增加PCB面積。但是如果設(shè)計出的電路性能方面有重大改進(jìn)的話，那么增加的布線面積所付出的代價就是值得的。什么是差分信號？時間:2007-01-11

來源:

作者:

點擊：5053

字體大小:【大中小】

一個差分信號是用一個數(shù)值來表示兩個物理量之間的差異。從嚴(yán)格意義上來講，所有電壓信號都是差分的，因為一個電壓只能是相對于另一個電壓而言的。在某些系統(tǒng)里，系統(tǒng)'地'被用作電壓基準(zhǔn)點。當(dāng)'地'當(dāng)作電壓測量基準(zhǔn)時，這種信號規(guī)劃被稱之為單端的。我們使用該術(shù)語是因為信號是用單個導(dǎo)體上的電壓來表示的。

另一方面，一個差分信號作用在兩個導(dǎo)體上。信號值是兩個導(dǎo)體間的電壓差。盡管不是非常必要，這兩個電壓的平均值還是會經(jīng)常保持一致。我們用一個方法對差分信號做一下比喻，差分信號就好比是蹺蹺板上的兩個人，當(dāng)一個人被蹺上去的時候，另一個人被蹺下來了-但是他們的平均位置是不變的。繼續(xù)蹺蹺板的類推，正值可以表示左邊的人比右邊的人高，而負(fù)值表示右邊的人比左邊的人高。0表示兩個人都是同一水平。

圖1用蹺蹺板表示的差分信號應(yīng)用到電學(xué)上，這兩個蹺蹺板用一對標(biāo)識為V+和V-的導(dǎo)線來表示。當(dāng)V+>V-時，信號定義成正極信號，當(dāng)V+<V-時，信號定義成負(fù)極信號。

圖2差分信號波形和單端等價圖2差分對圍繞擺動的平均電壓設(shè)置成2.5V。當(dāng)該對的每個信號都限制成0-5V振幅時，偏移該差分對會提供一個信號擺動的最大范圍。當(dāng)用單一5V電源操作時，經(jīng)常就會出現(xiàn)這種情況。

當(dāng)不采用單端信號而采取差分信號方案時，我們用一對導(dǎo)線來替代單根導(dǎo)線，增加了任何相關(guān)接口電路的復(fù)雜性。那么差分信號提供了什么樣的有形益處，才能證明復(fù)雜性和成本的增加是值得的呢？

差分信號的第一個好處是，因為你在控制'基準(zhǔn)'電壓，所以能夠很容易地識別小信號。在一個地做基準(zhǔn)，單端信號方案的系統(tǒng)里，測量信號的精確值依賴系統(tǒng)內(nèi)'地'的一致性。信號源和信號接收器距離越遠(yuǎn)，他們局部地的電壓值之間有差異的可能性就越大。從差分信號恢復(fù)的信號值在很大程度上與'地'的精確