數(shù)電試卷(附答案)

數(shù)字電子試卷含答案數(shù)字電子技術(shù)數(shù)字電子試卷含答案數(shù)字電子技術(shù)q《數(shù)字電子技術(shù)》試卷A注意事項：1.考前請將密封線內(nèi)填寫清楚；A.10000000B.A.10000000B.000100101000C.100000000D.100101000C.100000000D.10010100000ot0110000XX10XX1000ot0110000XX10XX1011101111011101-12?已知函數(shù)F的卡諾圖如圖1-1,試求其最簡與或表達(dá)式__(A)F1=ABD+BCDACD-iABCD(QF^AD-^BC+AC+ASCD(D)F=ABDACDY=AE(C+D)3.已知函數(shù)的反演式為原函數(shù)為（）。.Y=A+B+CDc.Y=A+B+CDD.Y=A+BCD.Y=A+B+CDc.Y=A+B+CDD.Y=A+BCD所有答案請直接答在試卷上（或答題紙上）；考試形式：閉卷；本試卷共四大題，滿分100分，考試時間120分鐘。題號一一二三四總分得分評卷人一.單項選擇題：（在每小題的備選答案中選出一個正確的答案，并將正確答案的字母填入下表中對應(yīng)的格子里。每小題2分，共20分。）題號12345678910答案1.十進(jìn)制數(shù)128的8421BCD碼是（）。對于TTL數(shù)字集成電路來說，下列說法那個是錯誤的：（A）電源電壓極性不得接反，其額定值為5V；（B）不使用的輸入端接1;（C）輸入端可串接電阻，但電阻值不應(yīng)太大；（D）OC門輸出端可以并接。欲將正弦信號轉(zhuǎn)換成與之頻率相同的脈沖信號，應(yīng)用A.T，觸發(fā)器B.施密特觸發(fā)器C.A/D轉(zhuǎn)換器D.移位寄存器下列A/D轉(zhuǎn)換器中轉(zhuǎn)換速度最快的是（）。A.并聯(lián)比較型B.雙積分型C.計數(shù)型D.逐次漸近型

一個含有32768個存儲單元的ROM,有8個數(shù)據(jù)輸出端，其地址輸入端有（）個。A.10A.10B.11C.12D.88.如圖1-2,8.如圖1-2,在TTL門組成的電路中，與非門的輸入電流為IiL<-lmA,IiHW20口A。G1輸出低電平時輸出電流的最大值為IOL（max）=10mA，輸出高電平時最大輸出電流為IOH（max）=-0.4mA。門G1的扇出系數(shù)是（）。A.1B.4C.5D.109.十?dāng)?shù)制數(shù)2006.375轉(zhuǎn)換為二進(jìn)制數(shù)是：A.11111010110.011B.1101011111.11C.11111010110.11D.1101011111.01110.TTL或非門多余輸入端的處理是：A.懸空B.接高電平C.接低電平D.接”1”二?填空題（每小題2分，共20分）CMOS傳輸門的靜態(tài)功耗非常小，當(dāng)輸入信號的頻率增加時，其功耗將。2?蔚出四種邏輯函數(shù)的表示方法：TOC\o"1-5"\h\z匚邏輯電路中T高電平用T表示T低電平用d表示T則稱為_二邏輯'把JK觸發(fā)器改成T觸發(fā)器的方法是。組合邏輯電路是指電路的輸出僅由當(dāng)前的決定。5個地址輸入端譯碼器，其譯碼輸出信號最多應(yīng)有個。輸入信號的同時跳變引起輸出端產(chǎn)生尖峰脈沖的現(xiàn)象叫做?！琑OM有10根地址線，8根數(shù)據(jù)輸出線，ROM共有個存儲單元。N個觸發(fā)器組成的計數(shù)器最多可以組成進(jìn)制的計數(shù)器。基本RS觸發(fā)器的約束條件是。三?電路分析題（36分）1?圖3-1（a）所示電路，移位寄存器原來的數(shù)據(jù)是Q^QiQo二°。。，數(shù)據(jù)從Di順序輸入到移位寄存器,試問：⑴在圖3-1（b）所示輸入波形作用下，在T1到T2期間,輸出端X、Y的波形？⑵該電路的邏輯功能？（12分）

ffl3-1(a)rn11rn11丄nI崔X■.I■.>.■.i:::*■l—r”*圖3-2為兩個時鐘發(fā)生器，圖中R=510Q,R=10KQ,C=0.1uFo（12分）（1）寫出JK觸發(fā)器的狀態(tài)方程及輸出V、V的表達(dá)式；12（2）畫出555定時器的輸出V以及V、V的波形；O12（3）計算V的周期和脈沖寬度Tw.1555定時器功能表4腳6腳2腳3腳7腳0XX0導(dǎo)通1〉2/3VCC>1/3VCC0導(dǎo)通1〈2/3VCC>1/3VCC不變不變1〈2/3VCC〈1/3VCC1截止1〉2/3Vcc〈l/3Vcc1截止四?電路設(shè)計題（24分）1）試用一片雙4選1的數(shù)據(jù)選擇器74LS153和必要的門電路，設(shè)計下面邏輯函數(shù)，并在器件圖上畫出相應(yīng)的電路圖。（10分）雙4選1的數(shù)據(jù)選擇器74LS153器件的器件圖和功能表輸入輸出瓦（靂）■A嶺迅）0(0)00Ao(6。)0(0)01久（61）0(0)10^12()0(0)11D13()1(1)XX0(0)7174LS1532?試用JK觸發(fā)器和門電路設(shè)計一個十三進(jìn)制的計數(shù)器，并檢查設(shè)計的電路能否自啟動。14分）〈〈數(shù)字電子技術(shù)＞＞試卷（2007.1）A（答案）一.單項選擇題：（在每小題的備選答案中選出一個正確的答案，并將正確答案的字母填入下表中對應(yīng)的格子里。每小題2分，共20分。）題號12345678910答案BCBBBACDAC二?填空題（每小題2分，共20分）CMOS傳輸門的靜態(tài)功耗非常小，當(dāng)輸入信號的頻率增加時，其功耗將增大。邏輯函數(shù)的四種表示方法是真值表、邏輯電路圖、邏輯函數(shù)式、卡諾圖。邏輯電路中，高電平用1表示，低電平用0表示，則稱為正邏輯；把JK觸發(fā)器改成T觸發(fā)器的方法是J=K=T。組合邏輯電路是指電路的輸出僅由當(dāng)前的輸入決定。5變量輸入譯碼器，其譯碼輸出信號最多應(yīng)有32個。輸入信號的同時跳變引起輸出端產(chǎn)生尖峰脈沖的現(xiàn)象叫做競爭一冒險現(xiàn)象?！琑OM有10根地址線，8根數(shù)據(jù)輸出線，ROM共有8192個存儲單元。N個觸發(fā)器組成的計數(shù)器最多可以組成2n進(jìn)制的計數(shù)器。8.基本RS觸發(fā)器的約束條件是RS=0。三?電路分析題（36分）1?圖3-1（a）所示電路，移位寄存器原來的數(shù)據(jù)是Q^QiQo二°。。，數(shù)據(jù)從Di順序輸入到移位寄存器,試問：數(shù)字電子試卷含答案數(shù)字電子技術(shù)數(shù)字電子試卷含答案數(shù)字電子技術(shù)3-l(b)所示輸入波形作用下，3-l(b)所示輸入波形作用下，在-到T2期間,輸出端X、Y的波形？(12分)⑴D］二ni］+ni?+ni4+mT=D3=4-mg+m7=ni?mjfrLefrL7<.!.?!.1■■'；'；'；'■'■'■；J.H'-'-2-'-'■'■；「；］；「■'■°「廠丄［［J//刖一7^i*s；!@-J__\D羽ID；_i4-圉T一1d數(shù)字電子試卷含答案數(shù)字電子技術(shù)數(shù)字電子試卷含答案數(shù)字電子技術(shù)數(shù)字電子試卷含答案數(shù)字電子技術(shù)數(shù)字電子試卷含答案數(shù)字電子技術(shù)數(shù)字電子試卷含答案數(shù)字電子技術(shù)q2.圖3-2為兩個時鐘發(fā)生器，圖中R=510Q,R=10KQ,C=0.1uF°（12分）（1）寫出觸發(fā)器的狀態(tài)方程及輸出V、V的方程；12（2）畫出555定時器的輸出V以及V、V的波形；O12（3）計算V的周期和脈沖寬度Tw.1VccRlmsIBOVT>+<|>c丄丁OOLuTH555TOCCVRlmsIBOVT>+<|>c丄丁OOLuTH555TOCCV圖3-2嚴(yán)=◎V1=QV0V2=QVo(2)Tcp=0.7(R1+2RjC=1.44mST=2TCP=2.EEmStw□扌丁惦-0.72mS(3)或切

四?電路設(shè)計題（24分）1）試用一片雙4_選1的數(shù)據(jù)選擇器74LS153和必要的門電路，設(shè)計下面邏輯函數(shù)

，并在器件圖上畫出相應(yīng)的電路圖。（10分）

雙4選1的數(shù)據(jù)選擇器74LS153器件的器件圖和功能表1一漢n--A.D-d-d--d3-」s,1一漢n--A.D-d-d--d3-」s,74LS153>1輸入輸出瓦禹）■A%（妁）0(0)00Ao(60)0(0)011（61）0(0)10^12()0(0)11□13()1(1)XX0(0)CBY=m3斗+貞+m7+m12+m13+m14令兀二扎爲(wèi)二二C.貝yD］二2?試用JK觸發(fā)器和門電路設(shè)計一個十三進(jìn)制的計數(shù)器，并檢查設(shè)計的電路能否自啟動。（14分）解：根據(jù)題意，得狀態(tài)轉(zhuǎn)換圖如下：Q3Q2QiQo0000一0001—00L0—0011—0100一01011100