數(shù)字邏輯設(shè)計(jì)基礎(chǔ)第11章課件

1第11章數(shù)模和模數(shù)轉(zhuǎn)換器2022/11/1811第11章數(shù)模和模數(shù)轉(zhuǎn)換器2022/11/101222022/11/18賴祖亮@小木蟲(chóng)1了解數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器的基本工作原理及其分類(lèi)234掌握數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器的參數(shù)指標(biāo)進(jìn)行應(yīng)用設(shè)計(jì)時(shí)，能夠根據(jù)參數(shù)指標(biāo)進(jìn)行器件選型能夠使用典型數(shù)模及模數(shù)轉(zhuǎn)換器件進(jìn)行常規(guī)模數(shù)與數(shù)模接口電路設(shè)計(jì)本章目標(biāo)222022/11/10賴祖亮@小木蟲(chóng)1了解數(shù)模轉(zhuǎn)換器和模數(shù)332022/11/18隨著數(shù)字技術(shù)，特別是信息技術(shù)的飛速發(fā)展與普及，在現(xiàn)代控制、通信及檢測(cè)等領(lǐng)域，為了提高系統(tǒng)的性能指標(biāo)，對(duì)信號(hào)的處理廣泛采用了數(shù)字計(jì)算機(jī)技術(shù)。由于系統(tǒng)的實(shí)際對(duì)象往往都是一些模擬量（如溫度、壓力、位移、圖像等），要使計(jì)算機(jī)或數(shù)字儀表能識(shí)別、處理這些信號(hào)，必須首先將這些模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)；而經(jīng)計(jì)算機(jī)分析、處理后輸出的數(shù)字量也往往需要將其轉(zhuǎn)換為相應(yīng)模擬信號(hào)才能為執(zhí)行機(jī)構(gòu)所接受。模數(shù)和數(shù)模轉(zhuǎn)換器是一種在模擬信號(hào)與數(shù)字信號(hào)之間起橋梁作用的電路引言332022/11/10隨著數(shù)字技術(shù)，特別是信息技術(shù)的飛速發(fā)集成ADC及其應(yīng)用模數(shù)轉(zhuǎn)換器（ADC）集成DAC及其應(yīng)用數(shù)模轉(zhuǎn)換器（DAC）

概述內(nèi)容提要集成ADC及其應(yīng)用模數(shù)轉(zhuǎn)換器（ADC）集成DAC及其應(yīng)用數(shù)模552022/11/18在數(shù)字系統(tǒng)內(nèi)部，只能對(duì)數(shù)字信號(hào)進(jìn)行處理，而自然界的電壓、電流、聲音、圖像、溫度、壓力等實(shí)際信號(hào)大多是連續(xù)變化的模擬信號(hào)，因此，必須把這些模擬量轉(zhuǎn)換成數(shù)字量才能由數(shù)字系統(tǒng)進(jìn)行處理，這種將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的過(guò)程稱為“模數(shù)轉(zhuǎn)換”。經(jīng)數(shù)字系統(tǒng)處理后的數(shù)字量，如用于控制調(diào)節(jié)電機(jī)轉(zhuǎn)速、合成函數(shù)信號(hào)、數(shù)字音頻功放等場(chǎng)合，又常常要求將其轉(zhuǎn)換為模擬量

，這種將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)的過(guò)程稱為“數(shù)模轉(zhuǎn)換”。完成模數(shù)轉(zhuǎn)換的電路稱為模數(shù)轉(zhuǎn)換器，簡(jiǎn)稱ADC（AnalogtoDigitalConverter）；完成數(shù)模轉(zhuǎn)換的電路稱為數(shù)模轉(zhuǎn)換器，簡(jiǎn)稱DAC（DigitaltoAnalogConverter）；ADC和DAC是數(shù)字系統(tǒng)與模擬系統(tǒng)及自然界的關(guān)鍵接口部件。11.1概述552022/11/10在數(shù)字系統(tǒng)內(nèi)部，只能對(duì)數(shù)字信號(hào)進(jìn)行處662022/11/18數(shù)字系統(tǒng)結(jié)構(gòu)框圖662022/11/10數(shù)字系統(tǒng)結(jié)構(gòu)框圖772022/11/18關(guān)鍵術(shù)語(yǔ)分辨率：指DAC能夠轉(zhuǎn)換的二進(jìn)制數(shù)的位數(shù)，位數(shù)多分辨率也就越高轉(zhuǎn)換誤差：轉(zhuǎn)換誤差是指DAC輸出模擬電壓與理論輸出模擬電壓的最大差值。11.2數(shù)模轉(zhuǎn)換器（DAC）

轉(zhuǎn)換時(shí)間：轉(zhuǎn)換時(shí)間是指DAC在輸入數(shù)字信號(hào)開(kāi)始轉(zhuǎn)換到輸出模擬電壓達(dá)到穩(wěn)定值時(shí)所需的時(shí)間。根據(jù)位權(quán)網(wǎng)絡(luò)不同，DAC可分為權(quán)電阻網(wǎng)絡(luò)DAC、R-2R倒T形電阻網(wǎng)絡(luò)DAC和權(quán)電流型網(wǎng)絡(luò)DAC772022/11/10關(guān)鍵術(shù)語(yǔ)分辨率：指DAC能夠轉(zhuǎn)換的二882022/11/1811.2.1數(shù)模轉(zhuǎn)換的表示數(shù)字量通常是用有權(quán)代碼按數(shù)位組合起來(lái)表示的，每一位代碼都有固定的“權(quán)”，大多采用二進(jìn)制碼，DAC實(shí)際上就是將輸入的二進(jìn)制碼（數(shù)字量）轉(zhuǎn)換為相應(yīng)的模擬電壓輸出，二者的大小成正比，數(shù)模轉(zhuǎn)換器的輸出電壓Vo與數(shù)字量的一般關(guān)系式為：常數(shù)k為比例系數(shù)，

為二進(jìn)制數(shù)按位權(quán)展開(kāi)所對(duì)應(yīng)的十進(jìn)制數(shù)值。882022/11/1011.2.1數(shù)模轉(zhuǎn)換的表示數(shù)字量通常9兩個(gè)相鄰二進(jìn)制數(shù)碼轉(zhuǎn)換出的模擬電壓值實(shí)際上并不連續(xù)，其電壓差值由最低碼位所代表的位權(quán)值決定。FSR（FullScaleRange）：是最大輸入數(shù)字量時(shí)的最大電壓輸出值，即11…11所對(duì)應(yīng)的十進(jìn)制值乘以系數(shù)k的結(jié)果。LSB(LeastSignificantBit)：是信息所能分辨的最小量，即00…01所對(duì)應(yīng)的十進(jìn)制值乘以系數(shù)k的結(jié)果。數(shù)字量代表的模擬電壓實(shí)際上是離散的9兩個(gè)相鄰二進(jìn)制數(shù)碼轉(zhuǎn)換出的模擬電壓值實(shí)際上并不連續(xù)，其電壓104位DAC的轉(zhuǎn)換關(guān)系對(duì)照表104位DAC的轉(zhuǎn)換關(guān)系對(duì)照表112022/11/184位DAC的轉(zhuǎn)換關(guān)系曲線112022/11/104位DAC的轉(zhuǎn)換關(guān)系曲線12122022/11/1812.2.2DAC的一般構(gòu)成DAC主要由數(shù)字寄存器、模擬電子開(kāi)關(guān)、位權(quán)網(wǎng)絡(luò)、求和運(yùn)算放大器和基準(zhǔn)電壓源（或恒流源）組成數(shù)字寄存器用于存放待轉(zhuǎn)換的數(shù)字量，分別控制對(duì)應(yīng)位的模擬電子開(kāi)關(guān)，使數(shù)碼為1的位在位權(quán)網(wǎng)絡(luò)上產(chǎn)生與其位權(quán)成正比的電流值，再由求和運(yùn)算放大器對(duì)各電流值求和，并轉(zhuǎn)換成模擬電壓值。12122022/11/1012.2.2DAC的一般構(gòu)成13電路結(jié)構(gòu)111.2.3權(quán)電阻網(wǎng)絡(luò)DAC

20R、21R、22R、…

，構(gòu)成的電阻網(wǎng)絡(luò)稱為權(quán)電阻某位權(quán)電阻的阻值大小和該位的權(quán)值成反比，相鄰低位權(quán)電阻值是其高位電阻值的2倍。電流差1/2，由運(yùn)算放大器求和，轉(zhuǎn)換成對(duì)應(yīng)的模擬電壓值13電路結(jié)構(gòu)111.2.3權(quán)電阻網(wǎng)絡(luò)DAC20R、2114工作原理2運(yùn)算放大器的∑點(diǎn)是虛地，該點(diǎn)電位總是近似為零。假設(shè)輸入是n位二進(jìn)制數(shù)，因此當(dāng)任一位的Di=0，經(jīng)電子開(kāi)關(guān)Si使該位的權(quán)電阻

接地時(shí)，因

兩端電位相等，故流過(guò)該電阻的電流Ii=0，而當(dāng)

Di=1，Si使該電阻接VREF時(shí)，

對(duì)于受

Di位控制的權(quán)電阻流過(guò)的電流為當(dāng)

Di=0，

則Ii=0，根據(jù)疊加定理，通過(guò)各權(quán)電阻的電流之和為：14工作原理2運(yùn)算放大器的∑點(diǎn)是虛地，該點(diǎn)電位總是近似為零15因運(yùn)算放大器的故得到輸出電壓：若取=R/2，則15因運(yùn)算放大器的故得到輸出電壓：若取=R/2，則16在權(quán)電阻網(wǎng)絡(luò)DAC中，n=4，設(shè)VREF=-10V，RF=R/2，試求：

（1）當(dāng)輸入數(shù)字量D3D2D1D0=0001時(shí)，輸出電壓的值；（2）當(dāng)輸人數(shù)字量D3D2D1D0=1001時(shí)，輸出電壓的值；（3）當(dāng)輸入數(shù)字量D3D2D1D0=1111時(shí)，輸出電壓的值。（1）（2）（3）顯然，輸出電壓的范圍是0~9.375V，且相鄰兩個(gè)二進(jìn)制數(shù)碼所對(duì)應(yīng)的模擬電壓差值Δ為1LSB，即0.675V例316在權(quán)電阻網(wǎng)絡(luò)DAC中，n=4，設(shè)VREF=-10V，RF17其他類(lèi)型的DAC4權(quán)電阻DAC的優(yōu)點(diǎn)是電路簡(jiǎn)單，轉(zhuǎn)換速度也比較快；其轉(zhuǎn)換精度取決于VREF、權(quán)電阻精度及模擬電子開(kāi)關(guān)若各個(gè)電阻的阻值相差較大，而且隨著輸入二進(jìn)制代碼位數(shù)的增多，電阻的差值也隨之增加，難以保證對(duì)電阻精度的要求，這給電路的轉(zhuǎn)換精度帶來(lái)很大影響，也不利于集成化因此權(quán)電阻DAC并不單獨(dú)使用，而是將其權(quán)電阻網(wǎng)絡(luò)由相應(yīng)的權(quán)電流網(wǎng)絡(luò)替換，以保證轉(zhuǎn)換精度，即權(quán)電流型網(wǎng)絡(luò)DACR-2R倒T型電阻網(wǎng)絡(luò)DAC克服了權(quán)電阻網(wǎng)絡(luò)帶來(lái)的較大誤差，結(jié)構(gòu)簡(jiǎn)單、工作速度塊，得到廣泛應(yīng)用17其他類(lèi)型的DAC4權(quán)電阻DAC的優(yōu)點(diǎn)是電路簡(jiǎn)單，轉(zhuǎn)換速度18R-2R倒T型電阻網(wǎng)絡(luò)DAC電路原理圖因運(yùn)算放大器的Σ點(diǎn)為虛地，故不論輸入數(shù)字量D取值為0還是1，對(duì)于R-2R電阻網(wǎng)絡(luò)來(lái)說(shuō)，各2R電阻的均上端相當(dāng)于接地，所以依次從網(wǎng)絡(luò)的各節(jié)點(diǎn)向做看的對(duì)地電阻都是2R18R-2R倒T型電阻網(wǎng)絡(luò)DAC電路原理圖因運(yùn)算放大器的Σ19因此在網(wǎng)絡(luò)中的電流分配如圖中標(biāo)注，由基準(zhǔn)電源VREF流出的總電流I，每經(jīng)過(guò)一個(gè)2R電阻就被分流一半，這樣流過(guò)n個(gè)2R電阻的電流分別是I/2、I/4、……、I/（n-1）n個(gè)電流是流入地，還是流向運(yùn)算放大器，由輸入數(shù)字量D控制的電子開(kāi)關(guān)S決定，因此運(yùn)算放大器的總輸出電壓：相鄰兩個(gè)二進(jìn)制數(shù)碼所對(duì)應(yīng)的模擬電壓差值Δ實(shí)際上取決于VREF及DAC的位數(shù)，VREF越小，Δ就越小；同時(shí)，DAC的位數(shù)越多，Δ也越小。Δ越小，越逼近真實(shí)的模擬電壓值19因此在網(wǎng)絡(luò)中的電流分配如圖中標(biāo)注，由基準(zhǔn)電源VREF流出20衡量一個(gè)D/A轉(zhuǎn)換器的性能的主要參數(shù)有分辨率、轉(zhuǎn)換誤差和轉(zhuǎn)換時(shí)間是指DAC能夠轉(zhuǎn)換的二進(jìn)制數(shù)的位數(shù)，位數(shù)多分辨率也就越高一般用DAC的位數(shù)來(lái)衡量分辨率的高低，因?yàn)槲粩?shù)越多，其輸出電壓V0的取值個(gè)數(shù)就越多(2n個(gè))，也就越能反映出輸出電壓的細(xì)微變化，分辨能力就越高分辨率

111.2.4

DAC的主要參數(shù)分辨率為DAC最低位有效數(shù)字量(00…01)對(duì)應(yīng)輸出的模擬電壓與最大數(shù)字量(11…11)對(duì)應(yīng)的輸出模擬電壓V0的比值。20衡量一個(gè)D/A轉(zhuǎn)換器的性能的主要參數(shù)有分辨率、轉(zhuǎn)換誤差和21轉(zhuǎn)換誤差是指DAC輸出模擬電壓與理論輸出模擬電壓的最大差值，反映了當(dāng)數(shù)字量變化時(shí)，DAC輸出的模擬量按比例關(guān)系變化的程度模擬電子開(kāi)關(guān)的導(dǎo)通電阻和導(dǎo)通壓降以及R、2R電阻值的偏差會(huì)導(dǎo)致非線性誤差基準(zhǔn)電壓VREF和運(yùn)算放大器的增益不穩(wěn)定會(huì)導(dǎo)致增益誤差（比例系數(shù)誤差）轉(zhuǎn)換誤差2求和運(yùn)算放大器的零點(diǎn)漂移會(huì)導(dǎo)致漂移誤差（平均誤差）為了實(shí)現(xiàn)高精度的D/A轉(zhuǎn)換，應(yīng)選用低漂移高精度的運(yùn)算放大器，采用高穩(wěn)定度的VREF，選用高分辨率DAC21轉(zhuǎn)換誤差是指DAC輸出模擬電壓與理論輸出模擬電壓的最大差22轉(zhuǎn)換時(shí)間是指DAC在輸入數(shù)字信號(hào)開(kāi)始轉(zhuǎn)換到輸出模擬電壓達(dá)到穩(wěn)定值時(shí)所需的時(shí)間。這個(gè)時(shí)間越短，器件的工作速度越高。轉(zhuǎn)換速度一般由建立時(shí)間決定。從輸入由全0突變?yōu)槿?時(shí)開(kāi)始，到輸出電壓穩(wěn)定在FSR土(1／2)LSB范圍內(nèi)為止，這段時(shí)間稱為建立時(shí)間，它是DAC的最大響應(yīng)時(shí)間，所以用它衡量轉(zhuǎn)換速度的快慢。轉(zhuǎn)換時(shí)間3電流型D/A轉(zhuǎn)換較快，一般在幾ns到幾百ns之間。電壓型D/A轉(zhuǎn)換較慢，取決于運(yùn)算放大器的響應(yīng)時(shí)間。例如10位D/A轉(zhuǎn)換器AD7520的建立時(shí)間不大于500ns22轉(zhuǎn)換時(shí)間是指DAC在輸入數(shù)字信號(hào)開(kāi)始轉(zhuǎn)換到輸出模擬電壓達(dá)23232022/11/1811.3集成DAC及其應(yīng)用DAC廣泛用于各種數(shù)模接口的系統(tǒng)中，如用于構(gòu)成數(shù)控電壓或電流源、數(shù)字衰減器、數(shù)控增益放大器、頻率合成器、可編程有源濾波器、數(shù)控頻率波形發(fā)生器等。下面給出了DAC應(yīng)用的兩個(gè)常見(jiàn)領(lǐng)域11.3.1集成DAC在數(shù)字系統(tǒng)中的應(yīng)用數(shù)字系統(tǒng)的輸出通道1如：電機(jī)轉(zhuǎn)速控制，采用低速DAC，如DAC0832；

數(shù)字音頻回放，采用音頻DAC，如AD1861；

23232022/11/1011.3集成DAC及其應(yīng)用DA24波形發(fā)生器

2DAC以直接模擬量的方式所合成的周期性波形的實(shí)現(xiàn)過(guò)程就稱為DDS（直接數(shù)字式頻率合成器）。DDS可以靈活地產(chǎn)生鋸齒波、正弦波、特殊形狀波形等任意波形，這種技術(shù)已獲得廣泛應(yīng)用。

24波形發(fā)生器2DAC以直接模擬量的方式所合成的周期性波形25幾種典型的DAC指標(biāo)參數(shù)11.3.2集成DAC的選型原則25幾種典型的DAC指標(biāo)參數(shù)11.3.2集成DAC的選型原【例1】AD7524實(shí)現(xiàn)數(shù)模轉(zhuǎn)換11.3.3集成DAC應(yīng)用實(shí)例電位器RP1、RP2、RP3用于電路校準(zhǔn)片選和寫(xiě)有效控制數(shù)字量輸入當(dāng)輸入最小數(shù)字量“00000000”時(shí)，輸出的電壓模擬量應(yīng)為0，若不為0，可調(diào)節(jié)調(diào)零電位器RP3，使輸出為0V，這一過(guò)程稱為零點(diǎn)校準(zhǔn)?！纠?】AD7524實(shí)現(xiàn)數(shù)模轉(zhuǎn)換11.3.3集成DAC應(yīng)用272022/11/18當(dāng)輸入最大數(shù)字量“11111111”時(shí)，輸出電壓應(yīng)為若實(shí)測(cè)值小于9.96V，可調(diào)節(jié)RP2，使其阻值逐步增大，以增大反饋電阻，提高運(yùn)算放大器的放大倍數(shù)，使Vomax上升到9.96V。若實(shí)測(cè)輸出值大于9.96V，可增大RP1的阻值，以降低VREF，使Vomax下降，這一過(guò)程稱為增益校準(zhǔn)。272022/11/10當(dāng)輸入最大數(shù)字量“11111111”【例2】DAC0832的三種典型應(yīng)用方式DAC0832是8位D／A轉(zhuǎn)換器，內(nèi)有8位輸入寄存器、8位DAC寄存器，因此可進(jìn)行二次緩沖操作，可直接與微機(jī)總線相連而無(wú)需附加邏輯部件。

所以，DAC0832有三種典型應(yīng)用方式：兩級(jí)緩沖型、一級(jí)緩沖型和無(wú)緩沖型(直通式)。（a）兩級(jí)緩存

（b）一級(jí)緩存

（c）直通方式【例2】DAC0832的三種典型應(yīng)用方式DAC29292022/11/1811.4模數(shù)轉(zhuǎn)換器（ADC）模數(shù)轉(zhuǎn)換器的用途很多。例如，在應(yīng)用數(shù)字計(jì)算機(jī)處理數(shù)據(jù)時(shí)，常常需要把模擬量轉(zhuǎn)換成數(shù)字量，再送入計(jì)算機(jī)進(jìn)行運(yùn)算；數(shù)字電壓表是電壓-數(shù)字轉(zhuǎn)換器；數(shù)字頻率計(jì)是頻率-數(shù)字轉(zhuǎn)換器在信息處理和數(shù)字通信中常常需要把信號(hào)電壓進(jìn)行幅度量化（幅度量化就是把信號(hào)接其幅度分層，或者說(shuō)把信號(hào)電壓的幅度數(shù)字化）通常所說(shuō)的模數(shù)轉(zhuǎn)換器實(shí)際上是電壓的模數(shù)轉(zhuǎn)換器29292022/11/1011.4模數(shù)轉(zhuǎn)換器（ADC）30302022/11/18A／D轉(zhuǎn)換過(guò)程包括取樣、保持、量化和編碼四個(gè)步驟。一般，前兩個(gè)步驟在取樣-保持電路中一次性完成，后兩個(gè)步驟在A／D轉(zhuǎn)換電路中一次性完成。將連續(xù)變化的模擬信號(hào)用多個(gè)時(shí)間點(diǎn)上的信號(hào)值來(lái)表示稱為取樣，取樣點(diǎn)上的信號(hào)值稱為樣點(diǎn)值，樣點(diǎn)值的全體稱為原信號(hào)的取樣信號(hào)。取樣脈沖的頻率越高,取樣越密，取樣值就越多，其取樣輸出信號(hào)的包絡(luò)線也就越接近于輸入信號(hào)的波形取樣及取樣定理111.4.1

AD轉(zhuǎn)換的步驟30302022/11/10A／D轉(zhuǎn)換過(guò)程包括取樣、保持、量要使取樣后的樣點(diǎn)值能夠被轉(zhuǎn)換為數(shù)字量，應(yīng)通過(guò)取樣-保持電路將樣點(diǎn)值保存下來(lái)，并在取樣脈沖結(jié)束之后到下一個(gè)取樣脈沖到來(lái)之前保持不變。取樣-保持2采樣保持器LF198可以實(shí)現(xiàn)取樣-保持功能，它依靠電容器C上的電壓不會(huì)突變而使樣值電壓得以保持將樣值電壓變?yōu)榱炕瘑挝徽麛?shù)倍的過(guò)程稱為量化量化與編碼3樣值電壓的大小仍屬于模擬量，要將取樣-保持電路輸出的樣值電壓變換成與其成正比的數(shù)字量，還必須對(duì)樣值電壓進(jìn)行量化通常將數(shù)字信號(hào)最低位（LSB）為1時(shí)（即00……01）對(duì)應(yīng)的模擬電壓作為量化單位，用△表示。要使取樣后的樣點(diǎn)值能夠被轉(zhuǎn)換為數(shù)字量，應(yīng)通過(guò)取樣-保持電路將在量化時(shí)，樣值電壓一般不能被△整除，非整數(shù)部分的余數(shù)被舍去，這就必然會(huì)產(chǎn)生誤差，這個(gè)誤差稱為量化誤差。下面給出了四舍五入及去整取余的兩種量化方法在量化時(shí)，樣值電壓一般不能被△整除，非整數(shù)部分的余數(shù)被舍去，33采用四舍五入法量化時(shí)，凡落在某一量化級(jí)范圍內(nèi)的模擬電壓都取整歸并到該量化值上，例如，1.5V的輸入電壓，應(yīng)量化到量化值2V以上，而1.49V則應(yīng)量化到量化值1V上。按上述四舍五入的量化方法，其最大量化誤差為△／2。實(shí)際上可通過(guò)提高編碼位數(shù)，從而將量化單位再進(jìn)一步分割，即可減小量化誤差電壓。由于量化過(guò)程中四舍五入的結(jié)果，必然造成實(shí)際輸入電壓值與量化值之間的偏差，如輸入1.5V與其量化值2V之間偏差0.5V；而輸入1.49V與其量化值1V之間差0．49V。這種偏差稱為量化誤差。余取整法量化方法的最大量化誤差為△，量化誤差比四舍五入法大。A/D轉(zhuǎn)換器位數(shù)越多，量化單位越小，則量化誤差也越小量化誤差分析：將量化的結(jié)果用二進(jìn)制代碼表示的過(guò)程稱為編碼，量化與編碼過(guò)程由A/D轉(zhuǎn)換器完成33采用四舍五入法量化時(shí)，凡落在某一量化級(jí)范圍內(nèi)的模擬電壓都34三位并行比較型ADC由電阻分壓網(wǎng)絡(luò)、電壓比較器、鎖存器及編碼器組成，如下圖所示。11.4.2并聯(lián)比較型ADC8個(gè)電阻將參考電壓VREF分成8個(gè)等級(jí)，其中7個(gè)等級(jí)的電壓分別作為7個(gè)比較器C1～C7的參考電壓，其數(shù)值分別為VREF／15，3VREF／15，…，13VREF／15。輸入電壓為

，它的大小決定各比較器的輸出狀態(tài)，D觸發(fā)器構(gòu)成鎖存器，通過(guò)鎖存脈沖CP，再由高電平輸出有效的優(yōu)先編碼器產(chǎn)生相應(yīng)的二進(jìn)制代碼，從而完成AD轉(zhuǎn)換的過(guò)程。34三位并行比較型ADC由電阻分壓網(wǎng)絡(luò)、電壓比較器、鎖存器及35A/D種類(lèi)很多，按工作原理的不同，可分成間接ADC和直接ADC間接ADC是先將輸入模擬電壓轉(zhuǎn)換成時(shí)間或頻率，然后再把這些中間量轉(zhuǎn)換成數(shù)字量，常用的有中間量是時(shí)間的雙積分型ADC。ADC的種類(lèi)直接ADC則直接將輸入模擬電壓轉(zhuǎn)換成數(shù)字量，常用的有并聯(lián)比較型ADC、逐次逼近型ADC35A/D種類(lèi)很多，按工作原理的不同，可分成間接ADC和直接362022/11/183位并聯(lián)比較型ADC量化編碼表362022/11/103位并聯(lián)比較型ADC量化編碼表37在并行A／D轉(zhuǎn)換器中，輸入電壓

同時(shí)加到所有比較器的輸入端，從

加入到穩(wěn)定輸出所經(jīng)歷的時(shí)間為比較器、D觸發(fā)器和編碼器延遲時(shí)間之和。如不考慮上述器件的延遲，可認(rèn)為三位數(shù)字量是與

輸入時(shí)刻同時(shí)獲得的。所以并聯(lián)比較型ADC轉(zhuǎn)換速度最快，但所用的元器件較多。如一個(gè)n位轉(zhuǎn)換器，所用的比較器的個(gè)數(shù)為2n-1個(gè)并聯(lián)比較型ADC的速度37在并行A／D轉(zhuǎn)換器中，輸入電壓同時(shí)加到所有38逐次逼近型ADC的工作原理很像人們量體重的過(guò)程；假如你的體重不超過(guò)200公斤，你會(huì)先加一個(gè)100公斤的秤砣試試看，如果發(fā)現(xiàn)100公斤的秤砣太大(比如實(shí)際體重是70公斤)，就將此砣去掉；換一個(gè)50公斤的秤砣再試，發(fā)現(xiàn)50公斤的秤砣又偏小，故將其保留；然后再加一個(gè)25公斤的秤砣，發(fā)現(xiàn)體重不足75公斤，再將此25公斤的秤砣去掉，換一個(gè)更小一點(diǎn)的秤砣……，如此進(jìn)行，逐次逼近，直到滿足要求為止逐次比較型ADC逐個(gè)產(chǎn)生比較電壓，逐次與輸入電壓分別比較，以逐漸逼近的方式進(jìn)行模數(shù)轉(zhuǎn)換，每次轉(zhuǎn)換時(shí)需要n+1個(gè)節(jié)拍脈沖，因此轉(zhuǎn)換速度比并聯(lián)比較型慢，屬于中速ADC器件。位數(shù)多時(shí)，所用的元器件比并聯(lián)比較型少得多，所以在集成ADC中應(yīng)用最廣泛。11.4.3逐次逼近型ADC38逐次逼近型ADC的工作原理很像人們量體重的過(guò)程；假如你的39雙積分型ADC屬于間接型ADC，由積分器、比較器、計(jì)數(shù)器和部分控制電路組成。雙積分型A／D轉(zhuǎn)換器的轉(zhuǎn)換精度主要取決于位數(shù)、運(yùn)算放大器和比較器的靈敏度和零點(diǎn)漂移等因素的影響11.4.4雙積分型ADC先對(duì)輸入取樣電壓和基準(zhǔn)電壓進(jìn)行兩次積分，獲得與取樣電壓平均值成正比的時(shí)間間隔，同時(shí)在這個(gè)時(shí)間間隔內(nèi)，用計(jì)數(shù)器對(duì)標(biāo)準(zhǔn)時(shí)鐘脈CP計(jì)數(shù)，計(jì)數(shù)器輸出的結(jié)果就是對(duì)應(yīng)的數(shù)字量。雙積分型ADC的轉(zhuǎn)換精度高，由于輸入端使用了積分器進(jìn)行取樣，抗干擾能力強(qiáng)，選取合適的取樣時(shí)間，可以有效地濾除工頻干擾。不足之處是轉(zhuǎn)換速度慢，主要用于數(shù)字萬(wàn)用表等低速測(cè)試系統(tǒng)中。39雙積分型ADC屬于間接型ADC，由積分器、比較器、計(jì)數(shù)器40輸出的二進(jìn)制位數(shù)越多，量化單位越小，能分辨出的最小模擬電壓越小，分辨率也越高。11.4.5

ADC的主要參數(shù)分辨率為A/D轉(zhuǎn)換器輸出最低位（LSB）變化一個(gè)數(shù)碼對(duì)應(yīng)輸入模擬量的變化量，反映了A／D轉(zhuǎn)換器能夠分辨最小信號(hào)的能力，一般用輸出的二進(jìn)制位數(shù)來(lái)表示。如ADC0809的分辨率為8位，輸入滿量程模擬電壓為5V，則其分辨率為：分辨率

1對(duì)于輸入同樣為5V滿量程模擬電壓的10位A/D轉(zhuǎn)換器，其分辨率為：40輸出的二進(jìn)制位數(shù)越多，量化單位越小，能分辨出的最小模擬電41如AD5711的轉(zhuǎn)換誤差

≤LSB，說(shuō)明其實(shí)際輸出的數(shù)字量和理論上得到的數(shù)字量之間的誤差不大于最低位為1的一半。轉(zhuǎn)換誤差，也稱相對(duì)精度，是A/D轉(zhuǎn)換器實(shí)際輸出數(shù)字量與理論輸出數(shù)字量之間的差值。常用LSB的倍數(shù)表示。轉(zhuǎn)換誤差

241如AD5711的轉(zhuǎn)換誤差≤LSB，說(shuō)42ADC的轉(zhuǎn)換速度主要取決于轉(zhuǎn)換電路的類(lèi)型，并聯(lián)比較型ADC的轉(zhuǎn)換速度最高（轉(zhuǎn)換時(shí)間可小于50ns），逐次逼近型次之（轉(zhuǎn)換時(shí)間在10～100μs之間），雙積分型ADC轉(zhuǎn)換速度最低（轉(zhuǎn)換時(shí)間在幾十ms～數(shù)百ms之間）轉(zhuǎn)換速度是完成一次A／D轉(zhuǎn)換所需的時(shí)間，故又稱為轉(zhuǎn)換時(shí)間。它是A／D轉(zhuǎn)換啟動(dòng)時(shí)刻起到輸出端輸出穩(wěn)定的數(shù)字信號(hào)所經(jīng)歷的時(shí)間。轉(zhuǎn)換速度

342ADC的轉(zhuǎn)換速度主要取決于轉(zhuǎn)換電路的類(lèi)型，并聯(lián)比較型AD43432022/11/1811.5集成ADC及其應(yīng)用集成ADC的應(yīng)用比集成DAC更為廣泛，由于轉(zhuǎn)換的原理和電路結(jié)構(gòu)及工藝技術(shù)有所不同，不同型號(hào)的集成ADC在轉(zhuǎn)換速度、轉(zhuǎn)換精度、分辨率以及價(jià)格上都各具優(yōu)勢(shì)。集成ADC廣泛用于各種模數(shù)接口的系統(tǒng)中，用以將自然界的溫度、電壓、聲音、圖像等物理量轉(zhuǎn)化為數(shù)字量，再由計(jì)算機(jī)進(jìn)行處理。如在數(shù)字溫度計(jì)、數(shù)字電壓表、手機(jī)的受話器、數(shù)字視頻監(jiān)控系統(tǒng)、有線電視機(jī)頂盒等數(shù)字設(shè)備中，ADC是必不可少的關(guān)鍵環(huán)節(jié)。11.5.1集成ADC在數(shù)字系統(tǒng)中的應(yīng)用43432022/11/1011.5集成ADC及其應(yīng)用集44442022/11/18目前，ADC已形成齊全的集成產(chǎn)品門(mén)類(lèi)，應(yīng)用于不同的需求場(chǎng)合，有效位數(shù)有8、10、12、14、16、24位以及BCD碼輸出的3位半、4位半和5位半等多種。11.5.2集成ADC的選型原則轉(zhuǎn)換速度有低速(≤1s)、中速(≤1ms)、高速(≤1μs)和超高速(≤1ns)等。有些芯片不但包括ADC基本電路，還包括多路轉(zhuǎn)換開(kāi)關(guān)、時(shí)鐘電路、基準(zhǔn)電壓源等，功能更加齊全。選用ADC芯片主要根據(jù)系統(tǒng)對(duì)于轉(zhuǎn)換精度、轉(zhuǎn)換誤差、分辨率的實(shí)際需求進(jìn)行，此外還要考慮其他一些特性，如輸入通道數(shù)（即A／D轉(zhuǎn)換路數(shù)）、輸出方式，其中包括輸出編碼方式（如二進(jìn)制碼、BCD碼、7段顯示譯碼）、輸出邏輯電平（CMOS、LSTTL）與微機(jī)接口能力等。其他方面可參考DAC的選型原則綜合進(jìn)行。44442022/11/10目前，ADC已形成齊全的集成產(chǎn)45452022/11/18如在數(shù)字溫度計(jì)的設(shè)計(jì)中，一般溫度只需精確到小數(shù)點(diǎn)后一位有效數(shù)字即可，測(cè)量范圍也不寬，且變化緩慢，因此8位的AD0804足以勝任。

經(jīng)典ADC型號(hào)及參數(shù)而在數(shù)字電壓表的設(shè)計(jì)中，往往要求測(cè)量電壓的精度達(dá)到mV級(jí)以下，因此至少要選擇10位或10位以上的ADC，由于對(duì)速度要求不高，考慮到成本，中速、低速的逐次逼近型、雙積分型集成ADC是不錯(cuò)的選擇。，如TLC1549、ICL7135、ICL7106等45452022/11/10如在數(shù)字溫度計(jì)的設(shè)計(jì)中，一般溫度462022/11/18如在數(shù)字溫度計(jì)的設(shè)計(jì)中，一般溫度只需精確到小數(shù)點(diǎn)后一位有效數(shù)字即可，測(cè)量范圍也不寬，且變化緩慢，因此8位的AD0804足以勝任。而在數(shù)字電壓表的設(shè)計(jì)中，往往要求測(cè)量電壓的精度達(dá)到mV級(jí)以下，因此至少要選擇10位或10位以上的ADC，由于對(duì)速度要求不高，考慮到成本，中速、低速的逐次逼近型、雙積分型集成ADC是不錯(cuò)的選擇。，如TLC1549、ICL7135、ICL7106等語(yǔ)音/話音信號(hào)頻率成分復(fù)雜，故手機(jī)的受話器中一般使用專用的音頻ADC，如AIC23。有線電視機(jī)頂盒的閉路輸入、數(shù)字視頻監(jiān)控系統(tǒng)需要專用的視頻ADC，為了保證快速采樣，一般采用結(jié)構(gòu)復(fù)雜的并聯(lián)比較型集成ADC，如SAA7113，ADV7181等。ADC選型示例462022/11/10如在數(shù)字溫度計(jì)的設(shè)計(jì)中，一般溫度只需47472022/11/18例：設(shè)計(jì)AD0809與FPGA的接口電路，實(shí)現(xiàn)8路A／D轉(zhuǎn)換。11.5.3集成ADC的應(yīng)用實(shí)例AD0809是8路8位ADC芯片，片內(nèi)有8路模擬開(kāi)關(guān)、地址鎖存與譯碼、256電阻梯形網(wǎng)絡(luò)、電子開(kāi)關(guān)樹(shù)、逐次逼近寄存器、比較器和三態(tài)輸出鎖存器等，特別適合與微機(jī)及單片機(jī)等微處理器接口。FPGA是現(xiàn)場(chǎng)可編程門(mén)陣列，提供了大量等效的可用IO，能夠很容易地與其它外設(shè)進(jìn)行接口。通過(guò)靈活的HDL語(yǔ)言設(shè)計(jì)，能夠?qū)⑼獠繙囟取毫Α㈦娏鞯任锢砹克鶎?duì)應(yīng)的電壓值轉(zhuǎn)換為數(shù)字量。47472022/11/10例：設(shè)計(jì)AD0809與FPGA的482022/11/18用ADC0809和FPGA組成的多路A/D轉(zhuǎn)換器在啟動(dòng)A／D轉(zhuǎn)換時(shí)，輸出A、B、C地址信號(hào)，選擇轉(zhuǎn)換通道，并將ALE置為高電平，鎖存地址；由IO輸出一個(gè)下降沿，使START保持為低電平，即啟動(dòng)A／D轉(zhuǎn)換。轉(zhuǎn)換期間，EOC=0，表示正在進(jìn)行A／D轉(zhuǎn)換，轉(zhuǎn)換完畢后，EOC=1，F(xiàn)PGA檢測(cè)到EOC=1時(shí)，即將OE置為高電平，此時(shí)就可以通過(guò)8位數(shù)據(jù)口讀取AD0809轉(zhuǎn)換產(chǎn)生的8位數(shù)據(jù)了，A／D轉(zhuǎn)換過(guò)程隨之結(jié)束。需要進(jìn)行下次轉(zhuǎn)換時(shí)，重復(fù)上述操作流程即可。482022/11/10用ADC0809和FPGA組成的多路492022/11/18ADC0809的轉(zhuǎn)換時(shí)序圖492022/11/10ADC0809的轉(zhuǎn)換時(shí)序圖50使用4位同步二進(jìn)制計(jì)數(shù)器74LS161、D/A轉(zhuǎn)換器DAC0832、二輸入與非門(mén)74LS00、運(yùn)算放大器OP07設(shè)計(jì)一個(gè)能產(chǎn)生如圖所示的10階梯波形發(fā)生器。實(shí)踐與提高50使用4位同步二進(jìn)制計(jì)數(shù)器74LS161、D/A轉(zhuǎn)換器DA51第11章數(shù)模和模數(shù)轉(zhuǎn)換器2022/11/18511第11章數(shù)模和模數(shù)轉(zhuǎn)換器2022/11/10152522022/11/18賴祖亮@小木蟲(chóng)1了解數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器的基本工作原理及其分類(lèi)234掌握數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器的參數(shù)指標(biāo)進(jìn)行應(yīng)用設(shè)計(jì)時(shí)，能夠根據(jù)參數(shù)指標(biāo)進(jìn)行器件選型能夠使用典型數(shù)模及模數(shù)轉(zhuǎn)換器件進(jìn)行常規(guī)模數(shù)與數(shù)模接口電路設(shè)計(jì)本章目標(biāo)222022/11/10賴祖亮@小木蟲(chóng)1了解數(shù)模轉(zhuǎn)換器和模數(shù)53532022/11/18隨著數(shù)字技術(shù)，特別是信息技術(shù)的飛速發(fā)展與普及，在現(xiàn)代控制、通信及檢測(cè)等領(lǐng)域，為了提高系統(tǒng)的性能指標(biāo)，對(duì)信號(hào)的處理廣泛采用了數(shù)字計(jì)算機(jī)技術(shù)。由于系統(tǒng)的實(shí)際對(duì)象往往都是一些模擬量（如溫度、壓力、位移、圖像等），要使計(jì)算機(jī)或數(shù)字儀表能識(shí)別、處理這些信號(hào)，必須首先將這些模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)；而經(jīng)計(jì)算機(jī)分析、處理后輸出的數(shù)字量也往往需要將其轉(zhuǎn)換為相應(yīng)模擬信號(hào)才能為執(zhí)行機(jī)構(gòu)所接受。模數(shù)和數(shù)模轉(zhuǎn)換器是一種在模擬信號(hào)與數(shù)字信號(hào)之間起橋梁作用的電路引言332022/11/10隨著數(shù)字技術(shù)，特別是信息技術(shù)的飛速發(fā)集成ADC及其應(yīng)用模數(shù)轉(zhuǎn)換器（ADC）集成DAC及其應(yīng)用數(shù)模轉(zhuǎn)換器（DAC）

概述內(nèi)容提要集成ADC及其應(yīng)用模數(shù)轉(zhuǎn)換器（ADC）集成DAC及其應(yīng)用數(shù)模55552022/11/18在數(shù)字系統(tǒng)內(nèi)部，只能對(duì)數(shù)字信號(hào)進(jìn)行處理，而自然界的電壓、電流、聲音、圖像、溫度、壓力等實(shí)際信號(hào)大多是連續(xù)變化的模擬信號(hào)，因此，必須把這些模擬量轉(zhuǎn)換成數(shù)字量才能由數(shù)字系統(tǒng)進(jìn)行處理，這種將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的過(guò)程稱為“模數(shù)轉(zhuǎn)換”。經(jīng)數(shù)字系統(tǒng)處理后的數(shù)字量，如用于控制調(diào)節(jié)電機(jī)轉(zhuǎn)速、合成函數(shù)信號(hào)、數(shù)字音頻功放等場(chǎng)合，又常常要求將其轉(zhuǎn)換為模擬量

，這種將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)的過(guò)程稱為“數(shù)模轉(zhuǎn)換”。完成模數(shù)轉(zhuǎn)換的電路稱為模數(shù)轉(zhuǎn)換器，簡(jiǎn)稱ADC（AnalogtoDigitalConverter）；完成數(shù)模轉(zhuǎn)換的電路稱為數(shù)模轉(zhuǎn)換器，簡(jiǎn)稱DAC（DigitaltoAnalogConverter）；ADC和DAC是數(shù)字系統(tǒng)與模擬系統(tǒng)及自然界的關(guān)鍵接口部件。11.1概述552022/11/10在數(shù)字系統(tǒng)內(nèi)部，只能對(duì)數(shù)字信號(hào)進(jìn)行處56562022/11/18數(shù)字系統(tǒng)結(jié)構(gòu)框圖662022/11/10數(shù)字系統(tǒng)結(jié)構(gòu)框圖57572022/11/18關(guān)鍵術(shù)語(yǔ)分辨率：指DAC能夠轉(zhuǎn)換的二進(jìn)制數(shù)的位數(shù)，位數(shù)多分辨率也就越高轉(zhuǎn)換誤差：轉(zhuǎn)換誤差是指DAC輸出模擬電壓與理論輸出模擬電壓的最大差值。11.2數(shù)模轉(zhuǎn)換器（DAC）

轉(zhuǎn)換時(shí)間：轉(zhuǎn)換時(shí)間是指DAC在輸入數(shù)字信號(hào)開(kāi)始轉(zhuǎn)換到輸出模擬電壓達(dá)到穩(wěn)定值時(shí)所需的時(shí)間。根據(jù)位權(quán)網(wǎng)絡(luò)不同，DAC可分為權(quán)電阻網(wǎng)絡(luò)DAC、R-2R倒T形電阻網(wǎng)絡(luò)DAC和權(quán)電流型網(wǎng)絡(luò)DAC772022/11/10關(guān)鍵術(shù)語(yǔ)分辨率：指DAC能夠轉(zhuǎn)換的二58582022/11/1811.2.1數(shù)模轉(zhuǎn)換的表示數(shù)字量通常是用有權(quán)代碼按數(shù)位組合起來(lái)表示的，每一位代碼都有固定的“權(quán)”，大多采用二進(jìn)制碼，DAC實(shí)際上就是將輸入的二進(jìn)制碼（數(shù)字量）轉(zhuǎn)換為相應(yīng)的模擬電壓輸出，二者的大小成正比，數(shù)模轉(zhuǎn)換器的輸出電壓Vo與數(shù)字量的一般關(guān)系式為：常數(shù)k為比例系數(shù)，

為二進(jìn)制數(shù)按位權(quán)展開(kāi)所對(duì)應(yīng)的十進(jìn)制數(shù)值。882022/11/1011.2.1數(shù)模轉(zhuǎn)換的表示數(shù)字量通常59兩個(gè)相鄰二進(jìn)制數(shù)碼轉(zhuǎn)換出的模擬電壓值實(shí)際上并不連續(xù)，其電壓差值由最低碼位所代表的位權(quán)值決定。FSR（FullScaleRange）：是最大輸入數(shù)字量時(shí)的最大電壓輸出值，即11…11所對(duì)應(yīng)的十進(jìn)制值乘以系數(shù)k的結(jié)果。LSB(LeastSignificantBit)：是信息所能分辨的最小量，即00…01所對(duì)應(yīng)的十進(jìn)制值乘以系數(shù)k的結(jié)果。數(shù)字量代表的模擬電壓實(shí)際上是離散的9兩個(gè)相鄰二進(jìn)制數(shù)碼轉(zhuǎn)換出的模擬電壓值實(shí)際上并不連續(xù)，其電壓604位DAC的轉(zhuǎn)換關(guān)系對(duì)照表104位DAC的轉(zhuǎn)換關(guān)系對(duì)照表612022/11/184位DAC的轉(zhuǎn)換關(guān)系曲線112022/11/104位DAC的轉(zhuǎn)換關(guān)系曲線62622022/11/1812.2.2DAC的一般構(gòu)成DAC主要由數(shù)字寄存器、模擬電子開(kāi)關(guān)、位權(quán)網(wǎng)絡(luò)、求和運(yùn)算放大器和基準(zhǔn)電壓源（或恒流源）組成數(shù)字寄存器用于存放待轉(zhuǎn)換的數(shù)字量，分別控制對(duì)應(yīng)位的模擬電子開(kāi)關(guān)，使數(shù)碼為1的位在位權(quán)網(wǎng)絡(luò)上產(chǎn)生與其位權(quán)成正比的電流值，再由求和運(yùn)算放大器對(duì)各電流值求和，并轉(zhuǎn)換成模擬電壓值。12122022/11/1012.2.2DAC的一般構(gòu)成63電路結(jié)構(gòu)111.2.3權(quán)電阻網(wǎng)絡(luò)DAC

20R、21R、22R、…

，構(gòu)成的電阻網(wǎng)絡(luò)稱為權(quán)電阻某位權(quán)電阻的阻值大小和該位的權(quán)值成反比，相鄰低位權(quán)電阻值是其高位電阻值的2倍。電流差1/2，由運(yùn)算放大器求和，轉(zhuǎn)換成對(duì)應(yīng)的模擬電壓值13電路結(jié)構(gòu)111.2.3權(quán)電阻網(wǎng)絡(luò)DAC20R、2164工作原理2運(yùn)算放大器的∑點(diǎn)是虛地，該點(diǎn)電位總是近似為零。假設(shè)輸入是n位二進(jìn)制數(shù)，因此當(dāng)任一位的Di=0，經(jīng)電子開(kāi)關(guān)Si使該位的權(quán)電阻

接地時(shí)，因

兩端電位相等，故流過(guò)該電阻的電流Ii=0，而當(dāng)

Di=1，Si使該電阻接VREF時(shí)，

對(duì)于受

Di位控制的權(quán)電阻流過(guò)的電流為當(dāng)

Di=0，

則Ii=0，根據(jù)疊加定理，通過(guò)各權(quán)電阻的電流之和為：14工作原理2運(yùn)算放大器的∑點(diǎn)是虛地，該點(diǎn)電位總是近似為零65因運(yùn)算放大器的故得到輸出電壓：若取=R/2，則15因運(yùn)算放大器的故得到輸出電壓：若取=R/2，則66在權(quán)電阻網(wǎng)絡(luò)DAC中，n=4，設(shè)VREF=-10V，RF=R/2，試求：

（1）當(dāng)輸入數(shù)字量D3D2D1D0=0001時(shí)，輸出電壓的值；（2）當(dāng)輸人數(shù)字量D3D2D1D0=1001時(shí)，輸出電壓的值；（3）當(dāng)輸入數(shù)字量D3D2D1D0=1111時(shí)，輸出電壓的值。（1）（2）（3）顯然，輸出電壓的范圍是0~9.375V，且相鄰兩個(gè)二進(jìn)制數(shù)碼所對(duì)應(yīng)的模擬電壓差值Δ為1LSB，即0.675V例316在權(quán)電阻網(wǎng)絡(luò)DAC中，n=4，設(shè)VREF=-10V，RF67其他類(lèi)型的DAC4權(quán)電阻DAC的優(yōu)點(diǎn)是電路簡(jiǎn)單，轉(zhuǎn)換速度也比較快；其轉(zhuǎn)換精度取決于VREF、權(quán)電阻精度及模擬電子開(kāi)關(guān)若各個(gè)電阻的阻值相差較大，而且隨著輸入二進(jìn)制代碼位數(shù)的增多，電阻的差值也隨之增加，難以保證對(duì)電阻精度的要求，這給電路的轉(zhuǎn)換精度帶來(lái)很大影響，也不利于集成化因此權(quán)電阻DAC并不單獨(dú)使用，而是將其權(quán)電阻網(wǎng)絡(luò)由相應(yīng)的權(quán)電流網(wǎng)絡(luò)替換，以保證轉(zhuǎn)換精度，即權(quán)電流型網(wǎng)絡(luò)DACR-2R倒T型電阻網(wǎng)絡(luò)DAC克服了權(quán)電阻網(wǎng)絡(luò)帶來(lái)的較大誤差，結(jié)構(gòu)簡(jiǎn)單、工作速度塊，得到廣泛應(yīng)用17其他類(lèi)型的DAC4權(quán)電阻DAC的優(yōu)點(diǎn)是電路簡(jiǎn)單，轉(zhuǎn)換速度68R-2R倒T型電阻網(wǎng)絡(luò)DAC電路原理圖因運(yùn)算放大器的Σ點(diǎn)為虛地，故不論輸入數(shù)字量D取值為0還是1，對(duì)于R-2R電阻網(wǎng)絡(luò)來(lái)說(shuō)，各2R電阻的均上端相當(dāng)于接地，所以依次從網(wǎng)絡(luò)的各節(jié)點(diǎn)向做看的對(duì)地電阻都是2R18R-2R倒T型電阻網(wǎng)絡(luò)DAC電路原理圖因運(yùn)算放大器的Σ69因此在網(wǎng)絡(luò)中的電流分配如圖中標(biāo)注，由基準(zhǔn)電源VREF流出的總電流I，每經(jīng)過(guò)一個(gè)2R電阻就被分流一半，這樣流過(guò)n個(gè)2R電阻的電流分別是I/2、I/4、……、I/（n-1）n個(gè)電流是流入地，還是流向運(yùn)算放大器，由輸入數(shù)字量D控制的電子開(kāi)關(guān)S決定，因此運(yùn)算放大器的總輸出電壓：相鄰兩個(gè)二進(jìn)制數(shù)碼所對(duì)應(yīng)的模擬電壓差值Δ實(shí)際上取決于VREF及DAC的位數(shù)，VREF越小，Δ就越?。煌瑫r(shí)，DAC的位數(shù)越多，Δ也越小。Δ越小，越逼近真實(shí)的模擬電壓值19因此在網(wǎng)絡(luò)中的電流分配如圖中標(biāo)注，由基準(zhǔn)電源VREF流出70衡量一個(gè)D/A轉(zhuǎn)換器的性能的主要參數(shù)有分辨率、轉(zhuǎn)換誤差和轉(zhuǎn)換時(shí)間是指DAC能夠轉(zhuǎn)換的二進(jìn)制數(shù)的位數(shù)，位數(shù)多分辨率也就越高一般用DAC的位數(shù)來(lái)衡量分辨率的高低，因?yàn)槲粩?shù)越多，其輸出電壓V0的取值個(gè)數(shù)就越多(2n個(gè))，也就越能反映出輸出電壓的細(xì)微變化，分辨能力就越高分辨率

111.2.4

DAC的主要參數(shù)分辨率為DAC最低位有效數(shù)字量(00…01)對(duì)應(yīng)輸出的模擬電壓與最大數(shù)字量(11…11)對(duì)應(yīng)的輸出模擬電壓V0的比值。20衡量一個(gè)D/A轉(zhuǎn)換器的性能的主要參數(shù)有分辨率、轉(zhuǎn)換誤差和71轉(zhuǎn)換誤差是指DAC輸出模擬電壓與理論輸出模擬電壓的最大差值，反映了當(dāng)數(shù)字量變化時(shí)，DAC輸出的模擬量按比例關(guān)系變化的程度模擬電子開(kāi)關(guān)的導(dǎo)通電阻和導(dǎo)通壓降以及R、2R電阻值的偏差會(huì)導(dǎo)致非線性誤差基準(zhǔn)電壓VREF和運(yùn)算放大器的增益不穩(wěn)定會(huì)導(dǎo)致增益誤差（比例系數(shù)誤差）轉(zhuǎn)換誤差2求和運(yùn)算放大器的零點(diǎn)漂移會(huì)導(dǎo)致漂移誤差（平均誤差）為了實(shí)現(xiàn)高精度的D/A轉(zhuǎn)換，應(yīng)選用低漂移高精度的運(yùn)算放大器，采用高穩(wěn)定度的VREF，選用高分辨率DAC21轉(zhuǎn)換誤差是指DAC輸出模擬電壓與理論輸出模擬電壓的最大差72轉(zhuǎn)換時(shí)間是指DAC在輸入數(shù)字信號(hào)開(kāi)始轉(zhuǎn)換到輸出模擬電壓達(dá)到穩(wěn)定值時(shí)所需的時(shí)間。這個(gè)時(shí)間越短，器件的工作速度越高。轉(zhuǎn)換速度一般由建立時(shí)間決定。從輸入由全0突變?yōu)槿?時(shí)開(kāi)始，到輸出電壓穩(wěn)定在FSR土(1／2)LSB范圍內(nèi)為止，這段時(shí)間稱為建立時(shí)間，它是DAC的最大響應(yīng)時(shí)間，所以用它衡量轉(zhuǎn)換速度的快慢。轉(zhuǎn)換時(shí)間3電流型D/A轉(zhuǎn)換較快，一般在幾ns到幾百ns之間。電壓型D/A轉(zhuǎn)換較慢，取決于運(yùn)算放大器的響應(yīng)時(shí)間。例如10位D/A轉(zhuǎn)換器AD7520的建立時(shí)間不大于500ns22轉(zhuǎn)換時(shí)間是指DAC在輸入數(shù)字信號(hào)開(kāi)始轉(zhuǎn)換到輸出模擬電壓達(dá)73732022/11/1811.3集成DAC及其應(yīng)用DAC廣泛用于各種數(shù)模接口的系統(tǒng)中，如用于構(gòu)成數(shù)控電壓或電流源、數(shù)字衰減器、數(shù)控增益放大器、頻率合成器、可編程有源濾波器、數(shù)控頻率波形發(fā)生器等。下面給出了DAC應(yīng)用的兩個(gè)常見(jiàn)領(lǐng)域11.3.1集成DAC在數(shù)字系統(tǒng)中的應(yīng)用數(shù)字系統(tǒng)的輸出通道1如：電機(jī)轉(zhuǎn)速控制，采用低速DAC，如DAC0832；

數(shù)字音頻回放，采用音頻DAC，如AD1861；

23232022/11/1011.3集成DAC及其應(yīng)用DA74波形發(fā)生器

2DAC以直接模擬量的方式所合成的周期性波形的實(shí)現(xiàn)過(guò)程就稱為DDS（直接數(shù)字式頻率合成器）。DDS可以靈活地產(chǎn)生鋸齒波、正弦波、特殊形狀波形等任意波形，這種技術(shù)已獲得廣泛應(yīng)用。

24波形發(fā)生器2DAC以直接模擬量的方式所合成的周期性波形75幾種典型的DAC指標(biāo)參數(shù)11.3.2集成DAC的選型原則25幾種典型的DAC指標(biāo)參數(shù)11.3.2集成DAC的選型原【例1】AD7524實(shí)現(xiàn)數(shù)模轉(zhuǎn)換11.3.3集成DAC應(yīng)用實(shí)例電位器RP1、RP2、RP3用于電路校準(zhǔn)片選和寫(xiě)有效控制數(shù)字量輸入當(dāng)輸入最小數(shù)字量“00000000”時(shí)，輸出的電壓模擬量應(yīng)為0，若不為0，可調(diào)節(jié)調(diào)零電位器RP3，使輸出為0V，這一過(guò)程稱為零點(diǎn)校準(zhǔn)?！纠?】AD7524實(shí)現(xiàn)數(shù)模轉(zhuǎn)換11.3.3集成DAC應(yīng)用772022/11/18當(dāng)輸入最大數(shù)字量“11111111”時(shí)，輸出電壓應(yīng)為若實(shí)測(cè)值小于9.96V，可調(diào)節(jié)RP2，使其阻值逐步增大，以增大反饋電阻，提高運(yùn)算放大器的放大倍數(shù)，使Vomax上升到9.96V。若實(shí)測(cè)輸出值大于9.96V，可增大RP1的阻值，以降低VREF，使Vomax下降，這一過(guò)程稱為增益校準(zhǔn)。272022/11/10當(dāng)輸入最大數(shù)字量“11111111”【例2】DAC0832的三種典型應(yīng)用方式DAC0832是8位D／A轉(zhuǎn)換器，內(nèi)有8位輸入寄存器、8位DAC寄存器，因此可進(jìn)行二次緩沖操作，可直接與微機(jī)總線相連而無(wú)需附加邏輯部件。

所以，DAC0832有三種典型應(yīng)用方式：兩級(jí)緩沖型、一級(jí)緩沖型和無(wú)緩沖型(直通式)。（a）兩級(jí)緩存

（b）一級(jí)緩存

（c）直通方式【例2】DAC0832的三種典型應(yīng)用方式DAC79792022/11/1811.4模數(shù)轉(zhuǎn)換器（ADC）模數(shù)轉(zhuǎn)換器的用途很多。例如，在應(yīng)用數(shù)字計(jì)算機(jī)處理數(shù)據(jù)時(shí)，常常需要把模擬量轉(zhuǎn)換成數(shù)字量，再送入計(jì)算機(jī)進(jìn)行運(yùn)算；數(shù)字電壓表是電壓-數(shù)字轉(zhuǎn)換器；數(shù)字頻率計(jì)是頻率-數(shù)字轉(zhuǎn)換器在信息處理和數(shù)字通信中常常需要把信號(hào)電壓進(jìn)行幅度量化（幅度量化就是把信號(hào)接其幅度分層，或者說(shuō)把信號(hào)電壓的幅度數(shù)字化）通常所說(shuō)的模數(shù)轉(zhuǎn)換器實(shí)際上是電壓的模數(shù)轉(zhuǎn)換器29292022/11/1011.4模數(shù)轉(zhuǎn)換器（ADC）80802022/11/18A／D轉(zhuǎn)換過(guò)程包括取樣、保持、量化和編碼四個(gè)步驟。一般，前兩個(gè)步驟在取樣-保持電路中一次性完成，后兩個(gè)步驟在A／D轉(zhuǎn)換電路中一次性完成。將連續(xù)變化的模擬信號(hào)用多個(gè)時(shí)間點(diǎn)上的信號(hào)值來(lái)表示稱為取樣，取樣點(diǎn)上的信號(hào)值稱為樣點(diǎn)值，樣點(diǎn)值的全體稱為原信號(hào)的取樣信號(hào)。取樣脈沖的頻率越高,取樣越密，取樣值就越多，其取樣輸出信號(hào)的包絡(luò)線也就越接近于輸入信號(hào)的波形取樣及取樣定理111.4.1

AD轉(zhuǎn)換的步驟30302022/11/10A／D轉(zhuǎn)換過(guò)程包括取樣、保持、量要使取樣后的樣點(diǎn)值能夠被轉(zhuǎn)換為數(shù)字量，應(yīng)通過(guò)取樣-保持電路將樣點(diǎn)值保存下來(lái)，并在取樣脈沖結(jié)束之后到下一個(gè)取樣脈沖到來(lái)之前保持不變。取樣-保持2采樣保持器LF198可以實(shí)現(xiàn)取樣-保持功能，它依靠電容器C上的電壓不會(huì)突變而使樣值電壓得以保持將樣值電壓變?yōu)榱炕瘑挝徽麛?shù)倍的過(guò)程稱為量化量化與編碼3樣值電壓的大小仍屬于模擬量，要將取樣-保持電路輸出的樣值電壓變換成與其成正比的數(shù)字量，還必須對(duì)樣值電壓進(jìn)行量化通常將數(shù)字信號(hào)最低位（LSB）為1時(shí)（即00……01）對(duì)應(yīng)的模擬電壓作為量化單位，用△表示。要使取樣后的樣點(diǎn)值能夠被轉(zhuǎn)換為數(shù)字量，應(yīng)通過(guò)取樣-保持電路將在量化時(shí)，樣值電壓一般不能被△整除，非整數(shù)部分的余數(shù)被舍去，這就必然會(huì)產(chǎn)生誤差，這個(gè)誤差稱為量化誤差。下面給出了四舍五入及去整取余的兩種量化方法在量化時(shí)，樣值電壓一般不能被△整除，非整數(shù)部分的余數(shù)被舍去，83采用四舍五入法量化時(shí)，凡落在某一量化級(jí)范圍內(nèi)的模擬電壓都取整歸并到該量化值上，例如，1.5V的輸入電壓，應(yīng)量化到量化值2V以上，而1.49V則應(yīng)量化到量化值1V上。按上述四舍五入的量化方法，其最大量化誤差為△／2。實(shí)際上可通過(guò)提高編碼位數(shù)，從而將量化單位再進(jìn)一步分割，即可減小量化誤差電壓。由于量化過(guò)程中四舍五入的結(jié)果，必然造成實(shí)際輸入電壓值與量化值之間的偏差，如輸入1.5V與其量化值2V之間偏差0.5V；而輸入1.49V與其量化值1V之間差0．49V。這種偏差稱為量化誤差。余取整法量化方法的最大量化誤差為△，量化誤差比四舍五入法大。A/D轉(zhuǎn)換器位數(shù)越多，量化單位越小，則量化誤差也越小量化誤差分析：將量化的結(jié)果用二進(jìn)制代碼表示的過(guò)程稱為編碼，量化與編碼過(guò)程由A/D轉(zhuǎn)換器完成33采用四舍五入法量化時(shí)，凡落在某一量化級(jí)范圍內(nèi)的模擬電壓都84三位并行比較型ADC由電阻分壓網(wǎng)絡(luò)、電壓比較器、鎖存器及編碼器組成，如下圖所示。11.4.2并聯(lián)比較型ADC8個(gè)電阻將參考電壓VREF分成8個(gè)等級(jí)，其中7個(gè)等級(jí)的電壓分別作為7個(gè)比較器C1～C7的參考電壓，其數(shù)值分別為VREF／15，3VREF／15，…，13VREF／15。輸入電壓為

，它的大小決定各比較器的輸出狀態(tài)，D觸發(fā)器構(gòu)成鎖存器，通過(guò)鎖存脈沖CP，再由高電平輸出有效的優(yōu)先編碼器產(chǎn)生相應(yīng)的二進(jìn)制代碼，從而完成AD轉(zhuǎn)換的過(guò)程。34三位并行比較型ADC由電阻分壓網(wǎng)絡(luò)、電壓比較器、鎖存器及85A/D種類(lèi)很多，按工作原理的不同，可分成間接ADC和直接ADC間接ADC是先將輸入模擬電壓轉(zhuǎn)換成時(shí)間或頻率，然后再把這些中間量轉(zhuǎn)換成數(shù)字量，常用的有中間量是時(shí)間的雙積分型ADC。ADC的種類(lèi)直接ADC則直接將輸入模擬電壓轉(zhuǎn)換成數(shù)字量，常用的有并聯(lián)比較型ADC、逐次逼近型ADC35A/D種類(lèi)很多，按工作原理的不同，可分成間接ADC和直接862022/11/183位并聯(lián)比較型ADC量化編碼表362022/11/103位并聯(lián)比較型ADC量化編碼表87在并行A／D轉(zhuǎn)換器中，輸入電壓

同時(shí)加到所有比較器的輸入端，從

加入到穩(wěn)定輸出所經(jīng)歷的時(shí)間為比較器、D觸發(fā)器和編碼器延遲時(shí)間之和。如不考慮上述器件的延遲，可認(rèn)為三位數(shù)字量是與

輸入時(shí)刻同時(shí)獲得的。所以并聯(lián)比較型ADC轉(zhuǎn)換速度最快，但所用的元器件較多。如一個(gè)n位轉(zhuǎn)換器，所用的比較器的個(gè)數(shù)為2n-1個(gè)并聯(lián)比較型ADC的速度37在并行A／D轉(zhuǎn)換器中，輸入電壓同時(shí)加到所有88逐次逼近型ADC的工作原理很像人們量體重的過(guò)程；假如你的體重不超過(guò)200公斤，你會(huì)先加一個(gè)100公斤的秤砣試試看，如果發(fā)現(xiàn)100公斤的秤砣太大(比如實(shí)際體重是70公斤)，就將此砣去掉；換一個(gè)50公斤的秤砣再試，發(fā)現(xiàn)50公斤的秤砣又偏小，故將其保留；然后再加一個(gè)25公斤的秤砣，發(fā)現(xiàn)體重不足75公斤，再將此25公斤的秤砣去掉，換一個(gè)更小一點(diǎn)的秤砣……，如此進(jìn)行，逐次逼近，直到滿足要求為止逐次比較型ADC逐個(gè)產(chǎn)生比較電壓，逐次與輸入電壓分別比較，以逐漸逼近的方式進(jìn)行模數(shù)轉(zhuǎn)換，每次轉(zhuǎn)換時(shí)需要n+1個(gè)節(jié)拍脈沖，因此轉(zhuǎn)換速度比并聯(lián)比較型慢，屬于中速ADC器件。位數(shù)多時(shí)，所用的元器件比并聯(lián)比較型少得多，所以在集成ADC中應(yīng)用最廣泛。11.4.3逐次逼近型ADC38逐次逼近型ADC的工作原理很像人們量體重的過(guò)程；假如你的89雙積分型ADC屬于間接型ADC，由積分器、比較器、計(jì)數(shù)器和部分控制電路組成。雙積分型A／D轉(zhuǎn)換器的轉(zhuǎn)換精度主要取決于位數(shù)、運(yùn)算放大器和比較器的靈敏度和零點(diǎn)漂移等因素的影響11.4.4雙積分型ADC先對(duì)輸入取樣電壓和基準(zhǔn)電壓進(jìn)行兩次積分，獲得與取樣電壓平均值成正比的時(shí)間間隔，同時(shí)在這個(gè)時(shí)間間隔內(nèi)，用計(jì)數(shù)器對(duì)標(biāo)準(zhǔn)時(shí)鐘脈CP計(jì)數(shù)，計(jì)數(shù)器輸出的結(jié)果就是對(duì)應(yīng)的數(shù)字量。雙積分型ADC的轉(zhuǎn)換精度高，由于輸入端使用了積分器進(jìn)行取樣，抗干擾能力強(qiáng)，選取合適的取樣時(shí)間，可以有效地濾除工頻干擾。不足之處是轉(zhuǎn)換速度慢，主要用于數(shù)字萬(wàn)用表等低速測(cè)試系統(tǒng)中。39雙積分型ADC屬于間接型ADC，由積分器、比較器、計(jì)數(shù)器90輸出的二進(jìn)制位數(shù)越多，量化單位越小，能分辨出的最小模擬電壓越小，分辨率也越高。11.4.5

ADC的主要參數(shù)分辨率為A/D轉(zhuǎn)換器輸出最低位（LSB）變化一個(gè)數(shù)碼對(duì)應(yīng)輸入模擬量的變化量，反映了A／D轉(zhuǎn)換器能夠分辨最小信號(hào)的能力，一般用輸出的二進(jìn)制位數(shù)來(lái)表示。如ADC0809的分辨率為8位，輸入滿量程模擬電壓為5V，則其分辨率為：分辨率

1對(duì)于輸入同樣為5V滿量程模擬電壓的10位A/D轉(zhuǎn)換器，其分辨率為：40輸出的二進(jìn)制位數(shù)越多，量化單位越小，能分辨出的最小模擬電91如AD5711的轉(zhuǎn)換誤差

≤LSB，說(shuō)明其實(shí)際輸出的數(shù)字量和理論上得到的數(shù)字量之間的誤差不大于最低位為1的一半。轉(zhuǎn)換誤差，也稱相對(duì)精度，是A/D轉(zhuǎn)換器實(shí)際輸出數(shù)字量與理論輸出數(shù)字量之間的差值。常用LSB的倍數(shù)表示。轉(zhuǎn)換誤差

241如AD5711的轉(zhuǎn)換誤差≤LSB，說(shuō)92ADC的轉(zhuǎn)換速度主要取決于轉(zhuǎn)換電路的類(lèi)型，并聯(lián)比較型ADC的轉(zhuǎn)換速度最高（轉(zhuǎn)換時(shí)間可小于50ns），逐次逼近型次之（轉(zhuǎn)換時(shí)間在10～100μs之間），雙積分型ADC轉(zhuǎn)換速度最低（轉(zhuǎn)換時(shí)間在幾十ms～數(shù)百ms之間）轉(zhuǎn)換速度是完成一次A／D轉(zhuǎn)換所需的時(shí)間，故又稱為轉(zhuǎn)換時(shí)間。它是A／D轉(zhuǎn)換啟動(dòng)時(shí)刻起到輸出端輸出穩(wěn)定的數(shù)字信號(hào)所經(jīng)歷的時(shí)