計算機組成與結構主存儲器

第4章主存儲器第四章主存儲器

本章將著重介紹主存貯器的各種存貯元件存貯信息的基本原理和主存貯器的結構特點。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第1頁!知識點：計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第2頁!難重點：

1．了解計算機系統(tǒng)中使用的主要幾種存儲器的性能參數(shù)，工作原理和優(yōu)缺點。2．學會存儲器的位擴展、字擴展和位/字擴展方法。能夠按照題目要求設計各種容量和字長的存儲器。3．如何使用并行存儲器來提高存儲器的訪問速度？

計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第3頁!1．存儲容量由于一般存儲器都采用一維線性編址，存儲器中的每個能夠存放數(shù)據(jù)的單元都被賦予一個地址，因此，簡單地說，存儲容量是指存儲器中所具有的存儲單元的個數(shù)，或所具有的地址個數(shù)。表示存儲器容量的單位主要有字節(jié)（Byte），簡寫為B；位（bit），簡寫為b；字（Word），簡寫為W。其中，最常用的單位是字節(jié)B，一個字節(jié)由8位組成，即1B＝8b。對于32位計算機系統(tǒng)，一個字有32位，即1W＝32b＝4B。因為存儲器的容量一般都很大，因此，要用KB、MB、GB、TB等單位來表示。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第4頁!2．工作速度

(3)訪問周期Tc：連續(xù)啟動兩次獨立的訪問存儲器操作所需要的最小時間間隔。訪問周期又稱為存取周期、讀寫周期等。(4)頻帶寬度Bm：單位時間內能夠訪問到的數(shù)據(jù)個數(shù)。在以上4個參數(shù)中，訪問時間是最重要的參數(shù)，它能夠全面反映存儲器的工作速度。在對存儲器系統(tǒng)進行流量分析時，也經常用到頻帶寬度這個參數(shù)。頻帶寬度與訪問時間實際上是倒數(shù)關系。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第5頁!(2)動態(tài)存儲器是依靠寄生電容存儲數(shù)據(jù)的，在寄生電容上存儲有電荷為保留，沒有存儲電荷為保存。由于存在有漏電阻，存儲在寄生電容上的電荷很快就會消失，只有定時對寄生電容充電，動態(tài)存儲器才能長時間保存數(shù)據(jù)，這種定時充電的過程稱為刷新，刷新需要占用時間。(3)對于破壞性讀出的存儲器，寫操作要在讀操作完成之后進行，因此，寫入時間通常要比讀出時間長很多。(4)電路的穩(wěn)定和恢復需要時間。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第6頁!4.1主存儲器處于全機中心地位一、當前計算機正在執(zhí)行的程序和數(shù)據(jù)均存放在存儲器中。二、DMA(直接存儲器存取)技術和輸入/輸出通道技術，在存儲器與輸入/輸出系統(tǒng)之間直接傳送數(shù)據(jù)。三、共享存儲器的多處理機，利用存儲器存放共享數(shù)據(jù)，并實現(xiàn)處理機之間的通信。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第7頁!二、只讀存儲器ROM中存儲的內容是固定的，通常不能改變。因此，ROM只能隨機地讀出信息而不能寫入信息。ROM的另外一個重要特點是：斷電之后，所存儲數(shù)據(jù)仍然能夠保存，不會丟失。（一）掩膜只讀存儲器(ROM)：用戶不能寫入，廠家寫入，成本低，工作穩(wěn)定，不靈活。（二）可編程只讀存儲器(PROM)：只允許用戶寫一次。（三）紫外線擦除只讀存儲器(EPROM)：反復寫入、靈活、脫機擦除。（四）電擦除只讀存儲器(E2PROM)：擦除不脫機。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第8頁!4.3主存儲器的基本操作一、存儲器和CPU的信息通路AR：存儲器地址寄存器DR：存儲器數(shù)據(jù)寄存器AB：地址總線DB：數(shù)據(jù)總線CB：控制總線RD/WR：讀/寫，站在CPU角度。注意：只有DB是雙向。RD/WR計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第9頁!二、存儲器的寫操作

計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第10頁!三、存儲器的讀操作

計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第11頁!2.工作過程：1）存數(shù)：寫“1”：在D’線上輸入高電位，在D線上輸入低電位，開啟T5,T6兩個晶體管把高、低電位分別加在A，B點，使T1管截止，使T2管導通，將“1”寫入存儲元。寫“0”：在D’線上輸入低電位，在D線上輸入高電位，打開T5,T6兩個晶體管把低、高電位分別加在A，B點，使T1管導通，T2管截止，將“0”信息寫入了存儲元。2）取數(shù)：若某個存儲元被選中，則該存儲元的T5，T6管均導通，A，B兩點與位線D’與D相連存儲元的信息被發(fā)送。演示2計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第12頁!（二）靜態(tài)RAM的組成1.字片式RAM（M×N）M：單元個數(shù)；N：每個單元能存放二進制數(shù)的位數(shù)。W0W1W3W2D0D1D3D2A1A04×4當A1A0=00BW0=1W1=W2=W3=0讀出：W0=1D3D2D1D0→信息當A1A0=11BW3=10101B→D3D2D1D0寫入:D3D2D1D0=0101B→3號單元計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第13頁!二、動態(tài)RAM---DRAM（一）動態(tài)RAM的單元電路1.電路：計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第14頁!（二）DRAM的特點1）集成度高；2）功耗小、溫升小、性能穩(wěn)定、抗干擾性好；3）讀出是破壞性的；4）所有的DRAM都得刷新（無論是否讀出，都需刷新）2ms重新寫一次。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第15頁!分散式刷新：把一個存儲系統(tǒng)周期tc分為兩半，周期前半段時間tm用來讀/寫操作或維持信息，周期后半段時間tr作為刷新操作時間。這樣，每經過128個系統(tǒng)周期時間，整個存儲器便全部刷新一遍。異步式刷新方式是前兩種方式的結合。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第16頁!（四）DRAM的發(fā)展2、DDRSDRAM（DoubleDataRate二倍速率同步動態(tài)隨機存取存儲器）

作為SDRAM的換代產品，它具有兩大特點：其一，速度比SDRAM有一倍的提高；其二，采用了DLL（DelayLockedLoop：延時鎖定回路）提供一個數(shù)據(jù)濾波信號。SDRAM在一個時鐘周期內只傳輸一次數(shù)據(jù)，它是在時鐘的上升期進行數(shù)據(jù)傳輸；而DDR內存則是一個時鐘周期內傳輸兩次數(shù)據(jù)，它能夠在時鐘的上升期和下降期各傳輸一次數(shù)據(jù)，因此稱為雙倍速率同步動態(tài)隨機存儲器。DDR內存可以在與SDRAM相同的總線頻率下達到更高的數(shù)據(jù)傳輸率。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第17頁!（四）DRAM的發(fā)展3、DDR2(DoubleDataRateSynchronousDRAM，第二代同步雙倍速率動態(tài)隨機存取存儲器)它與上一代DDR內存技術標準最大的不同就是，雖然同是采用了在時鐘的上升/下降延同時進行數(shù)據(jù)傳輸?shù)幕痉绞?，但DDR2內存卻擁有兩倍于上一代DDR內存預讀取能力（即：4bit數(shù)據(jù)讀預?。?。換句話說，DDR2內存每個時鐘能夠以4倍外部的速度讀/寫數(shù)據(jù)，并且能夠以內部控制總線4倍的速度運行。

計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第18頁!4.5非易失性半導體存儲器一、掩膜只讀存儲器ROM

簡稱為MROM（maskprogrammableROM）用戶不能寫入、廠家寫入、工作最穩(wěn)定、經濟、不靈活。演示4計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第19頁!三、紫外線擦除只讀存儲器EPROM（ErasablePROM）EPROM不僅可以由用戶寫入程序或數(shù)據(jù)，而且允許擦除已經寫入的內容。靈活性好，停電信息不丟失，脫機擦除。如下圖所示，在源極S與漏極N之間有一個浮柵，當浮柵上充滿負電荷時，源極S與漏極N之間導通，存儲數(shù)據(jù)“0”，否則不導通，存儲數(shù)據(jù)“1”。EPROM的寫入方法是：在專用的EPROM編程器上，在需要寫"0"的位置，在源極與漏極之間加上高電壓，把電荷加到浮柵上，于是，S極與N極之間就能夠導通。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第20頁!五、快擦除讀寫存儲器FlashMemory是在EPROM與E2PROM基礎上發(fā)展起來的，它與EPROM一樣，用單管來存儲一位信息，它與E2PROM相同之處是用電來擦除。與E2PROM相比，F(xiàn)lashMemory具有存儲容量大，價格便宜，功耗低等優(yōu)點，但是，它只能以塊為單位擦除。

目前，F(xiàn)lashMemory被大量用做存儲卡和硅盤等，在不久的將來，很有可能代替磁盤存儲器。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第21頁!4.6半導體存儲器的組織與控制半導體存儲器的讀寫時間一般在十幾至幾百毫微秒之間，其芯片集成度高，體積小，片內還包含有譯碼器和寄存器等電路。演示5計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第22頁!（一）典型SRAM芯片1.SRAM2114芯片1）邏輯引腳圖：SRAM2114(18)D3D2D1D0CSWE………A9A0VccGND2）引腳功能①A0～A9地址線CPU→2114容量=2n=1K②D0～D3數(shù)據(jù)線、雙向、字寬4位③電源線：Vcc+5VGND地線④控制線：片選信號CS=0該片工作接地址譯碼器WE讀寫控制：“0”寫入“1”讀出計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第23頁!（二）存儲器的位擴展位擴展指的是用多個存儲器器件對字長進行擴充。位擴展的連接方式是將多片存儲器的地址、片選、讀寫控制端相應并聯(lián)，數(shù)據(jù)端分別引出。例如：使用2114芯片和8位CPU組成的存儲系統(tǒng)。CPUD7D0A9……A02114D7……D4A9……A02114D3……D0CSCSA0～A9演示6計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第24頁!地址表：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A06264①0000H0001H……1FFFH000000……00000000000000000000000000001……11111111111116264②2000H2001H……3FFFH001001……00100000000000000000000000001……11111111111116264③2000H2001H……3FFFH010010……01000000000000000000000000001……1111111111111計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第25頁!例如：使用2114芯片和4位CPU組成一個3k×4系統(tǒng)。1.列地址表2.分析地址表每片地址從A9～A0完全對應的，各片A9～A0和CPU的A9～A0一一對應連接。A15～A10接到地址譯碼器上。3.連接計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第26頁!A15A14A13A12A11A10A9～A0CPUD3～D0RDWRA9～A02114①D3～D0CSA9～A02114②D3～D0CSA9～A02114③D3～D0CSG1G2AG2BC74LSB138AY0Y1Y2WEWEWE計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第27頁!二、存儲器的控制在存儲器中，往往需要增加電路。這些附加電路包括地址多路轉換線路、地址選通、刷新邏輯，以及讀寫控制邏輯等。（一）DRAM地址控制XDRAMYA3A0CASRAS一個地址，兩次送入送X←RAS送Y←CAS容量=22n演示9計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第28頁!4.7多體交叉存儲器

一、主存系統(tǒng)的類型

根據(jù)主存中存儲體的個數(shù)，以及CPU訪問主存一次所能讀出的信息的位數(shù)，可以將主存系統(tǒng)分為以下四種類型：(1)單體單字存儲器，即存儲器只有一個存儲體，而且存儲體的寬度為一個字，一次可以訪問一個存儲器字。此存儲器字長W與CPU所要訪問的字（數(shù)據(jù)字或指令字，簡稱CPU字）的字長W相同。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第29頁!地址寄存器W位單字長寄存器W位W位W位W位單體多字（m=4）存儲器計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第30頁!二、單體多字方式與多體單字交叉方式的區(qū)別(1)單體多字方式要求可并行讀出的m個字必須是地址順序排列且處于同一存儲體中。(2)而主存采用多體單字方式組成，即采用m個存儲體交叉編址，多個存儲體并行進行存取操作，每個存儲體的寬度一般是一個字的寬度。其所花費的器件和總價格并不比采用單體多字方式的多多少，但其實際帶寬卻可以比較高。這是因為多體單字方式只要m個地址不發(fā)生分體沖突（即沒有發(fā)生兩個以上地址同屬一個分體），即使地址之間不是順序的，仍可并行讀出，使實際帶寬提高成單體單字的m倍。基本的多體交叉方法有兩種，即高位交叉訪問存儲器和低位交叉訪問存儲器。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第31頁!4.7多體交叉存儲器

數(shù)據(jù)寄存器

MBR存儲體地址寄存器

MAR多路選擇器MBR……存儲體MAR……一般存儲器并行訪問存儲器計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第32頁!4.7多體交叉存儲器計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第33頁!4.7多體交叉存儲器演示10計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第34頁!4.9多體交叉存儲器計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第35頁!五、拓寬存儲器帶寬的方法并行主存系統(tǒng)可達到的最大頻寬Bm=W·m/TM,由這個式子可以看出：提高模m的值，是能提高主存系統(tǒng)的頻寬的，但主存頻寬并不是隨m值增大而線性提高，也就是說其實際效率并不像所希望的那么高。例如，CDC-6600、7600采用模32交叉實際頻寬只是理想頻寬的三分之一都不到，這是因為：計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第36頁!圖3.10m個分體并行存取B=f(λ)曲線計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第37頁!

如果從最不利的情況考慮，假設讓所有的申請（包括指令和數(shù)據(jù)）都是完全隨機性的，Hellerman用單服務、先來先服務排隊論模型進行模擬，估算出B=m0.56≈√m,即得出隨m的提高，主存頻寬只是以近似平方根的關系得到改善。因為程序的轉移概率不會很低，數(shù)據(jù)分布的離散性較大，所以單純靠增大m來提高并行主存系統(tǒng)的帶寬是有限的，而且性能價格比還會隨m的增大而下降。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第38頁!存儲器的主要性能參數(shù)人們最關心的存儲器的性能參數(shù)主要有3個：容量、速度和價格。計算機的使用者希望存儲器的容量要大，速度要快，價格要便宜。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第39頁!2．工作速度

衡量存儲器工作速度的常用參數(shù)有如下4個：(1)讀出時間Tr：從向存儲器發(fā)出讀操作命令到數(shù)據(jù)從存儲器中讀出所經歷的時間。(2)訪問時間Ta：從啟動一次訪問存儲器操作到完成該操作所經歷的時間，這里所說的訪問存儲器操作包括讀操作、寫操作、交換操作等。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第40頁!

由以下幾個原因可能造成訪問周期與讀出時間、訪問時間不相同：(1)有許多存儲器是破壞性讀出存儲器，當數(shù)據(jù)從存儲器中讀出之后，存儲器中原來存放的數(shù)據(jù)就消失了。為了能夠在以后再次訪問這個存儲單元時還能夠讀出相同的數(shù)據(jù)，必須把剛剛讀出的數(shù)據(jù)重新寫入這個存儲單元，這一過程稱為重寫。

計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第41頁!3．價格

存儲器的價格通常用每位的價格來表示，例如每位多少美分（$c/bit）。目前，靜態(tài)存儲器的價格大致為10-4$c/bit，動態(tài)存儲器的價格大致為10-7$c/bit，磁表面存儲器的價格大致為10-10$c/bit。

衡量存儲器的性能還可以有其他一些參數(shù)，例如，功耗、可靠性等。

目前，功耗已經成為提高存儲器性能的一個重大障礙。大家知道，芯片集成度提高得很快，于是，芯片的散熱就成了大問題。因此，降低存儲器芯片的功耗是當前一個重大得研究課題。

可靠性也是存儲器的一個性能參數(shù)。與評價整個計算機系統(tǒng)性能一樣，可以用平均無故障時間MTBF（MeanTimeBetweanFailures）來衡量。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第42頁!4.2主存儲器的分類一、隨機存儲器RAM能夠按照給定的地址訪問任意一個存儲元，而且訪問每個存儲單元的時間都相同，與這個存儲單元所處的位置無關。（一）靜態(tài)隨機存儲器(SRAM)：雙穩(wěn)定電路來存放信息，具有揮發(fā)性，讀出是非破壞性的。（二）動態(tài)隨機存儲器(DRAM)：給電容存儲信息，刷新（再生）集成度高，讀出是破壞性的。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第43頁!4.3主存儲器的基本操作WRITEREAD

主存儲器是計算機中存儲正處在運行中的程序和數(shù)據(jù)(或一部分)的部件，通過地址、數(shù)據(jù)、控制三類總線與其它部件連通；CPUMainMemoryABK位（給出地址）DBn位（傳送數(shù)據(jù)）READY地址總線AB的位數(shù)決定了可尋址的最大內存空間，數(shù)據(jù)總線DB的位數(shù)與工作頻率的乘積正比于最高數(shù)據(jù)入出量，控制總線CB指出總線周期的類型和本次入出操作完成的時刻。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第44頁!二、存儲器的寫操作DATA→DR→DB→M←WR地址信號→AR→AB例如：DB=20HAB=3000HWR=0把20H寫入3000H單元讀/寫Readynk地址總線數(shù)據(jù)總線控制總線CPUARDR主存儲器計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第45頁!三、存儲器的讀操作地址信號→AR→AB→M←RDALU←DR←DB讀/寫Readynk地址總線數(shù)據(jù)總線控制總線CPUARDR主存儲器計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第46頁!4.4讀/寫存儲器（隨機存儲器RAM）一、靜態(tài)RAM（一）靜態(tài)RAM記憶單元電路基本存儲元是組成存儲器的基礎和核心,它用來存儲一位二進制信息0或1。字選擇線位線位線D’D1.單元電路：T1T2雙穩(wěn)定觸發(fā)器T3T4負載、相當于電阻T5T6控制門演示1計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第47頁!3.等效邏輯框圖：D’DW計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第48頁!2.位片式RAM（16×1）A3A2A1A0X0X1X2X30123456789ABFEDC地址譯碼器X地址譯碼器Y取數(shù)：0號單元：A3A2A1A0=0000BX0=1Y0=11號單元：A3A2A1A0=0001BX0=1Y1=14號單元：A3A2A1A0=0100BX1=1Y0=1Y3Y2Y1Y0D計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第49頁!二、動態(tài)RAM---DRAM（一）動態(tài)RAM的單元電路1.電路：2.工作過程：1）寫入“1”G→1開通若D=0且Cs無電荷→T→Cs充電2）取數(shù)：G→1開通Cs放電演示3計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第50頁!（三）DRAM刷新（再生）動態(tài)MOS存儲器采用“讀出”方式進行刷新。從上一次對整個存儲器刷新結束到下一次對整個存儲器全部刷新一遍為止，這一段時間間隔叫刷新周期。常用的刷新方式有三種，一種是集中式，另一種是分散式，第三種是異步式。

集中式刷新：在整個刷新間隔內，前一段時間重復進行讀/寫周期或維持周期，等到需要進行刷新操作時，便暫停讀/寫或維持周期，而逐行刷新整個存儲器，它適用于高速存儲器。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第51頁!（四）DRAM的發(fā)展1、SDRAM（SynchronousDRAM，同步動態(tài)隨機存取存儲器）

從技術角度上講，SDRAM是在現(xiàn)有的標準動態(tài)存儲器中加入同步控制邏輯(一個狀態(tài)機)，利用一個單一的系統(tǒng)時鐘同步所有的地址數(shù)據(jù)和控制信號。使用SDRAM不但能提高系統(tǒng)表現(xiàn)，還能簡化設計、提供高速的數(shù)據(jù)傳輸。在功能上，它類似常規(guī)的DRAM，且也需時鐘進行刷新?？梢哉f，SDRAM是一種改善了結構的增強型DRAM。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第52頁!（四）DRAM的發(fā)展計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第53頁!（四）DRAM的發(fā)展4、DDR31）8bit預取設計，而DDR2為4bit預取，這樣DRAM內核的頻率只有接口頻率的1/8，DDR3-800的核心工作頻率只有100MHz。

2）采用點對點的拓樸架構，以減輕地址/命令與控制總線的負擔。

3）采用100nm以下的生產工藝，將工作電壓從1.8V降至1.5V，增加異步重置（Reset）與ZQ校準功能。重置是DDR3新增的一項重要功能，并為此專門準備了一個引腳。這一引腳將使DDR3的初始化處理變得簡單。當Reset命令有效時，DDR3內存將停止所有操作，并切換至最少量活動狀態(tài)，以節(jié)約電力。

ZQ也是一個新增的引腳，在這個引腳上接有一個240歐姆的低公差參考電阻。這個引腳通過一個命令集，通過片上校準引擎來自動校驗數(shù)據(jù)輸出驅動器導通電阻與ODT的終結電阻值。當系統(tǒng)發(fā)出這一指令后，將用相應的時鐘周期對導通電阻和ODT電阻進行重新校準。

計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第54頁!4.5非易失性半導體存儲器二、可編程只讀存儲器PROMW0號單元存1010B只允許編程一次計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第55頁!四、電擦除只讀存儲器E2PROM（ElectricityErasablePROM）E2PROM的價格通常要比EPROM貴，使用起來實際上比EPROM方便，它可以按單個字節(jié)擦除。如果把編程和擦除電路都做在機器內，就不需要象EPROM那樣反復插拔芯片了。

EEPROM能夠通過電信號直接實現(xiàn)讀或寫，而且斷電之后能夠保存數(shù)據(jù)，那么它能否代替RAM呢？答案是否定的。主要原因有兩個：一是E2PROM的寫入速度特別慢，通常要比SRAM或DRAM慢1000倍左右；第二個原因是E2PROM的擦除次數(shù)是有限的，一般在幾萬次。靈活、信息不丟，不脫機擦除，造價高。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第56頁!六、幾種存儲器的主要應用存儲器應用SRAMDRAMROMPROMEPROME2PROMFlashMemory高速緩沖存儲器cache計算機主存儲器固定程序、微程序控制存儲器用戶字編程序。用于工業(yè)控制機或電器中用戶編寫可修改程序或產品試制階段程序IC卡上存儲信息固態(tài)盤，IC卡計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第57頁!4.6半導體存儲器的組織與控制一、存儲器容量擴展一個存儲器的芯片的容量是有限的，它在字數(shù)或字長方面與實際存儲器的要求都有很大差距。所以需要在字向和位向進行擴充才能滿足需要。為了減少存儲器芯片的引腿數(shù)，一般大容量存儲器芯片的數(shù)據(jù)寬度只有1位或很少幾位，而主存儲器的數(shù)據(jù)寬度通常為32位、64位等，因此需要進行位擴展（擴展存儲器的字長）。另外，當需要加大存儲器容量時，需要進行字擴展（擴展存儲器的字數(shù)）。當然，也可能字、位兩個方向都需要進行擴展。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第58頁!2.SRAM6264芯片1）邏輯引腳圖：GNDSRAM6264(28)D0～D7CE1OEWE………A12A0VccCE2Nc2）引腳功能①A0～A12地址線容量=213=8K②D0～D7數(shù)據(jù)線、雙向、字寬8位③電源線：Vcc+5VGND地線④控制線：CE1CE2片選信號01該片被選中Nc無用WE寫控制：為“0”時寫入OE讀控制：為“0”時讀出計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第59頁!（三）字擴展：是指增加存儲器中字的數(shù)量，靜態(tài)存儲器進行字擴展時，將各芯片的地址線、數(shù)據(jù)線、讀寫控制線相應并聯(lián)，由片選信號來區(qū)分各芯片的地址范圍。例如：使用6264芯片和8位CPU組成一個24k×8系統(tǒng)。1.列地址表2.分析地址表每片地址從A12～A0完全對應的，各片A12～A0和CPU的A12～A0一一對應連接。A15、A14、A13接到地址譯碼器上。3.連接演示7計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第60頁!A15A14A13A12～A0CPUD7～D0RDWRA12～A06264①D7～D0OECE1CE2A12～A06264②D7～D0CE1CE2A12～A06264③D7～D0CE1CE2G1G2AG2BC74LSB138AVccY0Y1Y2WEWEWE計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第61頁!地址表：A15A14A13

A12A11A10A9A8A7A6A5A4A3A2A1A02114①0000H0001H……03FFH000000000000……00000000000000000000000001……11111111112114②0400H0401H……07FFH000001000001……00000100000000000000000001……11111111112114③0800H0801H……0BFFH000010000010……00001000000000000000000001……1111111111計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第62頁!（四）存儲器位/字擴展

在有些情況下，存儲器的字、位兩個方向上都需要進行擴展，這時，必須把上述存儲器位擴展和存儲器字擴展兩種方法同時使用。假設，用4M字×4位的存儲芯片組成16M×32位的主存儲器，則總共需要使用的芯片數(shù)目為：P=(W/w)?(B/b)=(16M/4M)?(32/4)=32所有32個芯片構成一個二維存儲器陳列。字方向有4組，存儲容量擴大4倍。存儲器的低22位地址分別與所有32個芯片的22位地址連接，用最高的兩位地址A23A22經譯碼后產生的4個輸出信號控制4組芯片的片選信號。所有32個芯片的讀寫控制線全部連接在一起作為存儲器的讀寫控制線。由于每個芯片只有4位數(shù)據(jù)，因此，每組中必須用8個芯片來進行位擴展，總共得到4?8＝32位數(shù)據(jù)。每組中的32條數(shù)據(jù)線分別對應直接相連，構成主存儲器的32位數(shù)據(jù)。演示8計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第63頁!（二）DRAM刷新控制集中刷新控制分散刷新控制（三）存儲校驗線路計算機在運行過程中，主存儲器要和CPU、各種外圍設備頻繁地高速交換數(shù)據(jù)。由于結構、工藝和和元件質量等種種原因，數(shù)據(jù)在在存儲過程中有可能出錯。所以一般在主存儲器中設置差錯校驗線路。實現(xiàn)差錯監(jiān)測和差錯校正的代價是冗余。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏覽的是第64頁!(2)單體多字存儲器，即存儲器只有一個存儲體，但存儲體的總線寬度較大，可以是多個字。若要想提高主存頻寬，使之與CPU速度匹配，顯然可以想到，在同樣的器件條件下，只有設法提高存儲器的字長W才行。例如，改用下圖的方式組成，這樣，主存在一個存儲周期內就可以讀出4個CPU字，相當于CPU從主存中獲得信息的最大速率提高到原來的4倍，我們稱這種主存為單體多字存儲器。計算機組成與結構主存儲器共74頁，您現(xiàn)在瀏