《微機原理與應(yīng)用教學(xué)資料》第五章課件-002

第五章存儲器編輯ppt1第五章存儲器編輯ppt15-1存儲器分類5-2隨機存取存儲器5-3只讀存儲器5-4CPU與存儲器的連接重點：1、區(qū)分ROM、RAM

2、數(shù)據(jù)在內(nèi)存中的存放格式

3、存儲器芯片介紹及擴展74LS138

存儲器：信息存儲部件1、0狀態(tài)編輯ppt25-1存儲器分類編輯ppt25.1存儲器分類一、按和CPU的關(guān)系分：內(nèi)存：CPU可直接訪問；存儲速度快；容量有限，受地址總線位數(shù)限制外存：CPU不可直接訪問；存儲速度慢；海量，要配置專門的驅(qū)動設(shè)備才能完成訪問外存，例：硬盤、軟盤、磁帶、光盤、U盤CPU通過內(nèi)存間接訪問外存二、按材料分：

半導(dǎo)體（內(nèi)存）；磁表面（外存）CPU內(nèi)存外存CACHE編輯ppt35.1存儲器分類一、按和CPU的關(guān)系分：CPU內(nèi)存外存C1、ROM

只讀存儲器，用于存儲操作系統(tǒng)程序BIOS及用戶固化程序，掉電時數(shù)據(jù)仍存在。按是否可以多次寫入及擦除方法可分為以下4種：

掩膜型ROM：廠家燒寫無法再次寫入

PROM：用戶燒寫無法再次寫入EPROM：紫外線擦除可以多次寫入

EEPROM：電可擦除可以多次寫入三、半導(dǎo)體存儲器的分類編輯ppt41、ROM

只讀存儲器，用于存儲操作系統(tǒng)程序BIOS及2、RAM：

隨機存取存儲器，可讀寫，掉電時數(shù)據(jù)丟失。按集成電路內(nèi)部結(jié)構(gòu)的不同可分為兩種：

SRAM：信息存于觸發(fā)器內(nèi)；存取速度快，20～40ns；價格高DRAM：信息存于極間電容內(nèi)；存取速度慢，100～200ns；價格低編輯ppt52、RAM：編輯ppt5四、選擇存儲器考慮因素

①易失性

②只讀性

③位容量

④速度

⑤功耗雙極型（電流型）功耗大

CMOS型（電壓型）功耗小

⑥可靠性

⑦價格編輯ppt6四、選擇存儲器考慮因素

①易失性

②只讀性

③位容五、數(shù)據(jù)在內(nèi)存中存儲格式1、數(shù)據(jù)在內(nèi)存中以字節(jié)為單位，1個字節(jié)占內(nèi)存一個地址，并且地址由00000H開始直至CPU所能支持的最高地址2、一個字按相鄰兩個字節(jié)存放，存入時以低位字節(jié)在低地址，高位字節(jié)在高地址，字單元的地址以低位地址表示

編輯ppt7五、數(shù)據(jù)在內(nèi)存中存儲格式1、數(shù)據(jù)在內(nèi)存中以字節(jié)為單位，15-2隨機存取存儲器RAM一、靜態(tài)隨機存取存儲器SRAM（Static）

1、SRAM的結(jié)構(gòu)一個基本存儲單元：用于存儲一位信息“0”或“1”①存儲矩陣：一塊存儲器芯片中的存儲單元按位結(jié)構(gòu)或字結(jié)構(gòu)排列成矩陣，存儲二進制信息矩陣：可以節(jié)約譯碼電路例：共9個數(shù)據(jù)，以矩陣3×3排列，即，則共需6根地址線，若以線性排列，共需9根，節(jié)約3根編輯ppt85-2隨機存取存儲器RAM一、靜態(tài)隨機存取存儲器SRAM字結(jié)構(gòu)

M*8

：一個字節(jié)的8位在一塊芯片上，即一片有8根數(shù)據(jù)線，用于容量較小的靜態(tài)RAM位結(jié)構(gòu)

N*1

：一片只有1根數(shù)據(jù)線，字節(jié)操作需要8片構(gòu)成一組，基本單元作不同字的同一位，用于動態(tài)RAM②地址譯碼器：對CPU發(fā)出的地址信號譯碼

③存儲器控制電路：片選、讀、寫片選：產(chǎn)生信號選中芯片，允許對其進行讀、寫操作讀、寫：控制三態(tài)雙向緩沖器（輸出入驅(qū)動），控制數(shù)據(jù)流方向編輯ppt9字結(jié)構(gòu)M*8：一個字節(jié)的8位在一塊芯片上，即一片有8根地址譯碼器存儲矩陣三態(tài)雙向緩沖器存儲器控制邏輯……………………A0A1APR/WCSD0D1Dn片選讀寫信號編輯ppt10地址譯碼器存儲三態(tài)雙向緩沖器存儲器控制邏輯…………2、SRAM芯片

6116（2k*8位）6264（8k*8）62128（16k*8）

這一系列芯片的數(shù)據(jù)引腳都是8根，只是地址引腳和控制引腳不同例：6264：8k*8

存儲空間地址線數(shù)據(jù)線

8k=21313根（A12～A0）8根（IO7～IO0）控制線：4根（CE1、CE2

、WE、OE）CE=CE1∧CE2未選中＊＊H讀操作HLL寫操作LHL工作方式WEOE

CE編輯ppt112、SRAM芯片

6116（2k*8位）6264（8k*8另：1k=21010根A9～A0

1M=22020根A19～A0

存儲速度快，但價格貴

二、DRAM：Dynamic

信息存于場效應(yīng)管的柵漏間電容，為防止漏電效應(yīng)，避免信息丟失，需要對數(shù)據(jù)“刷新”（將存儲單元中的信息讀出，經(jīng)刷新放大器放大后再寫入以保存電荷上的信息）

一般刷新時間2ms

存儲速度較慢，但價格便宜編輯ppt12另：1k=21010根三、高速緩存器CACHE

為解決與CPU速度匹配及價格問題的矛盾，引入CACHE技術(shù)

CACHE：為介于CPU和主存儲器之間的小容量SRAM

作用：用于存放CPU經(jīng)常訪問的代碼和數(shù)據(jù)，以實現(xiàn)CPU的零等待。

開機時CACHE無任何內(nèi)容→將主存儲器中經(jīng)常被CPU使用的一部分內(nèi)容“拷貝”到CACHE中→CPU要讀取存儲器數(shù)據(jù)時，CACHE控制器根據(jù)送出的地址，判定數(shù)據(jù)是否在CACHE中→若在，則“命中”

當(dāng)CACHE：32k時，命中率86%當(dāng)為64k時，命中率92%編輯ppt13三、高速緩存器CACHE

為解決與CPU速度匹配及價格問題的四、存儲器的工作時序圖5-9地址ADCtRCtAtARBtCX數(shù)據(jù)輸出編輯ppt14四、存儲器的工作時序地址ADCtRCtA存儲器和CPU連接時的要求：CPU的讀周期＞TA。從CPU送出的地址信號有效到CPU要求的數(shù)據(jù)在總線上穩(wěn)定的時間間隔

＞TA。從片選信號有效到CPU要求的數(shù)據(jù)在總線上穩(wěn)定的時間間隔＞

TCO，否則外部電路須產(chǎn)生WAIT信號，迫使CPU插入TW周期來滿足上述時間要求。編輯ppt15存儲器和CPU連接時的要求：編輯ppt155-3只讀存儲器ROM芯片系列：2764、2716、2732、27128、27256

這一系列芯片的數(shù)據(jù)引腳都是8根，只是地址引腳和控制引腳不同例：2764芯片，容量8k×8，圖5-14地址線：A12～A0，數(shù)據(jù)線：D7～D0讀出：

：芯片使能：輸出允許，連到信號線RD編程：：編程時電壓輸入

：編程脈沖控制端

ROM相對于RAM，少了，多了編輯ppt165-3只讀存儲器ROM芯片系列：2764、2716、275-4CPU與存儲器的連接連接時應(yīng)考慮：⑴CPU總線的負(fù)載能力數(shù)據(jù)緩沖器或總線驅(qū)動器⑵

CPU的時序與M存取時間的配合⑶

M與地址總線的連接（存儲器的地址分配和片選）片內(nèi)尋址CPU的低位地址片間尋址CPU的高位地址⑷M與數(shù)據(jù)線、控制信號的連接

編輯ppt175-4CPU與存儲器的連接連接時應(yīng)考慮：編輯ppt17一、存儲器的地址選擇①只有在CS有效時，才可能對該芯片進行操作?、谄瑑?nèi)尋址(字選)

低位AB連到芯片的地址線，地址連續(xù)。③片間尋址(片選)高位AB經(jīng)譯碼器或線性組合后連到芯片的片選線編輯ppt18一、存儲器的地址選擇①只有在CS有效時，才可能對該芯片進行操1.線性選擇（線選）例5-1用兩片SRAM6264組成16KX8位的存儲器系統(tǒng)圖5-1962648KX8需兩片16K存儲器系統(tǒng)所需地址線：214–A13~A0片內(nèi)地址線：A12~A0

A13A12A11………A0

片選字選（連續(xù)地址）電路連接：字選線、控制線、數(shù)據(jù)線并聯(lián)片選線接高位地址線圖5-19編輯ppt191.線性選擇（線選）編輯ppt19圖5-19A12~6264A01#D7~D0CSA12~6264A02#D7~D0CSA13M/IOABDB編輯ppt20圖5-19A12A12A13M/IOABDB編輯ppt20各芯片地址范圍：

A13A12|A11A10A9A8|A7A6A5A4|A3A2A1A01#00000000000000

…….

011111111111111#地址范圍：0000H~1FFFH2#10000000000000

……..

111111111111112#地址范圍：2000~3FFFH編輯ppt21各芯片地址范圍：編輯ppt21特點：接線簡單A19~A14沒接，可隨意，地址重疊A19~A13其中可接任一根到片選線，若A14接到片選，地址不連續(xù)?；镜刂罚?000H~1FFFH，4000H~5FFFH(其余高位地址線設(shè)為0）若多于2根高位地址線作片選，任意時刻只能有一根為低電平。若A13、A14分別接一個芯片，地址？編輯ppt22特點：編輯ppt222.全譯碼

對全部地址總線進行譯碼。

⑴74LS138地址譯碼器CBA-譯碼輸入，Y0…Y7-譯碼輸出G1G2AG2B-控制端74LS138VccY0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBAGND}}

控制端輸入端譯碼輸出編輯ppt232.全譯碼

對全部地址總線進行譯碼。

⑴74LS13真值表每一根Yi接一塊芯片Y7=0，其余為1111Y6=0，其余為1011Y5=0，其余為1101Y4=0，其余為1001Y3=0，其余為1110Y2=0，其余為1010Y1=0，其余為1100Y0=0，其余為1000100輸出ABCG1G2AG2B編輯ppt24真值表每一根Yi接一塊芯片Y7=0，其余為1111Y6=0，編輯ppt25編輯ppt25⑵存儲器的擴展說明：①根據(jù)單片容量和要求的總?cè)萘?，確定芯片片數(shù)②根據(jù)單片容量，確定片內(nèi)尋址所需要的地址線數(shù)③緊接下來的三根地址線作為74LS138的3路輸入信號，其輸出的某幾位作為芯片的片選信號，實現(xiàn)組間尋址④其余所有高位地址線和M/IO一起作為74LS138的控制輸入（與非門，不可以用或非門）編輯ppt26⑵存儲器的擴展說明：編輯ppt26解：①6116(2K*8)芯片→8k*8存儲系統(tǒng)，∴需要4片6116②

∵單片容量2K∴片內(nèi)尋址所需要的地址線數(shù)11根：A10~A0③緊接下來的三根地址線A13A12A1174LS138的CBA其輸出的Y0…Y3位作為芯片的片選信號，實現(xiàn)組間尋址④其余高位地址線A19~A14、M/IO作為74LS138的控制輸入⑤補充完整其余部分，如：數(shù)據(jù)線、讀寫控制線，并注意箭頭的方向例1：6116(2k*8)芯片→8k*8存儲系統(tǒng)

編輯ppt27解：例1：6116(2k*8)芯片→8k*8存儲系統(tǒng)編D7～D0CEOEA10－A0A10－A0A10－A0D7～D0G1G2BC

BAM/IOA19A14A13A12A11G2AY0Y1Y2Y3Y4Y5Y6Y7CECEOEOE74LS38…CEOEA10－A0D7～D0D7～D0WEWEWEWE4#61163#2#1#WRRDA10－A0D7～D0編輯ppt28D7～D0CEOEA10－A0A10－A0A10－A0D7～

A19A18A17A16|A15A14A13A12|A11A10A9A8|A7A6A5A4|A3A2A1A01#

11111100000000000000

…….11111100011111111111

2K芯片占用的地址空間分別為：（如圖所示譯碼連接）SRAM1：FC000H~FC7FFHSRAM2：FC800H~FCFFFHSRAM3：FD000H~FD7FFHSRAM4：FD800H~FDFFFH編輯ppt29A19A18A17A16|A15A14A13A12.部分譯碼

對部分高位地址總線進行譯碼。編輯ppt302.部分譯碼

對部分高位地址總線進行譯碼。編輯ppt30數(shù)據(jù)線：若CPU為8088，數(shù)據(jù)線8位，各芯片數(shù)據(jù)線并聯(lián)→8位DB；若CPU為8086，數(shù)據(jù)線16位，奇偶存儲體由A0和BHE選擇哪個存儲體位擴展：2k*4→2k*8兩片同一片選線

2k*4字?jǐn)U展：2k*8→4k*8兩片不同片選線

2k*8控制線：各芯片控制線并聯(lián)，若為最小模式注意M/IO應(yīng)為高電平二、存儲器數(shù)據(jù)線與控制線的連接編輯ppt31數(shù)據(jù)線：二、存儲器數(shù)據(jù)線與控制線的連接編輯ppt31例2：2764芯片→16k字系統(tǒng)，要求第一組：B8000H～BBFFFH

第二組：BC000H～BFFFFH解:第一組:

A19A18A17A16

|A15A14A13A12|A11A10A9A8|A7A6A5A4|A3A2A1A0

1011

1000000000000000

…….1011

1011111111111111∵構(gòu)成的是字系統(tǒng)∴A0作為偶存儲器片選信號∵2764芯片8K*8∴片內(nèi)尋址需要13根地址線A13~A1∴A16~A14作為74LS138的3路輸入信號,A19~A17作為74LS138的控制輸入編輯ppt32例2：2764芯片→16k字系統(tǒng)，要求編輯ppt32OE++CEOEOEBHERDA13～A12764第二組(奇地址)2764第二組(偶地址)2764第一組G1G2BC

BAM/IOA17G2AY0Y1Y2Y3Y4Y5Y6Y774LS38D7～D0D7～D0D7～D0D7～D0D15～D0D15～D8D7～D0A12～A0A12～A0A12～A0CECEA19A18A16A15A14A0編輯ppt33OE++CEOEOEBHERDA13～A12764第二組(說明:①由于構(gòu)成的是字系統(tǒng)，所以必須先將二塊的2764芯片構(gòu)成一組②M奇地址和偶地址的選擇:通過將A0和BHE分別與Yi信號相或?qū)崿F(xiàn)③偶地址存儲體數(shù)據(jù)線連到數(shù)據(jù)總線D7~D0奇地址存儲體數(shù)據(jù)線連到數(shù)據(jù)總線D15~D8④ROM芯片，只讀，與數(shù)據(jù)總線的連接是單向且只有OE沒有WE編輯ppt34說明:編輯ppt34

D7～D0D7～D0CEOEA12～A0++A0D7～D0G1G2BCBAM/IOA19A17A18A16A15A14G2AY0Y1Y2Y3Y4Y5Y6Y7CECEOEOEBHERDA1～A1374LS1382764第二組(奇地址)2764第二組(偶地址)2764第一組

D15～D8D7～D0D15～D0D7～D0A12～A0A12～A0編輯ppt35D7～D0D7～D0CEOEA12～A0++A0D7～D例3：用6264、2732、譯碼器組成8K字ROM和8K字RAM（參見課本例5-4）

解：⑴

62648KA0~A12

需2片

27324KA0~A11

需4片

⑵

∵字系統(tǒng)

∴①字選線為A1～A12→2732的A0~A11

A1～A13

→6264的A0~A12

②用A0、BHE區(qū)別奇偶存儲體

6264：A0反相后→CE2，BHE反相后→CE2

2732：參見圖5-18，注意A13的接法

③數(shù)據(jù)線：

D15～D8→奇存儲體，D7～D0

→偶存儲體

⑶3-8譯碼器：M/IO→G1

；Yi接芯片片選端

編輯ppt36例3：用6264、2732、譯碼器組成8K字ROM和8K字各芯片地址范圍：2732第一組00000H～01FFFH

第二組02000H～03FFFH均包含兩片626404000H～07FFFH例：2732第一組00000H～01FFEH（全偶地址）00001H～01FFFH（全奇地址）編輯ppt37編輯ppt37謝謝大家！作業(yè)：5-7，8，9，13編輯ppt38謝謝大家！作業(yè)：5-7，8，9，13編輯ppt38第五章存儲器編輯ppt39第五章存儲器編輯ppt15-1存儲器分類5-2隨機存取存儲器5-3只讀存儲器5-4CPU與存儲器的連接重點：1、區(qū)分ROM、RAM

2、數(shù)據(jù)在內(nèi)存中的存放格式

3、存儲器芯片介紹及擴展74LS138

存儲器：信息存儲部件1、0狀態(tài)編輯ppt405-1存儲器分類編輯ppt25.1存儲器分類一、按和CPU的關(guān)系分：內(nèi)存：CPU可直接訪問；存儲速度快；容量有限，受地址總線位數(shù)限制外存：CPU不可直接訪問；存儲速度慢；海量，要配置專門的驅(qū)動設(shè)備才能完成訪問外存，例：硬盤、軟盤、磁帶、光盤、U盤CPU通過內(nèi)存間接訪問外存二、按材料分：

半導(dǎo)體（內(nèi)存）；磁表面（外存）CPU內(nèi)存外存CACHE編輯ppt415.1存儲器分類一、按和CPU的關(guān)系分：CPU內(nèi)存外存C1、ROM

只讀存儲器，用于存儲操作系統(tǒng)程序BIOS及用戶固化程序，掉電時數(shù)據(jù)仍存在。按是否可以多次寫入及擦除方法可分為以下4種：

掩膜型ROM：廠家燒寫無法再次寫入

PROM：用戶燒寫無法再次寫入EPROM：紫外線擦除可以多次寫入

EEPROM：電可擦除可以多次寫入三、半導(dǎo)體存儲器的分類編輯ppt421、ROM

只讀存儲器，用于存儲操作系統(tǒng)程序BIOS及2、RAM：

隨機存取存儲器，可讀寫，掉電時數(shù)據(jù)丟失。按集成電路內(nèi)部結(jié)構(gòu)的不同可分為兩種：

SRAM：信息存于觸發(fā)器內(nèi)；存取速度快，20～40ns；價格高DRAM：信息存于極間電容內(nèi)；存取速度慢，100～200ns；價格低編輯ppt432、RAM：編輯ppt5四、選擇存儲器考慮因素

①易失性

②只讀性

③位容量

④速度

⑤功耗雙極型（電流型）功耗大

CMOS型（電壓型）功耗小

⑥可靠性

⑦價格編輯ppt44四、選擇存儲器考慮因素

①易失性

②只讀性

③位容五、數(shù)據(jù)在內(nèi)存中存儲格式1、數(shù)據(jù)在內(nèi)存中以字節(jié)為單位，1個字節(jié)占內(nèi)存一個地址，并且地址由00000H開始直至CPU所能支持的最高地址2、一個字按相鄰兩個字節(jié)存放，存入時以低位字節(jié)在低地址，高位字節(jié)在高地址，字單元的地址以低位地址表示

編輯ppt45五、數(shù)據(jù)在內(nèi)存中存儲格式1、數(shù)據(jù)在內(nèi)存中以字節(jié)為單位，15-2隨機存取存儲器RAM一、靜態(tài)隨機存取存儲器SRAM（Static）

1、SRAM的結(jié)構(gòu)一個基本存儲單元：用于存儲一位信息“0”或“1”①存儲矩陣：一塊存儲器芯片中的存儲單元按位結(jié)構(gòu)或字結(jié)構(gòu)排列成矩陣，存儲二進制信息矩陣：可以節(jié)約譯碼電路例：共9個數(shù)據(jù)，以矩陣3×3排列，即，則共需6根地址線，若以線性排列，共需9根，節(jié)約3根編輯ppt465-2隨機存取存儲器RAM一、靜態(tài)隨機存取存儲器SRAM字結(jié)構(gòu)

M*8

：一個字節(jié)的8位在一塊芯片上，即一片有8根數(shù)據(jù)線，用于容量較小的靜態(tài)RAM位結(jié)構(gòu)

N*1

：一片只有1根數(shù)據(jù)線，字節(jié)操作需要8片構(gòu)成一組，基本單元作不同字的同一位，用于動態(tài)RAM②地址譯碼器：對CPU發(fā)出的地址信號譯碼

③存儲器控制電路：片選、讀、寫片選：產(chǎn)生信號選中芯片，允許對其進行讀、寫操作讀、寫：控制三態(tài)雙向緩沖器（輸出入驅(qū)動），控制數(shù)據(jù)流方向編輯ppt47字結(jié)構(gòu)M*8：一個字節(jié)的8位在一塊芯片上，即一片有8根地址譯碼器存儲矩陣三態(tài)雙向緩沖器存儲器控制邏輯……………………A0A1APR/WCSD0D1Dn片選讀寫信號編輯ppt48地址譯碼器存儲三態(tài)雙向緩沖器存儲器控制邏輯…………2、SRAM芯片

6116（2k*8位）6264（8k*8）62128（16k*8）

這一系列芯片的數(shù)據(jù)引腳都是8根，只是地址引腳和控制引腳不同例：6264：8k*8

存儲空間地址線數(shù)據(jù)線

8k=21313根（A12～A0）8根（IO7～IO0）控制線：4根（CE1、CE2

、WE、OE）CE=CE1∧CE2未選中＊＊H讀操作HLL寫操作LHL工作方式WEOE

CE編輯ppt492、SRAM芯片

6116（2k*8位）6264（8k*8另：1k=21010根A9～A0

1M=22020根A19～A0

存儲速度快，但價格貴

二、DRAM：Dynamic

信息存于場效應(yīng)管的柵漏間電容，為防止漏電效應(yīng)，避免信息丟失，需要對數(shù)據(jù)“刷新”（將存儲單元中的信息讀出，經(jīng)刷新放大器放大后再寫入以保存電荷上的信息）

一般刷新時間2ms

存儲速度較慢，但價格便宜編輯ppt50另：1k=21010根三、高速緩存器CACHE

為解決與CPU速度匹配及價格問題的矛盾，引入CACHE技術(shù)

CACHE：為介于CPU和主存儲器之間的小容量SRAM

作用：用于存放CPU經(jīng)常訪問的代碼和數(shù)據(jù)，以實現(xiàn)CPU的零等待。

開機時CACHE無任何內(nèi)容→將主存儲器中經(jīng)常被CPU使用的一部分內(nèi)容“拷貝”到CACHE中→CPU要讀取存儲器數(shù)據(jù)時，CACHE控制器根據(jù)送出的地址，判定數(shù)據(jù)是否在CACHE中→若在，則“命中”

當(dāng)CACHE：32k時，命中率86%當(dāng)為64k時，命中率92%編輯ppt51三、高速緩存器CACHE

為解決與CPU速度匹配及價格問題的四、存儲器的工作時序圖5-9地址ADCtRCtAtARBtCX數(shù)據(jù)輸出編輯ppt52四、存儲器的工作時序地址ADCtRCtA存儲器和CPU連接時的要求：CPU的讀周期＞TA。從CPU送出的地址信號有效到CPU要求的數(shù)據(jù)在總線上穩(wěn)定的時間間隔

＞TA。從片選信號有效到CPU要求的數(shù)據(jù)在總線上穩(wěn)定的時間間隔＞

TCO，否則外部電路須產(chǎn)生WAIT信號，迫使CPU插入TW周期來滿足上述時間要求。編輯ppt53存儲器和CPU連接時的要求：編輯ppt155-3只讀存儲器ROM芯片系列：2764、2716、2732、27128、27256

這一系列芯片的數(shù)據(jù)引腳都是8根，只是地址引腳和控制引腳不同例：2764芯片，容量8k×8，圖5-14地址線：A12～A0，數(shù)據(jù)線：D7～D0讀出：

：芯片使能：輸出允許，連到信號線RD編程：：編程時電壓輸入

：編程脈沖控制端

ROM相對于RAM，少了，多了編輯ppt545-3只讀存儲器ROM芯片系列：2764、2716、275-4CPU與存儲器的連接連接時應(yīng)考慮：⑴CPU總線的負(fù)載能力數(shù)據(jù)緩沖器或總線驅(qū)動器⑵

CPU的時序與M存取時間的配合⑶

M與地址總線的連接（存儲器的地址分配和片選）片內(nèi)尋址CPU的低位地址片間尋址CPU的高位地址⑷M與數(shù)據(jù)線、控制信號的連接

編輯ppt555-4CPU與存儲器的連接連接時應(yīng)考慮：編輯ppt17一、存儲器的地址選擇①只有在CS有效時，才可能對該芯片進行操作?、谄瑑?nèi)尋址(字選)

低位AB連到芯片的地址線，地址連續(xù)。③片間尋址(片選)高位AB經(jīng)譯碼器或線性組合后連到芯片的片選線編輯ppt56一、存儲器的地址選擇①只有在CS有效時，才可能對該芯片進行操1.線性選擇（線選）例5-1用兩片SRAM6264組成16KX8位的存儲器系統(tǒng)圖5-1962648KX8需兩片16K存儲器系統(tǒng)所需地址線：214–A13~A0片內(nèi)地址線：A12~A0

A13A12A11………A0

片選字選（連續(xù)地址）電路連接：字選線、控制線、數(shù)據(jù)線并聯(lián)片選線接高位地址線圖5-19編輯ppt571.線性選擇（線選）編輯ppt19圖5-19A12~6264A01#D7~D0CSA12~6264A02#D7~D0CSA13M/IOABDB編輯ppt58圖5-19A12A12A13M/IOABDB編輯ppt20各芯片地址范圍：

A13A12|A11A10A9A8|A7A6A5A4|A3A2A1A01#00000000000000

…….

011111111111111#地址范圍：0000H~1FFFH2#10000000000000

……..

111111111111112#地址范圍：2000~3FFFH編輯ppt59各芯片地址范圍：編輯ppt21特點：接線簡單A19~A14沒接，可隨意，地址重疊A19~A13其中可接任一根到片選線，若A14接到片選，地址不連續(xù)?；镜刂罚?000H~1FFFH，4000H~5FFFH(其余高位地址線設(shè)為0）若多于2根高位地址線作片選，任意時刻只能有一根為低電平。若A13、A14分別接一個芯片，地址？編輯ppt60特點：編輯ppt222.全譯碼

對全部地址總線進行譯碼。

⑴74LS138地址譯碼器CBA-譯碼輸入，Y0…Y7-譯碼輸出G1G2AG2B-控制端74LS138VccY0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBAGND}}

控制端輸入端譯碼輸出編輯ppt612.全譯碼

對全部地址總線進行譯碼。

⑴74LS13真值表每一根Yi接一塊芯片Y7=0，其余為1111Y6=0，其余為1011Y5=0，其余為1101Y4=0，其余為1001Y3=0，其余為1110Y2=0，其余為1010Y1=0，其余為1100Y0=0，其余為1000100輸出ABCG1G2AG2B編輯ppt62真值表每一根Yi接一塊芯片Y7=0，其余為1111Y6=0，編輯ppt63編輯ppt25⑵存儲器的擴展說明：①根據(jù)單片容量和要求的總?cè)萘?，確定芯片片數(shù)②根據(jù)單片容量，確定片內(nèi)尋址所需要的地址線數(shù)③緊接下來的三根地址線作為74LS138的3路輸入信號，其輸出的某幾位作為芯片的片選信號，實現(xiàn)組間尋址④其余所有高位地址線和M/IO一起作為74LS138的控制輸入（與非門，不可以用或非門）編輯ppt64⑵存儲器的擴展說明：編輯ppt26解：①6116(2K*8)芯片→8k*8存儲系統(tǒng)，∴需要4片6116②

∵單片容量2K∴片內(nèi)尋址所需要的地址線數(shù)11根：A10~A0③緊接下來的三根地址線A13A12A1174LS138的CBA其輸出的Y0…Y3位作為芯片的片選信號，實現(xiàn)組間尋址④其余高位地址線A19~A14、M/IO作為74LS138的控制輸入⑤補充完整其余部分，如：數(shù)據(jù)線、讀寫控制線，并注意箭頭的方向例1：6116(2k*8)芯片→8k*8存儲系統(tǒng)

編輯ppt65解：例1：6116(2k*8)芯片→8k*8存儲系統(tǒng)編D7～D0CEOEA10－A0A10－A0A10－A0D7～D0G1G2BC

BAM/IOA19A14A13A12A11G2AY0Y1Y2Y3Y4Y5Y6Y7CECEOEOE74LS38…CEOEA10－A0D7～D0D7～D0WEWEWEWE4#61163#2#1#WRRDA10－A0D7～D0編輯ppt66D7～D0CEOEA10－A0A10－A0A10－A0D7～

A19A18A17A16|A15A14A13A12|A11A10A9A8|A7A6A5A4|A3A2A1A01#

11111100000000000000

…….11111100011111111111

2K芯片占用的地址空間分別為：（如圖所示譯碼連接）SRAM1：FC000H~FC7FFHSRAM2：FC800H~FCFFFHSRAM3：FD000H~FD7FFHSRAM4：FD800H~FDFFFH編輯ppt67A19A18A17A16|A15A14A13A12.部分譯碼

對部分高位地址總線進行譯碼。編輯ppt682.部分譯碼

對部分高位地址總線進行譯碼。編輯ppt30數(shù)據(jù)線：若CPU為8088，數(shù)據(jù)線8位，各芯片數(shù)據(jù)線并聯(lián)→8位DB；若CPU為8086，數(shù)據(jù)線16位，奇偶存儲體由A0和BHE選擇哪個存儲體位擴展：2k*4→2k*8兩片同一片選線

2k*4字?jǐn)U展：2k*8→4k*8兩片不同片選線

2k*8控制線：各芯片控制線并聯(lián)，若為最小模式注意M/IO應(yīng)為高電平二、存儲器數(shù)據(jù)線與控制線的連接編輯ppt69數(shù)據(jù)線：二、存儲器數(shù)據(jù)線與控制線的連接編輯ppt31例2：2764芯片→16k字系統(tǒng)，要求第一組：B8000H～BBFFFH

第二組：BC000H～BFFFFH解:第一組:

A19A18A17A16

|A15A14A13A12|A11A10A9A8|A7A6A5A4|A3A2A1A0

1011

1000000000000000

…….1011

101111111111