存儲系統(tǒng)課件

微型計算機原理王立萍微型計算機原理王立萍16.1存儲系統(tǒng)概述6.2半導(dǎo)體靜態(tài)隨機存儲器

6.5存儲器與CPU的連接6.3半導(dǎo)體動態(tài)隨機存儲器6.4只讀存儲器6.6存儲器的工作時序6.1存儲系統(tǒng)概述6.2半導(dǎo)體靜態(tài)隨機存儲器621．按存儲器在計算機中的作用和位置分類（1）主存儲器（內(nèi)存）主機的組成部分CPU通過系統(tǒng)總線直接訪問

存放正在使用或經(jīng)常使用的程序和數(shù)據(jù)

直接存取、容量小、速度快

容量受地址線條數(shù)限制分為隨機存取存儲器、只讀存儲器6.1存儲系統(tǒng)概述6.1.1存儲器的分類1．按存儲器在計算機中的作用和位置分類（1）主存儲器（內(nèi)存）3（2）輔助存儲器（外存）外部設(shè)備CPU通過I/O接口進(jìn)行訪問

存放不常使用且需要長期保存的信息

存儲的信息傳送到內(nèi)存中方可使用可長期保存數(shù)據(jù)、存儲容量大速度慢軟盤、硬盤、光盤、磁帶

（3）緩沖存儲器設(shè)置在兩個訪問速度不同的存儲部件之間加快部件間的信息交換cache（2）輔助存儲器（外存）外部設(shè)備CPU通過I/O接口進(jìn)行訪42．按工作方式分類（1）可讀/寫存儲器既可讀出信息，又可寫入信息的存儲器

主存儲器、磁盤和磁帶（2）只讀存儲器ROM（ReadOnlyMemory）信息只能讀出使用，不能進(jìn)行寫入

半導(dǎo)體只讀存儲器、CD-ROM光盤一旦寫入，在掉電時也不會丟失！結(jié)構(gòu)簡單，位密度高，非易失性，可靠性高2．按工作方式分類（1）可讀/寫存儲器既可讀出信息，又可寫入5掩膜型ROM

(ReadOnlyMemory)：廠家寫入信息可編程ROM(PROM－ProgrammableROM)

：用戶一次寫入可擦除可編程ROM(EPROM－ErasablePROM)

：用特殊手段擦除，然后可重新多次寫入電可擦除可編程ROM(E2PROM－ElectricallyEPROM)

：用電方式進(jìn)行在線擦除掩膜型ROM(ReadOnlyMemory)：廠家寫63．按存取方式分類（1）RAM（RandomAccessMemory）隨機從任何位置進(jìn)行信息的存取，其存取數(shù)據(jù)的時間與信息在存儲器中的位置無關(guān)。半導(dǎo)體隨機存儲器、磁芯存儲器

（2）SAM（SequentialAccessMemory）

按某種順序存取信息，即存取時間與存取單元的物理位置有關(guān)。當(dāng)對存儲單元進(jìn)行訪問時，往往等待的時間較長，如磁帶等。（3）DAM（DirectAccessMemory）直接定位存取，其特點是存取等待時間短，訪問速度較快。

軟、硬磁盤、光盤3．按存取方式分類（1）RAM（RandomAccess74．按存儲介質(zhì)分類（1）磁存儲器采用磁性記錄材料制造的存儲器，如磁芯、磁帶、磁盤等存儲器。

（2）半導(dǎo)體存儲器采用半導(dǎo)體器件和技術(shù)制造的存儲器，又可分為雙極型和MOS型兩種。

雙極型半導(dǎo)體隨機存儲器是電流驅(qū)動型，速度快但集成度低、功耗大、價格高，常用作于高速緩存。等。MOS型半導(dǎo)體隨機存儲器是電壓控制型，集成度高、功耗低、價格低，常用作為主存儲器。（3）光存儲器采用激光技術(shù)控制訪問的存儲器，如只讀光盤（CD-ROM）、可讀寫光盤（MO）

4．按存儲介質(zhì)分類（1）磁存儲器采用磁性記錄8存儲器分類存儲器內(nèi)存外存緩存RAMROM磁盤磁帶光盤雙極型MOS型SRAMDRAM掩模ROMPROMEPROME2PROM軟盤硬盤盤組存儲器分類存儲器內(nèi)存外存緩存RAMROM磁盤磁帶光盤雙極型M91．主存—輔存結(jié)構(gòu)衡量存儲器的三個指標(biāo)：容量、速度、價格／位6.1.2存儲系統(tǒng)的層次結(jié)構(gòu)使用速度快、容量較小的半導(dǎo)體存儲器作為主存，而容量大、價格便宜的磁盤、磁帶等作為輔存。1．主存—輔存結(jié)構(gòu)衡量存儲器的三個指標(biāo)：容量、速度、價格／位10把CPU當(dāng)前運行的程序和數(shù)據(jù)放在主存中，暫時不運行的程序和數(shù)據(jù)存放在輔助存儲器中。在運行時，不斷將輔存的程序和數(shù)據(jù)裝入主存儲器中，處理過的信息不斷的存入輔存。這些管理調(diào)度工作由輔助軟、硬件設(shè)備來完成。對CPU來講，相當(dāng)于存在一個這樣的存儲器：其速度與主存的速度相同，容量和輔存的容量相同，即虛擬存儲系統(tǒng)。

把CPU當(dāng)前運行的程序和數(shù)據(jù)放在主存中，暫時不運行的112．Cache—主存層次主存的速度雖然比輔存快得多，但與CPU相比還差大約一個數(shù)量級，影響CPU效率的發(fā)揮，為解決主存速度問題，設(shè)置高速緩沖存儲器—Cache。Cache的速度與CPU的速度相近，Cache與主存之間的信息交換完全由硬件來完成。主存中要運行的程序，將一小部分預(yù)取入Cache中執(zhí)行，可大幅度提高運行速度。

2．Cache—主存層次主存的速度雖然比輔存快得多，12整體虛擬系統(tǒng)現(xiàn)代計算機大都采用Cache-主存-輔存三級存儲層次結(jié)構(gòu)的存儲系統(tǒng)。

整體虛擬系統(tǒng)現(xiàn)代計算機大都采用Cache-主存-輔存13地址寄存器地址譯碼器存儲體讀寫驅(qū)動器數(shù)據(jù)寄存器地址總線數(shù)據(jù)總線…時序控制電路由存儲體、地址寄存器、地址譯碼器、讀寫驅(qū)動電路、數(shù)據(jù)寄存器以及時序控制電路等部件組成6.1.3存儲器的基本組成地址地址存讀寫數(shù)據(jù)地址總線數(shù)據(jù)總線…時序控制電路由存儲體、地14存儲體是存儲單元的集合，是存放信息的地方。地址總線用于尋找要存取的單元地址。數(shù)據(jù)總線用于進(jìn)行存儲單元與CPU之間的數(shù)據(jù)傳送。當(dāng)CPU要進(jìn)行主存的訪問時，通過地址總線把地址碼送入地址寄存器鎖存，再傳給地址譯碼器進(jìn)行地址譯碼，譯碼輸出選定存儲體相應(yīng)的存儲單元。

存儲體是存儲單元的集合，是存放信息的地方。15當(dāng)CPU發(fā)出讀/寫命令時，時序電路產(chǎn)生讀/寫操作控制信號。當(dāng)對主存進(jìn)行讀操作時，將選中單元的數(shù)據(jù)讀入數(shù)據(jù)驅(qū)動器，再通過數(shù)據(jù)總線送給數(shù)據(jù)寄存器供CPU讀取使用。當(dāng)對主存進(jìn)行寫操作時，CPU在發(fā)出地址碼后，并將要寫入的數(shù)據(jù)送數(shù)據(jù)寄存器，當(dāng)選中單元后，將數(shù)據(jù)寄存器的數(shù)據(jù)通過數(shù)據(jù)總線送入選中的存儲單元，完成寫入操作。當(dāng)CPU發(fā)出讀/寫命令時，時序電路產(chǎn)生讀/寫操作控制16─T1截止→A為11→T2導(dǎo)通↓0B為0↓←←↑─T2截止為另一種穩(wěn)態(tài)6.2半導(dǎo)體靜態(tài)隨機存儲器(SRAM)6.2.1SRAM的工作原理基本存儲電路如圖示（6管）T1、T2：雙穩(wěn)態(tài)觸發(fā)器T3、T4：負(fù)載管T5、T6：控制門T7、T8：控制管─T1截止→A為11→T2導(dǎo)通↓0B為0↓←←↑─T2截止為171.寫操作11→←↑↑寫1時，I/O＝1，I/O=0，T1截止T2飽和，即寫1寫0時，I/O＝0，I/O=1，T2截止T1飽和，即寫01010Y7和T8導(dǎo)通Y選擇線提供高電平T5和T6導(dǎo)通X選擇線提供高電平1.寫操作11→←↑↑寫1時，I/O＝1，I/O=0，T1截182.保存信息從I/O線讀出A點的電平，I/O線讀出B點的電平，即為讀出信息上述電路使用管子多，所以位容量低，耗電量大不需要動態(tài)刷新，外圍電路簡單使Y選擇線為高電平，T7、T8導(dǎo)通使X選擇線為高電平，T5、T6導(dǎo)通3.讀出操作當(dāng)撤消選擇信號后，T5、T6、T7、T8截止，寫入的信息便保持在基本存儲電路中2.保存信息從I/O線讀出A點的電平，I/O線讀出B點的電平196.2.2SRAM結(jié)構(gòu)6.2.2SRAM結(jié)構(gòu)201．存儲體一個基本存儲電路表示一位二進(jìn)制位存儲電路有規(guī)則的組合，就是存儲體，即存儲陣列

2．外圍電路包括地址譯碼器、I/O電路、片選控制、輸出驅(qū)動電路3．地址譯碼方式（1）單譯碼方式只有行方向的譯碼器（2）雙譯碼方式行譯碼（X譯碼）和列譯碼（Y譯碼）1．存儲體一個基本存儲電路表示一位二進(jìn)制位存儲電路有規(guī)則的21（1）單譯碼方式（1）單譯碼方式22（2）雙譯碼方式此方式大幅度減少選擇線，這樣可減少譯碼器的譯碼輸出，簡化譯碼器的結(jié)構(gòu)

。行列（2）雙譯碼方式此方式大幅度減少選擇線，這樣可減少譯碼器的譯236.2.3SRAM實例I/O1～I(xiàn)/O42114A0～A9WECSVCCGND2114引腳邏輯圖Intel2114是1K×4位的靜態(tài)RAM芯片，18引腳雙列直插式封裝。6.2.3SRAM實例I/O1～I(xiàn)/O4A0～A9WEC246.3半導(dǎo)體動態(tài)隨機存儲器(DRAM)

6.3.1DRAM的工作原理利用柵極電容來存儲信息動態(tài)RAM刷新1．四管動態(tài)基本存儲電路6管電路中靠T1、T2柵極上的電荷來存儲信息，通過T3、T4往T1、T2補充電荷而MOS的柵極絕緣則T3、T4可去掉，即成4管存儲電路6.3半導(dǎo)體動態(tài)隨機存儲器(DRAM)6.3.1D25即為：即為：26↓↓↓↓→↓2．三管動態(tài)基本存儲電路基本存儲電路所用的管子越少，芯片的位密度越高將兩個耦合管變成一個即構(gòu)成3管電路讀寫選擇線分開，讀寫數(shù)據(jù)線分開。（1）寫入操作寫選線=1，使T1導(dǎo)通寫數(shù)據(jù)通過T1送到T2的柵極（2）讀出操作預(yù)充分布電容CD至ED

讀選線=1，T3導(dǎo)通若原存“1”，則T2導(dǎo)通CD通過T3、T2放電，讀得“0”原存“0”，T2截止，CD上電壓不變，讀得“1”↓↓↓↓→↓2．三管動態(tài)基本存儲電路基本存儲電路所用的管子越273．單管動態(tài)基本存儲電路只有1個管子和1個電容存放信息是何？決定于電容中有無電荷（1）寫入操作X、Y選線為高電平I/O線上的信息存到C上（2）讀出操作X、Y線為高電平讀出信息（3）刷新讀出后立即寫入3．單管動態(tài)基本存儲電路只有1個管子和1個電容存放信息是何？28容量：64K×1位（64K）64K=216，所以需16根地址線，1根數(shù)據(jù)線為減少封裝引腳，地址線分為行地址和列地址，分時送入存儲器，所以只有8條地址線。形式：16引腳雙列直插式封裝。A0~A7：8條地址線DIN、DOUT：數(shù)據(jù)輸入輸出線：寫信號：列地址選通信號

：行地址選通信號NC：空引腳2164A0～A7RASVCCGNDCASWEDINDOUT2164引腳邏輯圖NC6.3.2DRAM的實例（2164）容量：64K×1位（64K）A0~A7：8條地址線A0～A729Intel2164的內(nèi)部結(jié)構(gòu)示意圖

Intel2164的內(nèi)部結(jié)構(gòu)示意圖306.4只讀存儲器（ROM）一旦寫入，在掉電時也不會丟失！正常使用時，只能讀出結(jié)構(gòu)簡單，位密度高，非易失性，可靠性高掩膜型ROM

：廠家寫入信息可編程ROM—PROM：用戶一次寫入可擦除可編程ROM—EPROM：用特殊手段擦除，然后可重新多次寫入電可擦除可編程ROM—E2PROM：用電方式進(jìn)行在線擦除6.4只讀存儲器（ROM）一旦寫入，在掉電時也不會丟失316.4.1掩膜型ROM（ReadOnlyMemory）

TX選線I/O線TX選線I/O線TX選線I/O線X選擇線與I/O線之間有存儲管T則存“0”，無存儲管T則存“1”，或反之。其基本存儲電路可由二極管、晶體管、MOS管構(gòu)成6.4.1掩膜型ROM（ReadOnlyMemo32典型的復(fù)合譯碼的MOS型ROM結(jié)構(gòu)

X譯碼器Y譯碼器Am+1Am+2AnA0A1AmE………………·········典型的復(fù)合譯碼的MOS型ROM結(jié)構(gòu)XY譯碼器A336.4.2可編程ROM-PROM(ProgrammableROM)TX選線I/O線TX選線I/O線熔絲熔絲出廠時芯片的每個單元均有熔絲連通

用戶寫入信息時，由特殊電路將存放“0”的單元通以大電流使熔絲熔斷，存“1”的單元保持通態(tài)由二極管矩陣組成，或由MOS管或三極管矩陣組成6.4.2可編程ROM-PROM(Programmabl346.4.3可擦除可編程ROM-EPROM(ErasablePROM)寫入：寫0的單元D、S間加高壓，電荷注入柵極，形成柵極電場，D、S導(dǎo)通。寫1的單元不變。浮空柵場效應(yīng)管代替PROM存儲單元中的熔絲1．基本存儲電路+擦除：紫外線照射，柵極電荷泄放。6.4.3可擦除可編程ROM-EPROM(Erasabl352．EPROM實例VCCVPP

D7～D0讀方式+5V+5V00輸出編程方式+5V+25V1正脈沖輸入檢驗方式+5V+25V00輸出備用方式+5V+5V－1高阻工作方式：讀方式、編程方式、檢驗方式、備用方式2．EPROM實例VCCVPP

D7～D0讀方式+5V+5V36(1)讀方式

CE、PRG有效VCC=VPP=+5V(1)讀方式CE、PRG有效VCC=VPP=+5V37(2)編程方式

(3)檢驗方式VCC=+5V、VPP=+25V，CE無效地址、數(shù)據(jù)先有效，再使編程脈沖有效總是與編程方式配合使用，在每次寫入1數(shù)據(jù)后，緊接著讀出，進(jìn)行檢查，看寫入的是否正確(2)編程方式(3)檢驗方式VCC=+5V、VPP=38第5章存儲系統(tǒng)6.4.4電可擦除可編程ROM－E2PROM（ElectricallyErasableProgrammableROM）存儲單元是采用兩極浮空柵在第二柵極與漏極之間電壓VG的作用下使電荷流向第一柵極，起編程作用反向加VG使電荷從浮空柵極上泄漏，起擦除作用四種工作方式：讀方式、寫方式、字節(jié)擦除方式、整體擦除方式第5章存儲系統(tǒng)6.4.4電可擦除可編程ROM－E2PR39E2PROM芯片Intel2815各種工作方式下的信號電平

VCCVPPD7-D0讀方式+5V+5V00輸出寫方式+5V+21V11輸入字節(jié)擦除方式+5V+21V01高阻整體擦除方式+5V+21V0+9～15V高阻E2PROM芯片Intel2815各種工作方式下的信號電平406.4.5閃速存儲器（FlashMemory）屬于E2PROM類型

，能長期保存存儲信息可快速進(jìn)行電擦除結(jié)構(gòu)簡單高密度、成本低、體積小可擦寫幾十萬次比DRAM速度較慢是一種理想的文件存儲介質(zhì)閃速存儲器的特點

6.4.5閃速存儲器（FlashMemory）屬于E241

（1）CPU的總線負(fù)載能力在小型系統(tǒng)中，CPU可以直接與存儲器連接，而較大系統(tǒng)中，就要考慮CPU能否帶得動，必要時要加上總線驅(qū)動器或緩沖器。

（2）CPU的時序和存儲器存儲時序之間的配合CPU時序固定，用來作為選擇存儲器的依據(jù)，如果存儲器速度慢，需要通過電路實現(xiàn)加入等待周期，以便進(jìn)行可靠的讀寫。

6.5存儲器與CPU的連接6.5.1存儲器與CPU連接要考慮的問題（1）CPU的總線負(fù)載能力在小型系統(tǒng)中，CPU可以直接與存42

（3）存儲器地址分配和片選控制確定所構(gòu)成的存儲器占整個存儲空間的哪一部分，如何分配RAM區(qū)和ROM區(qū)，系統(tǒng)區(qū)、用戶區(qū)、數(shù)據(jù)區(qū)、程序區(qū)等。存儲器單片容量有限，要用多片才能組成一個存儲器，需解決如何產(chǎn)生片選信號的問題。（4）控制信號的連接（3）存儲器地址分配和片選控制確定所構(gòu)成的存儲器占整個存儲43用多個存儲芯片構(gòu)成大容量存儲器，要分成若干組，每組有多個芯片。具體考慮方法如下：設(shè)用k×j位的存儲芯片，構(gòu)成m×n位的存儲器分組數(shù)=m/k（每組的地址相同）每組芯片數(shù)=n/j需用總芯片數(shù)=組數(shù)×每組片數(shù)。6.5.2SRAM與CPU的連接用多個存儲芯片構(gòu)成大容量存儲器，要分成若干組，每組有多個芯片44【例1】用2K×4位的存儲芯片，構(gòu)成16K×8位的存儲器分組數(shù)=16K/2K=8組，每組芯片數(shù)=8/4=2片需總芯片數(shù)=8×2=16片【例2】用16K×1位的存儲芯片，構(gòu)成64K×8位的存儲器分組數(shù)=64K/16K=4組，每組芯片數(shù)=8/1=8片需總芯片數(shù)=4×8=32片【例1】用2K×4位的存儲芯片，構(gòu)成16K×8位的存儲器分組451.用1K×1位的靜態(tài)RAM芯片組成4K×8位的RAM因4K/1K=4，8位/1位=8，所以可以分為4組，每組8片，共需4×8＝32片1K=210，所以片內(nèi)地址線為10條，即A0~A9因分為4=22組，所以需2條地址線（A10、A11）作片選地址線，來產(chǎn)生4條片選信號所以共用A0~A11這12條地址線1.用1K×1位的靜態(tài)RAM芯片組成4K×8位的RAM因446用1K×1位的存儲芯片組成4K×8的RAM用1K×1位的存儲芯片組成4K×8的RAM472.用2114（1K×4位）構(gòu)成4K×8位的RAM因4K/1K=4，8位/4位=2，所以可以分為4組，每組2片，共需4×2＝8片1K=210，所以片內(nèi)地址線為10條，即A0~A9因分為4=22組，所以需2條地址線（A10、A11）作片選地址線，來產(chǎn)生4條片選信號所以共用A0~A11這12條地址線2.用2114（1K×4位）構(gòu)成4K×8位的RAM因4K48用2114（1K×4位）的存儲芯片組成4K×8的RAM

A11

A10

M/IO

A9-0

CPU

WR

D7-0

CS

WE

D7-4

CS

WE

D3-0

CS

WE

D7-4

CS

WE

D3-0

CS

WE

D7-4

CS

WE

D3-0

CS

WE

D7-4

CS

WE

D3-0

譯

碼

用2114（1K×4位）的存儲芯片組成4K×8的RAMA149即：A11A10A9A8……………...........A0組別地址0000000000010000H00111111111～03FFH0100000000020400H01111111111～07FFH1000000000030800H10111111111～0BFFH1100000000040C00H11111111111～0FFFH各組低位地址相同，高位地址譯碼選擇某組芯片多組芯片構(gòu)成存儲器，各組分別由不同的地址譯碼信號進(jìn)行選擇，所以各組所占的地址空間不同1．地址空間分配可見每組高位地址不變第一組第二組第三組第四組低位地址從全0變?yōu)槿?6.5.3地址空間分配與片選譯碼即：A11A10A9A8……………..50控制端：G1=1G2A=0、G2B＝011621531441351261171089ABCG2AG2BG1Y7GNDVCCY0Y1Y2Y3Y4Y5Y674LS138引腳圖輸入端：C、B、A輸出端：Y0～Y7如3-8譯碼器74LS1382．地址譯碼低位地址線連接到片內(nèi)地址線高位地址線通過譯碼電路產(chǎn)生片選信號譯碼電路可選用門電路構(gòu)成，也可用譯碼器

控制端：G1=1116AVCC74L51

G1G2AG2BCBA譯碼器輸出有效100000Y0100001Y1100010Y2100011Y3100100Y4100101Y5100110Y6100111Y7非上述情況×××輸出全為1，無效74LS138譯碼器的真值表G1G2AG2BCBA譯碼器輸出有效523.譯碼方式

有全譯碼方式和部分譯碼方式（1）全譯碼方式除接到片內(nèi)的低位地址線外，其余所有的高位地址線都參加譯碼，產(chǎn)生片選信號。譯碼電路復(fù)雜

譯碼輸出唯一

,每一單元地址唯一確定。（2）部分譯碼方式除了片內(nèi)地址線外，需要幾條片選信號就譯碼產(chǎn)生幾條，剩下的地址線不參加譯碼

，可任意取值不影響選擇某個單元。存儲單元地址不唯一，一個物理單元對應(yīng)多個地址值，稱為地址重疊。

3.譯碼方式有全譯碼方式和部分譯碼方式（1）53例：用4K×4位RAM組成12K×8位存儲系統(tǒng)，采用全譯碼方式因12K/4K=3，8位/4位=2，所以可以分為3組，每組2片，共需3×2＝6片4K=212，所以片內(nèi)地址線為12條，即A0~A11因采用全譯碼方式，除片內(nèi)尋址需要12根地址線外，20根地址線中的另外8根地址線進(jìn)行全譯碼形成3條片選信號。例：用4K×4位RAM組成12K×8位存儲系統(tǒng)，因12K/454第6章-存儲系統(tǒng)課件55

12條地址線A11～A0，尋址片內(nèi)4K單元。A19～A12通過74LS138譯碼器進(jìn)行片選譯碼，譯碼輸出的分別作為三組芯片的片選信號。只有當(dāng)A19～A15為高電平時才能使74LS138譯碼器有效，通過A14、A13、A12來控制譯碼器的輸出。地址空間分配如下：A19A18A17A16A15A14A13A12A11A10…A0第一組1111100000…0F8000H11…1F8FFFH第二組1111100100…0F9000H11…1F9FFFH第三組1111101000…0FA000H11…1FAFFFH12條地址線A11～A0，尋址片內(nèi)4K單元。A156部分譯碼地址空間分配

如前面例題，用1K×4的芯片構(gòu)成4K×8RAM，片內(nèi)用10條地址線A0～A9，4組需4個片選信號，用兩條地址線A10、A11譯碼，產(chǎn)生4個選片信號。若共16條地址線，則A12～A15這4條線不參與譯碼。A9～A0從0000000000到1111111111變化，來選擇片內(nèi)1K單元，A11、A10為00011011時各選擇一組，但A15～A12沒有連接，可為任意值，這樣A15～A12的取值組合有16種，使每個單元對應(yīng)16個地址值。部分譯碼地址空間分配如前面例題，用1K×4的芯片構(gòu)成57如：當(dāng)A15～A12=0000時，地址空間為0000H～0FFFH當(dāng)A15～A12=0001時，地址空間為1000H～1FFFH·······當(dāng)A15～A12=1111時，地址空間為F000H～FFFFH

這16組地址空間對應(yīng)同一個4K單元，地址是重疊的。A15A14A13A12A11A10A9…A0第一組…………000…0000H001…13FFH第二組…………010…0400H011…17FFH第三組…………100…0800H101…1BFFH第四組…………10…0 C00H111…1 FFFH如：當(dāng)A15～A12=0000時，地址空間為0000H～058例：用4K×4位的動態(tài)RAM芯片組成16K×8位的RAM因16K/4K=4，8位/4位=2，所以可以分為4組，每組2片，共需4×2＝8片4K=212，所以片內(nèi)地址線為12條，即A0~A11因分為4=22組，所以需2條地址線（A12、A13）作片選地址線，來產(chǎn)生4條片選信號所以共用A0~A13這14條地址線6.5.4DRAM與CPU的連接連接與靜態(tài)存儲器的連接類似必須考慮刷新的問題例：用4K×4位的動態(tài)RAM芯片組成16K×8位的RAM因159正常讀寫時刷新時OE無效只刷新不讀出所有CE有效用4K×4位的動態(tài)RAM芯片組成16K×8位的RAM正常讀寫時刷新時OE無效所有CE有效用4K×4位的動態(tài)RAM60

刷新時序發(fā)生器產(chǎn)生刷新周期信號，啟動刷新周期。刷新時，多路轉(zhuǎn)換器接通刷新地址計數(shù)器一邊，由刷新地址計數(shù)器提供行地址。正常讀寫時，多路器切換到總線一邊，由地址線提供行地址。刷新時序信號通過譯碼電路使4組芯片允許信號都處于有效狀態(tài)，即只進(jìn)行內(nèi)部刷新，而不讀出數(shù)據(jù)。刷新時序發(fā)生器產(chǎn)生刷新周期信號，啟動刷新周期。61由6116（2K×8位）組成4K×8的RAM子系統(tǒng)

由2732（4K×8位）組成8K×8的ROM子系統(tǒng)

6.5.5綜合舉例RAM：因4K/2K=2，8位/8=1，所以分為2組，每組1片，共需2×1＝2片ROM：因8K/4K=2，8位/8=1，所以分為2組，每組1片，共需2×1＝2片所以系統(tǒng)共有芯片4片。6116為2K×8位，所以片內(nèi)尋址需要11根地址線（A0～A10），2732為4K×8位，所以片內(nèi)尋址需要12根地址線（A0～A11）。因為片內(nèi)所需地址線數(shù)不同，需要在譯碼后再經(jīng)過二級譯碼產(chǎn)生6116的片選信號。

由6116（2K×8位）組成4K×8的RAM子系統(tǒng)由27362全譯碼方式用74LS138譯碼器進(jìn)行片選譯碼，當(dāng)輸出有效（為0）時：A11為低電平時，第一片6116片選有效，A11為高電平時，第二片6116片選有效。

全譯碼方式用74LS138譯碼器進(jìn)行片選譯碼，當(dāng)輸出有效（為63地址空間分配如下：A19A18A17A16A15A14A13A12A11A10…A0第一組27321111100000…0F8000H11…1F8FFFH第二組27321111100100…0F9000H11…1F9FFFH第一組61161111101000…0FA000H01…1FA7FFH第二組61161111101010…0FA800H11…1FAFFFH地址空間分配如下：A19A18A17A16A15A14A13646.6存儲器的工作時序在設(shè)計存儲器時：根據(jù)要求選擇合適的存儲器芯片考慮CPU的讀／寫時序和存儲器的時序配合問題6.6.1存儲器對讀／寫周期的時序要求關(guān)鍵是存儲器的讀取時間和寫入時間6.6存儲器的工作時序在設(shè)計存儲器時：根據(jù)要求選擇合適的651．存儲器的讀周期TA>TCO2．存儲器的寫周期1．存儲器的讀周期TA>TCO2．存儲器的寫周期666.6.28086對存儲器的讀寫時序1.存儲器讀周期時序8086的周期T1～T4必須大于tRC

，否則插入TW。CS在地址信號有效后不超過tA～tCO時間內(nèi)有效6.6.28086對存儲器的讀寫時序1.存儲器讀周期時672.存儲器寫周期時序地址有效時間大于存儲器的寫周期時間tWC地址信號有效后tAW時間有效寫與片選信號同時有效時間應(yīng)大于tW

2.存儲器寫周期時序地址有效時間大于存儲器的寫周期時間tW68THEENDTHEEND69微型計算機原理王立萍微型計算機原理王立萍706.1存儲系統(tǒng)概述6.2半導(dǎo)體靜態(tài)隨機存儲器

6.5存儲器與CPU的連接6.3半導(dǎo)體動態(tài)隨機存儲器6.4只讀存儲器6.6存儲器的工作時序6.1存儲系統(tǒng)概述6.2半導(dǎo)體靜態(tài)隨機存儲器6711．按存儲器在計算機中的作用和位置分類（1）主存儲器（內(nèi)存）主機的組成部分CPU通過系統(tǒng)總線直接訪問

存放正在使用或經(jīng)常使用的程序和數(shù)據(jù)

直接存取、容量小、速度快

容量受地址線條數(shù)限制分為隨機存取存儲器、只讀存儲器6.1存儲系統(tǒng)概述6.1.1存儲器的分類1．按存儲器在計算機中的作用和位置分類（1）主存儲器（內(nèi)存）72（2）輔助存儲器（外存）外部設(shè)備CPU通過I/O接口進(jìn)行訪問

存放不常使用且需要長期保存的信息

存儲的信息傳送到內(nèi)存中方可使用可長期保存數(shù)據(jù)、存儲容量大速度慢軟盤、硬盤、光盤、磁帶

（3）緩沖存儲器設(shè)置在兩個訪問速度不同的存儲部件之間加快部件間的信息交換cache（2）輔助存儲器（外存）外部設(shè)備CPU通過I/O接口進(jìn)行訪732．按工作方式分類（1）可讀/寫存儲器既可讀出信息，又可寫入信息的存儲器

主存儲器、磁盤和磁帶（2）只讀存儲器ROM（ReadOnlyMemory）信息只能讀出使用，不能進(jìn)行寫入

半導(dǎo)體只讀存儲器、CD-ROM光盤一旦寫入，在掉電時也不會丟失！結(jié)構(gòu)簡單，位密度高，非易失性，可靠性高2．按工作方式分類（1）可讀/寫存儲器既可讀出信息，又可寫入74掩膜型ROM

(ReadOnlyMemory)：廠家寫入信息可編程ROM(PROM－ProgrammableROM)

：用戶一次寫入可擦除可編程ROM(EPROM－ErasablePROM)

：用特殊手段擦除，然后可重新多次寫入電可擦除可編程ROM(E2PROM－ElectricallyEPROM)

：用電方式進(jìn)行在線擦除掩膜型ROM(ReadOnlyMemory)：廠家寫753．按存取方式分類（1）RAM（RandomAccessMemory）隨機從任何位置進(jìn)行信息的存取，其存取數(shù)據(jù)的時間與信息在存儲器中的位置無關(guān)。半導(dǎo)體隨機存儲器、磁芯存儲器

（2）SAM（SequentialAccessMemory）

按某種順序存取信息，即存取時間與存取單元的物理位置有關(guān)。當(dāng)對存儲單元進(jìn)行訪問時，往往等待的時間較長，如磁帶等。（3）DAM（DirectAccessMemory）直接定位存取，其特點是存取等待時間短，訪問速度較快。

軟、硬磁盤、光盤3．按存取方式分類（1）RAM（RandomAccess764．按存儲介質(zhì)分類（1）磁存儲器采用磁性記錄材料制造的存儲器，如磁芯、磁帶、磁盤等存儲器。

（2）半導(dǎo)體存儲器采用半導(dǎo)體器件和技術(shù)制造的存儲器，又可分為雙極型和MOS型兩種。

雙極型半導(dǎo)體隨機存儲器是電流驅(qū)動型，速度快但集成度低、功耗大、價格高，常用作于高速緩存。等。MOS型半導(dǎo)體隨機存儲器是電壓控制型，集成度高、功耗低、價格低，常用作為主存儲器。（3）光存儲器采用激光技術(shù)控制訪問的存儲器，如只讀光盤（CD-ROM）、可讀寫光盤（MO）

4．按存儲介質(zhì)分類（1）磁存儲器采用磁性記錄77存儲器分類存儲器內(nèi)存外存緩存RAMROM磁盤磁帶光盤雙極型MOS型SRAMDRAM掩模ROMPROMEPROME2PROM軟盤硬盤盤組存儲器分類存儲器內(nèi)存外存緩存RAMROM磁盤磁帶光盤雙極型M781．主存—輔存結(jié)構(gòu)衡量存儲器的三個指標(biāo)：容量、速度、價格／位6.1.2存儲系統(tǒng)的層次結(jié)構(gòu)使用速度快、容量較小的半導(dǎo)體存儲器作為主存，而容量大、價格便宜的磁盤、磁帶等作為輔存。1．主存—輔存結(jié)構(gòu)衡量存儲器的三個指標(biāo)：容量、速度、價格／位79把CPU當(dāng)前運行的程序和數(shù)據(jù)放在主存中，暫時不運行的程序和數(shù)據(jù)存放在輔助存儲器中。在運行時，不斷將輔存的程序和數(shù)據(jù)裝入主存儲器中，處理過的信息不斷的存入輔存。這些管理調(diào)度工作由輔助軟、硬件設(shè)備來完成。對CPU來講，相當(dāng)于存在一個這樣的存儲器：其速度與主存的速度相同，容量和輔存的容量相同，即虛擬存儲系統(tǒng)。

把CPU當(dāng)前運行的程序和數(shù)據(jù)放在主存中，暫時不運行的802．Cache—主存層次主存的速度雖然比輔存快得多，但與CPU相比還差大約一個數(shù)量級，影響CPU效率的發(fā)揮，為解決主存速度問題，設(shè)置高速緩沖存儲器—Cache。Cache的速度與CPU的速度相近，Cache與主存之間的信息交換完全由硬件來完成。主存中要運行的程序，將一小部分預(yù)取入Cache中執(zhí)行，可大幅度提高運行速度。

2．Cache—主存層次主存的速度雖然比輔存快得多，81整體虛擬系統(tǒng)現(xiàn)代計算機大都采用Cache-主存-輔存三級存儲層次結(jié)構(gòu)的存儲系統(tǒng)。

整體虛擬系統(tǒng)現(xiàn)代計算機大都采用Cache-主存-輔存82地址寄存器地址譯碼器存儲體讀寫驅(qū)動器數(shù)據(jù)寄存器地址總線數(shù)據(jù)總線…時序控制電路由存儲體、地址寄存器、地址譯碼器、讀寫驅(qū)動電路、數(shù)據(jù)寄存器以及時序控制電路等部件組成6.1.3存儲器的基本組成地址地址存讀寫數(shù)據(jù)地址總線數(shù)據(jù)總線…時序控制電路由存儲體、地83存儲體是存儲單元的集合，是存放信息的地方。地址總線用于尋找要存取的單元地址。數(shù)據(jù)總線用于進(jìn)行存儲單元與CPU之間的數(shù)據(jù)傳送。當(dāng)CPU要進(jìn)行主存的訪問時，通過地址總線把地址碼送入地址寄存器鎖存，再傳給地址譯碼器進(jìn)行地址譯碼，譯碼輸出選定存儲體相應(yīng)的存儲單元。

存儲體是存儲單元的集合，是存放信息的地方。84當(dāng)CPU發(fā)出讀/寫命令時，時序電路產(chǎn)生讀/寫操作控制信號。當(dāng)對主存進(jìn)行讀操作時，將選中單元的數(shù)據(jù)讀入數(shù)據(jù)驅(qū)動器，再通過數(shù)據(jù)總線送給數(shù)據(jù)寄存器供CPU讀取使用。當(dāng)對主存進(jìn)行寫操作時，CPU在發(fā)出地址碼后，并將要寫入的數(shù)據(jù)送數(shù)據(jù)寄存器，當(dāng)選中單元后，將數(shù)據(jù)寄存器的數(shù)據(jù)通過數(shù)據(jù)總線送入選中的存儲單元，完成寫入操作。當(dāng)CPU發(fā)出讀/寫命令時，時序電路產(chǎn)生讀/寫操作控制85─T1截止→A為11→T2導(dǎo)通↓0B為0↓←←↑─T2截止為另一種穩(wěn)態(tài)6.2半導(dǎo)體靜態(tài)隨機存儲器(SRAM)6.2.1SRAM的工作原理基本存儲電路如圖示（6管）T1、T2：雙穩(wěn)態(tài)觸發(fā)器T3、T4：負(fù)載管T5、T6：控制門T7、T8：控制管─T1截止→A為11→T2導(dǎo)通↓0B為0↓←←↑─T2截止為861.寫操作11→←↑↑寫1時，I/O＝1，I/O=0，T1截止T2飽和，即寫1寫0時，I/O＝0，I/O=1，T2截止T1飽和，即寫01010Y7和T8導(dǎo)通Y選擇線提供高電平T5和T6導(dǎo)通X選擇線提供高電平1.寫操作11→←↑↑寫1時，I/O＝1，I/O=0，T1截872.保存信息從I/O線讀出A點的電平，I/O線讀出B點的電平，即為讀出信息上述電路使用管子多，所以位容量低，耗電量大不需要動態(tài)刷新，外圍電路簡單使Y選擇線為高電平，T7、T8導(dǎo)通使X選擇線為高電平，T5、T6導(dǎo)通3.讀出操作當(dāng)撤消選擇信號后，T5、T6、T7、T8截止，寫入的信息便保持在基本存儲電路中2.保存信息從I/O線讀出A點的電平，I/O線讀出B點的電平886.2.2SRAM結(jié)構(gòu)6.2.2SRAM結(jié)構(gòu)891．存儲體一個基本存儲電路表示一位二進(jìn)制位存儲電路有規(guī)則的組合，就是存儲體，即存儲陣列

2．外圍電路包括地址譯碼器、I/O電路、片選控制、輸出驅(qū)動電路3．地址譯碼方式（1）單譯碼方式只有行方向的譯碼器（2）雙譯碼方式行譯碼（X譯碼）和列譯碼（Y譯碼）1．存儲體一個基本存儲電路表示一位二進(jìn)制位存儲電路有規(guī)則的90（1）單譯碼方式（1）單譯碼方式91（2）雙譯碼方式此方式大幅度減少選擇線，這樣可減少譯碼器的譯碼輸出，簡化譯碼器的結(jié)構(gòu)

。行列（2）雙譯碼方式此方式大幅度減少選擇線，這樣可減少譯碼器的譯926.2.3SRAM實例I/O1～I(xiàn)/O42114A0～A9WECSVCCGND2114引腳邏輯圖Intel2114是1K×4位的靜態(tài)RAM芯片，18引腳雙列直插式封裝。6.2.3SRAM實例I/O1～I(xiàn)/O4A0～A9WEC936.3半導(dǎo)體動態(tài)隨機存儲器(DRAM)

6.3.1DRAM的工作原理利用柵極電容來存儲信息動態(tài)RAM刷新1．四管動態(tài)基本存儲電路6管電路中靠T1、T2柵極上的電荷來存儲信息，通過T3、T4往T1、T2補充電荷而MOS的柵極絕緣則T3、T4可去掉，即成4管存儲電路6.3半導(dǎo)體動態(tài)隨機存儲器(DRAM)6.3.1D94即為：即為：95↓↓↓↓→↓2．三管動態(tài)基本存儲電路基本存儲電路所用的管子越少，芯片的位密度越高將兩個耦合管變成一個即構(gòu)成3管電路讀寫選擇線分開，讀寫數(shù)據(jù)線分開。（1）寫入操作寫選線=1，使T1導(dǎo)通寫數(shù)據(jù)通過T1送到T2的柵極（2）讀出操作預(yù)充分布電容CD至ED

讀選線=1，T3導(dǎo)通若原存“1”，則T2導(dǎo)通CD通過T3、T2放電，讀得“0”原存“0”，T2截止，CD上電壓不變，讀得“1”↓↓↓↓→↓2．三管動態(tài)基本存儲電路基本存儲電路所用的管子越963．單管動態(tài)基本存儲電路只有1個管子和1個電容存放信息是何？決定于電容中有無電荷（1）寫入操作X、Y選線為高電平I/O線上的信息存到C上（2）讀出操作X、Y線為高電平讀出信息（3）刷新讀出后立即寫入3．單管動態(tài)基本存儲電路只有1個管子和1個電容存放信息是何？97容量：64K×1位（64K）64K=216，所以需16根地址線，1根數(shù)據(jù)線為減少封裝引腳，地址線分為行地址和列地址，分時送入存儲器，所以只有8條地址線。形式：16引腳雙列直插式封裝。A0~A7：8條地址線DIN、DOUT：數(shù)據(jù)輸入輸出線：寫信號：列地址選通信號

：行地址選通信號NC：空引腳2164A0～A7RASVCCGNDCASWEDINDOUT2164引腳邏輯圖NC6.3.2DRAM的實例（2164）容量：64K×1位（64K）A0~A7：8條地址線A0～A798Intel2164的內(nèi)部結(jié)構(gòu)示意圖

Intel2164的內(nèi)部結(jié)構(gòu)示意圖996.4只讀存儲器（ROM）一旦寫入，在掉電時也不會丟失！正常使用時，只能讀出結(jié)構(gòu)簡單，位密度高，非易失性，可靠性高掩膜型ROM

：廠家寫入信息可編程ROM—PROM：用戶一次寫入可擦除可編程ROM—EPROM：用特殊手段擦除，然后可重新多次寫入電可擦除可編程ROM—E2PROM：用電方式進(jìn)行在線擦除6.4只讀存儲器（ROM）一旦寫入，在掉電時也不會丟失1006.4.1掩膜型ROM（ReadOnlyMemory）

TX選線I/O線TX選線I/O線TX選線I/O線X選擇線與I/O線之間有存儲管T則存“0”，無存儲管T則存“1”，或反之。其基本存儲電路可由二極管、晶體管、MOS管構(gòu)成6.4.1掩膜型ROM（ReadOnlyMemo101典型的復(fù)合譯碼的MOS型ROM結(jié)構(gòu)

X譯碼器Y譯碼器Am+1Am+2AnA0A1AmE………………·········典型的復(fù)合譯碼的MOS型ROM結(jié)構(gòu)XY譯碼器A1026.4.2可編程ROM-PROM(ProgrammableROM)TX選線I/O線TX選線I/O線熔絲熔絲出廠時芯片的每個單元均有熔絲連通

用戶寫入信息時，由特殊電路將存放“0”的單元通以大電流使熔絲熔斷，存“1”的單元保持通態(tài)由二極管矩陣組成，或由MOS管或三極管矩陣組成6.4.2可編程ROM-PROM(Programmabl1036.4.3可擦除可編程ROM-EPROM(ErasablePROM)寫入：寫0的單元D、S間加高壓，電荷注入柵極，形成柵極電場，D、S導(dǎo)通。寫1的單元不變。浮空柵場效應(yīng)管代替PROM存儲單元中的熔絲1．基本存儲電路+擦除：紫外線照射，柵極電荷泄放。6.4.3可擦除可編程ROM-EPROM(Erasabl1042．EPROM實例VCCVPP

D7～D0讀方式+5V+5V00輸出編程方式+5V+25V1正脈沖輸入檢驗方式+5V+25V00輸出備用方式+5V+5V－1高阻工作方式：讀方式、編程方式、檢驗方式、備用方式2．EPROM實例VCCVPP

D7～D0讀方式+5V+5V105(1)讀方式

CE、PRG有效VCC=VPP=+5V(1)讀方式CE、PRG有效VCC=VPP=+5V106(2)編程方式

(3)檢驗方式VCC=+5V、VPP=+25V，CE無效地址、數(shù)據(jù)先有效，再使編程脈沖有效總是與編程方式配合使用，在每次寫入1數(shù)據(jù)后，緊接著讀出，進(jìn)行檢查，看寫入的是否正確(2)編程方式(3)檢驗方式VCC=+5V、VPP=107第5章存儲系統(tǒng)6.4.4電可擦除可編程ROM－E2PROM（ElectricallyErasableProgrammableROM）存儲單元是采用兩極浮空柵在第二柵極與漏極之間電壓VG的作用下使電荷流向第一柵極，起編程作用反向加VG使電荷從浮空柵極上泄漏，起擦除作用四種工作方式：讀方式、寫方式、字節(jié)擦除方式、整體擦除方式第5章存儲系統(tǒng)6.4.4電可擦除可編程ROM－E2PR108E2PROM芯片Intel2815各種工作方式下的信號電平

VCCVPPD7-D0讀方式+5V+5V00輸出寫方式+5V+21V11輸入字節(jié)擦除方式+5V+21V01高阻整體擦除方式+5V+21V0+9～15V高阻E2PROM芯片Intel2815各種工作方式下的信號電平1096.4.5閃速存儲器（FlashMemory）屬于E2PROM類型

，能長期保存存儲信息可快速進(jìn)行電擦除結(jié)構(gòu)簡單高密度、成本低、體積小可擦寫幾十萬次比DRAM速度較慢是一種理想的文件存儲介質(zhì)閃速存儲器的特點

6.4.5閃速存儲器（FlashMemory）屬于E2110

（1）CPU的總線負(fù)載能力在小型系統(tǒng)中，CPU可以直接與存儲器連接，而較大系統(tǒng)中，就要考慮CPU能否帶得動，必要時要加上總線驅(qū)動器或緩沖器。

（2）CPU的時序和存儲器存儲時序之間的配合CPU時序固定，用來作為選擇存儲器的依據(jù)，如果存儲器速度慢，需要通過電路實現(xiàn)加入等待周期，以便進(jìn)行可靠的讀寫。

6.5存儲器與CPU的連接6.5.1存儲器與CPU連接要考慮的問題（1）CPU的總線負(fù)載能力在小型系統(tǒng)中，CPU可以直接與存111

（3）存儲器地址分配和片選控制確定所構(gòu)成的存儲器占整個存儲空間的哪一部分，如何分配RAM區(qū)和ROM區(qū)，系統(tǒng)區(qū)、用戶區(qū)、數(shù)據(jù)區(qū)、程序區(qū)等。存儲器單片容量有限，要用多片才能組成一個存儲器，需解決如何產(chǎn)生片選信號的問題。（4）控制信號的連接（3）存儲器地址分配和片選控制確定所構(gòu)成的存儲器占整個存儲112用多個存儲芯片構(gòu)成大容量存儲器，要分成若干組，每組有多個芯片。具體考慮方法如下：設(shè)用k×j位的存儲芯片，構(gòu)成m×n位的存儲器分組數(shù)=m/k（每組的地址相同）每組芯片數(shù)=n/j需用總芯片數(shù)=組數(shù)×每組片數(shù)。6.5.2SRAM與CPU的連接用多個存儲芯片構(gòu)成大容量存儲器，要分成若干組，每組有多個芯片113【例1】用2K×4位的存儲芯片，構(gòu)成16K×8位的存儲器分組數(shù)=16K/2K=8組，每組芯片數(shù)=8/4=2片需總芯片數(shù)=8×2=16片【例2】用16K×1位的存儲芯片，構(gòu)成64K×8位的存儲器分組數(shù)=64K/16K=4組，每組芯片數(shù)=8/1=8片需總芯片數(shù)=4×8=32片【例1】用2K×4位的存儲芯片，構(gòu)成16K×8位的存儲器分組1141.用1K×1位的靜態(tài)RAM芯片組成4K×8位的RAM因4K/1K=4，8位/1位=8，所以可以分為4組，每組8片，共需4×8＝32片1K=210，所以片內(nèi)地址線為10條，即A0~A9因分為4=22組，所以需2條地址線（A10、A11）作片選地址線，來產(chǎn)生4條片選信號所以共用A0~A11這12條地址線1.用1K×1位的靜態(tài)RAM芯片組成4K×8位的RAM因4115用1K×1位的存儲芯片組成4K×8的RAM用1K×1位的存儲芯片組成4K×8的RAM1162.用2114（1K×4位）構(gòu)成4K×8位的RAM因4K/1K=4，8位/4位=2，所以可以分為4組，每組2片，共需4×2＝8片1K=210，所以片內(nèi)地址線為10條，即A0~A9因分為4=22組，所以需2條地址線（A10、A11）作片選地址線，來產(chǎn)生4條片選信號所以共用A0~A11這12條地址線2.用2114（1K×4位）構(gòu)成4K×8位的RAM因4K117用2114（1K×4位）的存儲芯片組成4K×8的RAM

A11

A10

M/IO

A9-0

CPU

WR

D7-0

CS

WE

D7-4

CS

WE

D3-0

CS

WE

D7-4

CS

WE

D3-0

CS

WE

D7-4

CS

WE

D3-0

CS

WE

D7-4

CS

WE

D3-0

譯

碼

用2114（1K×4位）的存儲芯片組成4K×8的RAMA1118即：A11A10A9A8……………...........A0組別地址0000000000010000H00111111111～03FFH0100000000020400H01111111111～07FFH1000000000030800H10111111111～0BFFH1100000000040C00H11111111111～0FFFH各組低位地址相同，高位地址譯碼選擇某組芯片多組芯片構(gòu)成存儲器，各組分別由不同的地址譯碼信號進(jìn)行選擇，所以各組所占的地址空間不同1．地址空間分配可見每組高位地址不變第一組第二組第三組第四組低位地址從全0變?yōu)槿?6.5.3地址空間分配與片選譯碼即：A11A10A9A8……………..119控制端：G1=1G2A=0、G2B＝011621531441351261171089ABCG2AG2BG1Y7GNDVCCY0Y1Y2Y3Y4Y5Y674LS138引腳圖輸入端：C、B、A輸出端：Y0～Y7如3-8譯碼器74LS1382．地址譯碼低位地址線連接到片內(nèi)地址線高位地址線通過譯碼電路產(chǎn)生片選信號譯碼電路可選用門電路構(gòu)成，也可用譯碼器

控制端：G1=1116AVCC74L120

G1G2AG2BCBA譯碼器輸出有效100000Y0100001Y1100010Y2100011Y3100100Y4100101Y5100110Y6100111Y7非上述情況×××輸出全為1，無效74LS138譯碼器的真值表G1G2AG2BCBA譯碼器輸出有效1213.譯碼方式

有全譯碼方式和部分譯碼方式（1）全譯碼方式除接到片內(nèi)的低位地址線外，其余所有的高位地址線都參加譯碼，產(chǎn)生片選信號。譯碼電路復(fù)雜

譯碼輸出唯一

,每一單元地址唯一確定。（2）部分譯碼方式除了片內(nèi)地址線外，需要幾條片選信號就譯碼產(chǎn)生幾條，剩下的地址線不參加譯碼

，可任意取值不影響選擇某個單元。存儲單元地址不唯一，一個物理單元對應(yīng)多個地址值，稱為地址重疊。

3.譯碼方式有全譯碼方式和部分譯碼方式（1）122例：用4K×4位RAM組成12K×8位存儲系統(tǒng)，采用全譯碼方式因12K/4K=3，8位/4位=2，所以可以分為3組，每組2片，共需3×2＝6片4K=212，所以片內(nèi)地址線為12條，即A0~A11因采用全譯碼方式，除片內(nèi)尋址需要12根地址線外，20根地址線中的另外8根地址線進(jìn)行全譯碼形成3條片選信號。例：用4K×4位RAM組成12K×8位存儲系統(tǒng)，因12K/4123第6章-存儲系統(tǒng)課件124

12條地址線A11～A0，尋址片內(nèi)4K單元。A19～A12通過74LS138譯碼器進(jìn)行片選譯碼，譯碼輸出的分別作為三組芯片的片選信號。只有當(dāng)A19～A15為高電平時才能使74LS138譯碼器有效，通過A14、A13、A12來控制譯碼器的輸出。地址空間分配如下：A19A18A17A16A15A14A13A12A11A10…A0第一組1111100000…0F8000H11…1F8FFFH第二組1111100100…0F9000H11…1F9FFFH第三組1