第2章集成邏輯門

第2章組合邏輯器件與電路1324集成邏輯門基于SSI組合邏輯電路的分析與設(shè)計基于MSI組合邏輯電路的分析與設(shè)計組合邏輯電路的競爭與險象2.1集成邏輯門

集成邏輯門是數(shù)字電路中最基本的邏輯部件。根據(jù)所使用的開關(guān)元件的不同，集成邏輯門可分以下兩大類：

單極型邏輯門：主要有CMOS（互補MOS）邏輯門

雙極型邏輯門：主要有TTL（晶體管—晶體管）邏輯門和ECL（射極耦合）邏輯門。2.1集成門電路

2.1.1TTL門電路

1、普通的TTL門電路TTL門電路由雙極型三極管構(gòu)成,它的特點是速度快、抗靜電能力強、集成度低、功耗大,目前廣泛應(yīng)用于中、小規(guī)模集成電路中。TTL門電路有74（商用）和54（軍用）兩大系列,每個系列中又有若干子系列,例如，74系列包含如下基本子系列：T5Y

R3R5AB

CR4R2R1T3T4T2+5VT1(1)輸入全為高電平“1”(3.6V)時2.工作原理4.3VT2、T5飽和導(dǎo)通鉗位2.1VE結(jié)反偏截止“0”(0.3V)負載電流（灌電流）輸入全高“1”,輸出為低“0”1VT1R1+UccT4T5YR3R5AB

CR4R2R1T3T4T2+5VT12.工作原理1VT2、T5截止負載電流（拉電流）(2)輸入端有任一低電平“0”(0.3V)(0.3V)“1”“0”輸入有低“0”輸出為高“1”流過E結(jié)的電流為正向電流5VVY5-0.7-0.7

=3.6V74系列包含如下基本子系列：74:標(biāo)準(zhǔn)TTL(StandardTTL)。74H:高速TTL(HighspeedTTL)。74S:肖特基TTL(SchottkyTTL)。74AS:先進肖特基TTL(AdvancedSchottkyTTL)。74LS:低功耗肖特基TTL(LowpowerSchottkyTTL)。74ALS:先進低功耗肖特基TTL(AdvancedLowpowerSchottkyTTL)。注意：不同子系列之間的差別主要在于功耗、抗干擾容限和傳輸延遲等。

54系列和74系列具有相同的子系列,兩個系列的參數(shù)基本相同,主要在電源電壓范圍和工作環(huán)境溫度范圍上有所不同,54系列適應(yīng)的范圍更大些,如表2―1所示。不同子系列在速度、功耗等參數(shù)上有所不同。TTL門電路采用5V電源供電。

表2―154系列與74系列的比較

系列電源電壓/V環(huán)境溫度/℃544.5～5.5-55～+125744.75～5.250～702、集電極開路門和三態(tài)門

1)集電極開路門(OC門)

普通的TTL邏輯門不允許將多個輸出端直接連在一起。如果將普通邏輯門的輸出端直接連在一起，輕則使輸出電平抬高，成為一種既不是低電平又不是高電平的一種不合格的電平，重則燒壞門電路。因此，普通TTL門電路不能滿足特殊情況下的使用要求。將一般的TTL邏輯門進行適當(dāng)?shù)母脑?，就可以滿足特殊的需要。

集電極開路門簡稱OC門，使用時必須必須通過外部上拉電阻RL接至電源EC。EC可以是不同于UCC的另一個電源。OC門的邏輯符號如圖所示：

OC門邏輯符號(a)國標(biāo)符號；(b)慣用符號

國標(biāo)符號中的表示邏輯門是集電極開路輸出。OC門之所以允許輸出端直接連在一起，是因為RL的阻值可以根據(jù)需要來選取。只要該阻值選擇得當(dāng)，就可保證OC門的正常工作。

【例2-1】用OC門實現(xiàn)邏輯函數(shù)。解：,實現(xiàn)電路如圖所示。顯然，只有當(dāng)兩個OC門輸出都為1時，F(xiàn)才為1。因此，多個OC門輸出端連接在一起實現(xiàn)的是“邏輯與”功能。在數(shù)字電路中，這種將多個邏輯門輸出端直接連在一起實現(xiàn)“邏輯與”功能的方法稱為“線與(WiredAND)”。OC門除了可以“線與”連接外，還可以用來驅(qū)動感性負載或?qū)崿F(xiàn)電平轉(zhuǎn)換。

2)三態(tài)門

三態(tài)門也稱TS門(ThreeStateGate)，是在TTL邏輯門的基礎(chǔ)上增加一個使能端EN而得到的。當(dāng)EN=0時，TTL與非門不受影響，仍然實現(xiàn)與非門功能；當(dāng)EN=1時，TTL與非門的輸出處于高阻狀態(tài)。因此，三態(tài)門除了具有普通邏輯門的高電平（邏輯1）和低電平（邏輯0）兩種狀態(tài)之外，還有第三種狀態(tài)——高阻抗?fàn)顟B(tài)，也稱開路狀態(tài)或Z狀態(tài)。三態(tài)門的邏輯符號和真值表分別如圖2-6和表2-1所示。圖2-6三態(tài)門的符號(a)國標(biāo)符號；(b)慣用符號國標(biāo)符號中的倒三角形“▽”表示邏輯門是三態(tài)輸出，EN為“使能”限定符，輸入端的小圓圈表示低電平有效(有的三態(tài)門也可能沒有小圓圈，說明EN是高電平有效)。表2-1三態(tài)門的真值表ENABF1Φφ高阻0001001101010110

注意：多個三態(tài)門的輸出端可以直接相連連在一起的三態(tài)門必須分時工作，即任何時候至多只能有1個三態(tài)門處于工作狀態(tài)，不允許多個三態(tài)門同時工作。需要對各個三態(tài)門的使能端EN進行適當(dāng)控制，保證三態(tài)門分時工作。三態(tài)門的應(yīng)用：雙向數(shù)據(jù)總線按照圖2-7來構(gòu)成。當(dāng)控制端E=0時，下端三態(tài)門工作，上端三態(tài)門處于高阻狀態(tài)，D2線上的數(shù)據(jù)反相后傳至D1線上；當(dāng)控制端E=1時，上端三態(tài)門工作，下端三態(tài)門處于高阻狀態(tài)，D1線上的數(shù)據(jù)反相后傳至D2線上，從而實現(xiàn)了數(shù)據(jù)的雙向傳輸。

圖2-7雙向數(shù)據(jù)總線【例2-2】寫出圖2-8中電路的輸出函數(shù)表達式，畫出對應(yīng)于圖2-9所示輸入波形的輸出波形。圖2-8例2-2電路

解由圖2-8可見，當(dāng)E=0時，上端三態(tài)門工作，下端三態(tài)門處于高阻狀態(tài)，；當(dāng)E=1時，下端三態(tài)門工作，上端三態(tài)門處于高阻狀態(tài)，。由此可得F的綜合表達式為：，F(xiàn)對應(yīng)的輸出波形如圖2-9所示。圖2-9圖2-8中電路的波形ABEF

3．ECL邏輯門ECL邏輯門是一種采用非飽和型電子開關(guān)構(gòu)成的雙極型門電路，作開關(guān)用的三極管只工作在截止和放大狀態(tài)，不進入飽和狀態(tài)。ECL邏輯門具有以下特點（5個）：①電路的基本形式為“或/或非門”，有“或/或非”兩個互補輸出端。②使用-5.2V負電源，輸出高電平為-0.8V，輸出低電平為-1.6V，抗干擾能力弱。

③將多個ECL邏輯門的“或”輸出端直接相連，可實現(xiàn)“線與”功能；將多個ECL邏輯門的“或非”輸出端直接相連，可實現(xiàn)“線或”功能。④在各類邏輯門中，工作速度最高，帶負載能力較強，功耗也最大。⑤與TTL等邏輯門混用時，需要專門的邏輯電平轉(zhuǎn)換電路，因此很少混用。

2.1.2CMOS門電路

CMOS門電路由場效應(yīng)管構(gòu)成,它的特點是集成度高、功耗低、速度慢、抗靜電能力差。雖然TTL門電路由于速度快和更多類型選擇而流行多年,但CMOS門電路具有功耗低、集成度高的優(yōu)點,而且其速度已經(jīng)獲得了很大的提高,目前已可與TTL門電路相媲美。因此，CMOS門電路獲得了廣泛的應(yīng)用,特別是在大規(guī)模集成電路和微處理器中目前已經(jīng)占據(jù)支配地位。CMOS門電路的分類：從供電電源區(qū)分,CMOS門電路有5VCMOS門電路和3.3VCMOS門電路兩種。3.3VCMOS門電路是最近發(fā)展起來的,它的功耗比5VCMOS門電路低得多。CMOS門電路同TTL門電路一樣,CMOS門電路也有74和54兩大系列。

74系列5VCMOS門電路的基本子系列如下：74HC和74HCT:高速CMOS(HighspeedCMOS),T表示和TTL直接兼容。74AC和74ACT:先進CMOS(AdvancedCMOS)。74AHC和74AHCT:先進高速CMOS(AdvancedHighspeedCMOS)。74系列3.3VCMOS門電路的基本子系列如下：74LVC:低壓CMOS(LowvoltageCMOS)。74ALVC:先進低壓CMOS(AdvancedLowvoltageCMOS)。使用CMOS集成電路的注意事項：①采用金屬屏蔽盒儲存或金屬紙包裝，防止外來感應(yīng)電壓擊穿器件。工作臺面不宜用絕緣良好的材料，如塑料、橡皮等，防止積累靜電擊穿器件。不用的輸入端或者多余的門都不能懸空，應(yīng)根據(jù)不同的邏輯功能，分別與VDD（高電位）或VSS（低電位）相連，或者與有用的輸入端并在一起。輸出級所接電容負載不能大于500pF，否則，輸出級功率過大會損壞電路。使用CMOS集成電路的注意事項：

④焊接時，應(yīng)采用20W或25W內(nèi)熱式電烙鐵，烙鐵要接地良好，烙鐵功率不能過大。⑤調(diào)試時，所用儀器儀表、電路箱、板都應(yīng)良好接地。若CMOS電路和信號源使用不同電源，則加電時應(yīng)先開CMOS電路電源再開信號源，關(guān)斷時應(yīng)先關(guān)信號源再關(guān)CMOS電路電源。⑥嚴禁帶電插、拔器件或拆裝電路板，以免瞬態(tài)電壓損壞CMOS器件。⑦一般在CMOS門電路與TTL邏輯電路混用時，要注意邏輯電平的匹配。

2.1.3數(shù)字集成電路的品種類型

每個系列的數(shù)字集成電路都有很多不同的品種類型,用不同的代碼表示,例如:

00:4路2輸入與非門02:4路2輸入或非門08:4路2輸入與門10:3路3輸入與非門20:雙路4輸入與非門27:3路3輸入或非門32:4路2輸入或門86:4路2輸入異或門

具有相同品種類型代碼的邏輯電路,不管屬于哪個系列,它們的邏輯功能相同,引腳也兼容。例如,7400,74LS00,74ALS00,74HC00,74AHC00都是引腳兼容的4路2輸入與非門封裝,引腳排列和邏輯圖如圖2―1所示。

2.1.4數(shù)字集成電路的性能參數(shù)

數(shù)字集成電路的性能參數(shù)主要包括：直流電源電壓輸入/輸出邏輯電平扇出系數(shù)傳輸延時——速度功耗1)直流電源電壓UCC

一般TTL電路的直流電源電壓為5V,最低4.5V,最高5.5V。CMOS電路的直流電源電壓有5V和3.3V兩種。CMOS電路的一個優(yōu)點是電源電壓的變化范圍比TTL電路大,如5VCMOS電路當(dāng)其電源電壓在2～6V范圍內(nèi)時能正常工作,3.3VCMOS電路當(dāng)其電源電壓在2～3.6V范圍內(nèi)時能正常工作。2)輸入/輸出邏輯電平

數(shù)字集成電路有如下四個不同的輸入/輸出邏輯電平參數(shù):低電平輸入電壓UIL:能被輸入端確認為低電平的電壓范圍。高電平輸入電壓UIH:能被輸入端確認為高電平的電壓范圍。低電平輸出電壓UOL:正常工作時低電平輸出的電壓范圍。高電平輸出電壓UOH:正常工作時高電平輸出的電壓范圍。圖2―2標(biāo)準(zhǔn)TTL電路的輸入/輸出邏輯電平圖2―3CMOS電路的輸入/輸出邏輯電平(a)5VCMOS電路;(b)3.3VCMOS電路

圖2―2中，當(dāng)輸入電平在UIL(max)和UIH(min)之間時,即Uin=0.8～2v之間時，邏輯電路可能把它當(dāng)作0,也可能把它當(dāng)作1。當(dāng)邏輯電路因所接負載過多等原因不能正常工作時,高電平輸出可能低于UOH(min),低電平輸出可能高于UOL(max)。3)扇出系數(shù)

扇出系數(shù)指在正常工作范圍內(nèi),一個門電路的輸出端能夠連接同一系列門電路輸入端的最大數(shù)目。

扇出系數(shù)越大,門電路的帶負載能力就越強。一般來說,CMOS電路的扇出系數(shù)比較高。計算公式為：其中,IOH為高電平輸出電流;IIH為高電平輸入電流;IOL為低電平輸出電流;IIL為低電平輸入電流。扇出系數(shù)=

例如,從74LS00與非門的參數(shù)表中可以查到,IOH=0.4mA,IIH=20μA,IOL=8mA,IIL=0.4mA,因此:扇出系數(shù)=

這說明一個74LS00與非門的輸出端能夠連接74LS系列門電路（不一定是與非門）最多20個的輸入端,如圖2―4所示。圖2―474LS系列門電路的扇出系數(shù)和帶負載能力(a)低電平輸出時;(b)高電平輸出時4)傳輸延時tP

傳輸延時tP指輸入變化引起輸出變化所需的時間,它是衡量邏輯電路工作速度的重要指標(biāo)。傳輸延時越短,工作速度越快,工作頻率越高。5)功耗PD

邏輯電路的功耗PD定義為直流電源電壓和電源平均電流的乘積。

CMOS電路的功耗較低,而且與工作頻率有關(guān)(頻率越高功耗越大)；TTL電路的功耗較高,基本與工作頻率無關(guān)。

2.1.5數(shù)字集成電路的使用1)類型選擇復(fù)雜數(shù)字系統(tǒng)設(shè)計時,需大量的門電路。應(yīng)根據(jù)性能要求選擇合適的門電路,以使系統(tǒng)達到經(jīng)濟、穩(wěn)定、可靠且性能優(yōu)良。例如：在優(yōu)先考慮功耗,對速度要求不高的情況下,可選用CMOS電路；當(dāng)要求很高速度時,可選用ECL電路；無特殊要求時,可選用TTL電路（TTL電路速度較高、功耗適中、使用普遍）。

常用的TTL、ECL、CMOS電路的主要性能參數(shù)比較TTLECLCMOS功耗中大小傳輸延時中小大抗干擾能力中弱強系列

參數(shù)集成電路發(fā)展歷史“集成電路”(IC)是相對“分立原件”而言的，是所有以半導(dǎo)體工藝將電路集成到一塊芯片的器件總稱。半導(dǎo)體制造工藝的發(fā)展帶動了集成電路的更新?lián)Q代。VLSI時代存儲器件制造工藝帶動了整個微處理器的