實(shí)驗(yàn)一組合邏輯電路分析與測試_第1頁
實(shí)驗(yàn)一組合邏輯電路分析與測試_第2頁
實(shí)驗(yàn)一組合邏輯電路分析與測試_第3頁
實(shí)驗(yàn)一組合邏輯電路分析與測試_第4頁
實(shí)驗(yàn)一組合邏輯電路分析與測試_第5頁
已閱讀5頁，還剩7頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

一、實(shí)驗(yàn)?zāi)康?、掌握組合邏輯電路的分析方法與測試方法。2、驗(yàn)證半加器、全加器電路和三路表決器的邏輯功能。二、實(shí)驗(yàn)儀器和設(shè)備數(shù)字電子實(shí)驗(yàn)箱；CC4011與非門；CC4030異或門；74LS20組合邏輯電路的測試二、實(shí)驗(yàn)儀器和設(shè)備芯片4011邏輯電平輸出及顯示數(shù)字電路實(shí)驗(yàn)箱直流穩(wěn)壓電源芯片4030二、實(shí)驗(yàn)儀器和設(shè)備芯片74LS20組合邏輯電路的分析方法：數(shù)字電路按邏輯功能和電路結(jié)構(gòu)的不同特點(diǎn)，可分為組合邏輯電路和時序邏輯電路兩大類。由于組合邏輯電路是用常用的基本門電路來組合成具有其它邏輯功能的門電路。組合邏輯電路的分析方法是根據(jù)所給的邏輯電路，寫出其輸入與輸出之間的邏輯函數(shù)表達(dá)式或真值表，從而確定該電路的邏輯功能。三、實(shí)驗(yàn)原理芯片功能介紹：CC4011：四二輸入與非門2.CC4030異或門芯片功能介紹：74LS20管腳圖1、用與非門實(shí)現(xiàn)異或門的邏輯功能返回不要忘記7和14管腳四、實(shí)驗(yàn)內(nèi)容與步驟2.半加器電路的分析與測試分析下圖半加器電路的功能，按圖接好電路，進(jìn)行測試，把得到結(jié)果填入表中，并總結(jié)電路的功能ABSC00011011四、實(shí)驗(yàn)內(nèi)容與步驟3.全加器電路的分析與測試分析下圖全加器電路的功能，并按圖接好電路，進(jìn)行測試，把得到結(jié)果填入表中，并總結(jié)電路的功能AiBiCi-1SiCi0000010100111001011101114、用與非門實(shí)現(xiàn)“三路表決器”的設(shè)計五、注意事項(xiàng)1.接插集成塊時，必須關(guān)閉電源，要認(rèn)清定位標(biāo)記，不得插反。2.檢查電路連線。3.電源不能短接。4.TTL器件：電源使用范圍5V±10％。CMOS電路：電源電壓范圍是3~18V。5.閑置輸入端處理方法懸空直接接電源

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論