計算機組成原理-完整試題庫(試題篇-答案篇)

〔11分〕設機器字長32位，定點表示，尾數(shù)31位，數(shù)符1位，問：定點原碼整數(shù)表示時，最大正數(shù)是多少？最大負數(shù)是多少？定點原碼小數(shù)表示時，最大正數(shù)是多少？最大負數(shù)是多少？〔11分〕設存儲器容量為32字，字長64位，模塊數(shù)m=4，分別用順序方式和交叉方式進行組織。存儲周期T=200ns,數(shù)據(jù)總線寬度為64位，總線周期τ=50ns.問順序存儲器和交叉存儲器的帶寬各是多少？〔11分〕指令格式如下所示，OP為操作碼字段，試分析指令格式特點。312622181716150OP————源存放器變址存放器偏移量OP————源存放器變址存放器偏移量〔11分〕某機采用微程序控制方式，其存儲器容量為512×48〔位〕，微程序在整個控制存儲器中實現(xiàn)轉(zhuǎn)移，可控制微程序的條件共4個，微指令采用水平型格式，后繼微指令地址采用斷定方式，如下圖：微命令字段判別測試字段下地址字段微命令字段判別測試字段下地址字段←操作控制→←——————順序控制————————→微指令中的三個字段分別應多少位？畫出對應這種微指令格式的微程序控制器邏輯框圖。5．〔11分〕畫出PCI總線結(jié)構圖，說明三種橋的功能。6．〔11分〕某機用于生產(chǎn)過程中的溫度數(shù)據(jù)采集，每個采集器含有8位數(shù)據(jù)緩沖存放器一個，比擬器一個，能與給定范圍比擬，可發(fā)出“溫度過低〞或“溫度過高〞的信號，如圖B1.1所示。主機采用外設單獨編址，四個采集器公用一個設備碼，共用一個接口，允許采用兩種方式訪問：定期巡回檢測方式，主機可編程指定訪問該設備中的某一采集器。中斷方式，當采集溫度比給定范圍過底或過高時能提出隨機中斷請求，主機應能判別是哪一個采集器請求，是溫度過低或過高。請擬定該接口中有哪些主要部件〔不要求畫出完整的連線圖〕，并概略說明在兩種方式下的工作原理。圖B1.111分〕求證：[X·Y]補=[X]補?〔-Y0+Yi?2-i〕〔11分〕某計算機字長16位，主存容量為64K字，采用單字長單地址指令，共有64條指令，試采用四種尋址方式〔立即、直接、基值、相對〕設計指令格式。〔11分〕如圖B2.1表示使用快表〔頁表〕的虛實地址轉(zhuǎn)換條件，快表存放在相聯(lián)存貯器中，其中容量為8個存貯單元。問：當CPU按虛擬地址1去訪問主存時，主存的實地址碼是多少？當CPU按虛擬地址2去訪問主存時，主存的實地址碼是多少？當CPU按虛擬地址3去訪問主存時，主存的實地址碼是多少？圖B2.110.11分〕假設某計算機的運算器框圖如圖B2.2所示，其中ALU為16位的加法器〔高電平工作〕，SA、SB為16位鎖存器，4個通用存放器由D觸發(fā)器組成，O端輸出，圖B2.2其讀寫控制如下表所示：讀控制R0RA0RA1選擇111100011x0101xR0R1R2R3不讀出寫控制WWA0WA1選擇111100011x0101xR0R1R2R3不寫入要求：〔1〕設計微指令格式?！?〕畫出ADD，SUB兩條微指令程序流程圖。11.〔11分〕畫出單機系統(tǒng)中采用的三種總線結(jié)構?！?1分〕試推導磁盤存貯器讀寫一塊信息所需總時間的公式?！?1分〕x=-0.01111，y=+0.11001，求[x]補，[-x]補，[y]補，[-y]補，x+y=？，x–y=？〔11分〕假設機器字長16位，主存容量為128K字節(jié)，指令字長度為16位或32位，共有128條指令，設計計算機指令格式，要求有直接、立即數(shù)、相對、基值、間接、變址六種尋址方式?！?1分〕某機字長32位，常規(guī)設計的存儲空間≤32M，假設將存儲空間擴至256M，請?zhí)岢鲆环N可能方案。(11分)圖B3.1所示的處理機邏輯框圖中，有兩條獨立的總線和兩個獨立的存貯器。指令存貯器IM最大容量為16384字〔字長18位〕，數(shù)據(jù)存貯器DM最大容量是65536字〔字長16位〕。各存放器均有“打入〞〔Rin〕和“送出〞〔Rout〕控制命令，但圖中未標出。圖B3.1設處理機格式為：171090OPX加法指令可寫為“ADDX〔R1〕〞。其功能是〔AC0〕+〔〔Ri〕+X〕→AC1，其中〔〔Ri〕+X〕局部通過尋址方式指向數(shù)據(jù)存貯器，現(xiàn)取Ri為R1。試畫出ADD指令從取指令開始到執(zhí)行結(jié)束的操作序列圖，寫明根本操作步驟和相應的微操作控制信號。17．〔11分〕總線的一次信息傳送過程大致分哪幾個階段？假設采用同步定時協(xié)議，請畫出讀數(shù)據(jù)的時序圖來說明。18．〔11分〕圖B3.2是從實時角度觀察到的中斷嵌套。試問，這個中斷系統(tǒng)可以實行幾重中斷？并分析圖B3.2的中斷過程。圖B3.219．〔11分〕設[x]補=x0.x1x2…xn。求證：x=-x0+xi2-i20．〔11分〕指令格式如下所示，其中OP為操作碼，試分析指令格式特點。1812109540OP———源存放器目標存放器21．〔11分〕以知cache命中率H=0.98，主存比cache慢四倍，以知主存存取周期為200ns，求cache/主存的效率和平均訪問時間。22．〔11分〕某計算機有8條微指令I1—I8，每條微指令所包含的微命令控制信號見下表，a—j分別對應10種不同性質(zhì)的微命令信號。假設一條微指令的控制字段僅限8位，請安排微指令的控制字段格式。23．〔11分〕〔1〕某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHZ，求總線帶寬是多少？〔2〕如果一個總線中并行傳送64位數(shù)據(jù)，總線頻率升為66MHZ，求總線帶寬是多少？24．〔11分〕磁盤、磁帶、打印機三個設備同時工作。磁盤以20μs的間隔發(fā)DMA請求，磁帶以30μs的間隔發(fā)DMA請求，打印機以120μs的間隔發(fā)DMA請求，假設DMA控制器每完成一次DMA傳輸所需時間為2μs，畫出多路DMA控制器工作時空圖。25〔11分〕CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為3800次，主存完成存取的次數(shù)為200次，cache存取周期為50ns,主存為250ns,求cache/主存系統(tǒng)的效率和平均訪問時間。26〔11分〕某加法器進位鏈小組信號為C4C3C2C1，低位來的信號為C0，請分別按下述兩種方式寫出C4C3C2C1的邏輯表達式?！?〕串行進位方式〔2〕并行進位方式27.〔11分〕圖B5.1所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路，后者可在A組跨接端和B組跨接端之間分別進行接線。74LS139是2：4譯碼器，使能端G接地表示譯碼器處于正常譯碼狀態(tài)。要求：完成A組跨接端與B組跨接端內(nèi)部的正確連接，以便使地址譯碼電路按圖的要求正確尋址。圖B5.128〔11分〕運算器結(jié)構如圖B5.2所示，R1，R2，R3是三個存放器，A和B是兩個三選一的多路開關，通路的選擇由AS0,AS1和BS0，BS1端控制，例如BS0BS1=11時，選擇R3，BS0BS1=01時，選擇R1……，ALU是算術/邏輯單元。S1S2為它的兩個操作控制端。其功能如下：圖B5.2S1S2=00時，ALU輸出=AS1S2=01時，ALU輸出=A+B S1S2=10時，ALU輸出=A–BS1S2=11時，ALU輸出=A⊕B請設計控制運算器通路的微指令格式。29.〔11分〕集中式仲裁有幾種方式？畫出獨立請求方式的邏輯圖，說明其工作原理。30.〔11分〕單級中斷中，采用串行排隊鏈法來實現(xiàn)具有公共請求線的中斷優(yōu)先級識別，請畫出中斷向量為001010，001011，001000三個設備的判優(yōu)識別邏輯圖。31〔11分〕設有兩個浮點數(shù)N1=2j1×S1,N2=2j2×S2,其中階碼2位，階符1位，尾數(shù)四位，數(shù)符一位。設：j1=(-10)2,S1=(+0.1001)2j2=(+10)2,S2=(+0.1011)2求：N1×N2，寫出運算步驟及結(jié)果，積的尾數(shù)占4位，要規(guī)格化結(jié)果，用原碼陣列乘法器求尾數(shù)之積。32〔11分〕某8位機的主存采用半導體存貯器，地址碼為18位，假設使用4K×4位RAM芯片組成該機所允許的最大主存空間，并選用模塊條的形式，問：假設每個摸條為32K×8位，共需幾個模塊條？每個模塊內(nèi)共有多少片RAM芯片？主存共需多少RAM芯片？CPU如何選擇各模塊條？33〔11分〕圖B6.1是某SRAM的寫入時序，其中R/W是讀、寫命令控制線，當R/W線為低電平時，存貯器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存貯器。請指出圖中時序的錯誤，并畫出正確的寫入時序。圖B6.134〔11分〕某計算機有如下部件：ALU，移位器，主存M，主存數(shù)據(jù)存放器MDR，主存地址存放器MAR，指令存放器IR，通用存放器R0——R3，暫存器C和D。請將各邏輯部件組成一個數(shù)據(jù)通路，并標明數(shù)據(jù)流向。畫出“ADDR1，〔R2〕+〞指令的指令周期流程圖，指令功能是〔R1〕+〔〔R2〕〕→R1。移位器MBRR0IR移位器MBRR0IRR1R1PCMMR2CR2CMARR3MARR3D圖B6.235〔11分〕集中式仲裁有幾種方式？畫出計數(shù)器定時查詢方式的邏輯結(jié)構圖，說明其工作原理。36〔11分〕刷存的主要性能指標是它的帶寬。實際工作時顯示適配器的幾個功能局部要爭用刷存的帶寬。假定總帶寬的50%用于刷新屏幕，保存50%帶寬用于其他非刷新功能。假設顯示工作方式采用分辨率為1024×768，顏色深度為3B，幀頻〔刷新速率〕為72HZ，計算總帶寬。為到達這樣高的刷存帶寬，應采取何種技術措施？37．(11分)求證：-[y]補=+[-y]補38．〔11分〕什么是閃速存儲器？它有那些特點？39．〔11分〕指令格式如下所示，OP為操作碼字段，試分析指令格式的特點。15107430OP源存放器基值存放器位移量〔16位〕OP源存放器基值存放器位移量〔16位〕40．〔11分〕某機運算器框圖如圖B7.1所示，其中ALU由通用函數(shù)發(fā)生器組成，M1—M3為多路開關，采用微程序控制，假設用微指令對該運算器要求的所有控制信號進行微指令編碼的格式設計，列出各控制字段的編碼表。圖B7.141．〔11分〕PCI總線周期類型可指定多少種總線命令？實際給出多少種？請說明存儲器讀/寫總線周期的功能。42．〔11分〕試分析圖B7.2所示寫電流波形屬于何種記錄方式。圖B7.2(11分)設[x]補=x0.x1x2…xn。求證：[x]補=2x0+x，其中x0=(11分)某機字長16位，使用四片74181組成算術/邏輯運算單元，設最低位序號標注為第0位，〔1〕寫出第5位的進位信號C6的邏輯表達式。〔2〕估算產(chǎn)生C6所需的最長時間?！?〕估算最長求和時間。45.〔11分〕如圖B8.1表示用快表〔頁表〕的虛實地址轉(zhuǎn)換條件，快表放在相聯(lián)存貯器中，其容量為8個存貯單元，問：〔1〕當CPU按虛地址1去訪問主存時主存的實地址碼是多少？〔2〕當CPU按虛地址2去訪問主存時主存的實地址碼是多少？〔3〕當CPU按虛地址3去訪問主存時主存的實地址碼是多少？圖B8.146.〔11分〕圖B8.2給出了微程序控制的局部微指令序列，圖中每一框代表一條微指令。分支點a由指令存放器IR5，IR6兩位決定，分支點b由條件碼標志c決定?，F(xiàn)采用斷定方式實現(xiàn)微程序的程序控制，微地址存放器長度為8位，要求：設計實現(xiàn)該微指令序列的微指令字順序控制字段的格式。畫出微地址轉(zhuǎn)移邏輯圖。圖B8.247.〔11分〕某磁盤存貯器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個記錄面，每毫米5道，每道記錄信息為12288字節(jié)，最小磁道直徑為230mm，共有275道。問：磁盤存貯器的容量是多少？最高位密度與最低位密度是多少？磁盤數(shù)據(jù)傳輸率是多少？平均等待時間是多少？給出一個磁盤地址格式方案。48.〔11分〕畫出程序中斷方式根本接口示意圖，簡要說明Im,IR,EI,RD,BS五個觸發(fā)器的作用。(11分〕：x=0.1011，y=-0.0101，求：[x]補，[x]補，[-x]補，[y]補，[y]補，[-y]補?！?1分〕用16K×1位的DRAM芯片構成64K×8位的存貯器。要求：畫出該存放起組成的邏輯框圖。設存貯器讀/寫周期均為0.5μs，CPU在1μs內(nèi)至少要訪存一次。試問采用哪種刷新方式比擬合理？兩次刷新的最大時間間隔是多少？對全部存貯單元刷新一遍，所需實際刷新時間是多少？51〔11分〕指令格式如下所示，OP為操作碼字段，試分析指令格式的特點。15107430OP源存放器基值存放器位移量〔16位〕OP源存放器基值存放器位移量〔16位〕52.〔11分〕CPU結(jié)構如圖B9.1所示，其中有一個累加存放器AC，一個狀態(tài)條件存放器，各局部之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。標明圖中四個存放器的名稱。簡述指令從主存取到控制器的數(shù)據(jù)通路。簡述數(shù)據(jù)在運算器和主存之間進行存/取訪問的數(shù)據(jù)通路。圖B9.153〔11分〕試推導磁盤存貯器讀寫一塊信息所需總時間的公式。54〔11分〕如圖B9.2所示的系統(tǒng)中斷機構是采用多級優(yōu)先中斷結(jié)構，設備A連接于最高優(yōu)先級，設備B次之，設備C又次之。要求CPU在執(zhí)行完當前指令時轉(zhuǎn)而對中斷請求進行效勞，現(xiàn)假設：TDC為查詢鏈中每個設備的延遲時間，TA、TB、TC分別為設備A、B、C的效勞程序所需的執(zhí)行時間，TS、TR為保存現(xiàn)場和恢復現(xiàn)場所需時間。試問：在此環(huán)境下，此系統(tǒng)在什么情況下到達中斷飽和？即在確保請求效勞的三個設備都不會喪失信息的條件下，允許出現(xiàn)中斷的極限頻率有多高？注意，“中斷允許〞機構在確認一個新中斷之前，先要讓即將被中斷的程序的一條指令指令執(zhí)行完畢。圖B9.255.〔11分〕如圖B10.1所示，某SRAM的寫入時序圖，其中R/W是讀寫命令控制線，當R/W線為低電平時，存貯器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存貯器。請指出圖中寫入時序的錯誤，并畫出正確的寫入時序圖。圖B10.156.〔11分〕由S，E，M三個域組成的一個32位二進制字所表示的非零規(guī)格化浮點數(shù)x，其值表示為：x=〔-1〕S×〔1.M〕×2E–128問：其所表示的規(guī)格化的最大正數(shù)、最小正數(shù)、最大負數(shù)、最小負數(shù)是多少？57.〔11分〕某計算機的數(shù)據(jù)通路如圖B10.2所示，其中M—主存，MBR—主存數(shù)據(jù)存放器，MAR—主存地址存放器，R0-R3—通用存放器，IR—指令存放器，PC—程序計數(shù)器〔具有自增能力〕，C、D--暫存器，ALU—算術邏輯單元〔此處做加法器看待〕，移位器—左移、右移、直通傳送。所有雙向箭頭表示信息可以雙向傳送。請按數(shù)據(jù)通路圖畫出“ADD〔R1〕，〔R2〕+〞指令的指令周期流程圖。該指令的含義是兩個數(shù)進行求和操作。其中源操作地址在存放器R1中，目的操作數(shù)尋址方式為自增型存放器間接尋址〔先取地址后加1〕。圖B10.258.〔11分〕如果在一個CPU周期中要產(chǎn)生3個脈沖T1=200ns,T2=400ns,T3=200ns,試畫出時序產(chǎn)生器邏輯圖。59.〔11分〕cache/主存系統(tǒng)效率為85%，平均訪問時間為60ns，cache比主存快4倍，求主存儲器周期是多少？cache命中率是多少？60.〔11分〕某I/O系統(tǒng)有四個設備：磁盤〔傳輸速率為500000位/秒〕，磁帶〔200000位/秒〕，打印機〔2000位/秒〕，CRT〔1000位/秒〕，試用中斷方式，DMA方式組織此I/O系統(tǒng)?！伯嫵霭–PU局部總線控制在內(nèi)的I/O方式示意圖，并略作文字說明〕。61．〔11分〕圖B11.1為某ALU部件的內(nèi)部邏輯圖，圖中S0、S1為功能選擇控制端，Cin為最低位的進位輸入端，A〔A1-A4〕和B〔B1-B4〕是參與運算的兩個數(shù)，F(xiàn)〔F1-F4〕為輸出結(jié)果，試分析在S0，S1，Cin各種組合條件下輸出F和輸入A，B，Cin的算術關系。圖B11.162．〔11分〕設有兩個浮點數(shù)x=2Ex×Sx，y=2Ey×Sy，Ex=(-10)2,Sx=(+0.1001)2,Ey=(+10)2,Sy=(+0.1011)2。假設尾數(shù)4位，數(shù)符1位，階碼2位，階符1位，求x+y=？并寫出運算步驟及結(jié)果。63．〔11分〕機字長32位，常規(guī)設計的存儲空間≤32M，假設將存儲空間擴展到256M，請?zhí)岢鲆环N可能方案。64．〔11分〕今有4級流水線分別完成取值、指令譯碼并取數(shù)、運算、送結(jié)果四步操作，今假設完成各步操作的時間依次為100ns,100ns,80ns,50ns。請問：〔1〕流水線的操作周期應設計為多少？〔2〕假設相鄰兩條指令發(fā)生數(shù)據(jù)相關，而且在硬件上不采取措施，那么第二條指令要推遲多少時間進行?！?〕如果在硬件設計上加以改良，至少需推遲多少時間？65．〔11分〕畫出PCI總線結(jié)構框圖，說明HOST總線、PCI總線、LAGACY總線的功能。66．〔11分〕假設設備的優(yōu)先級依次為CD-ROM、掃描儀、硬盤、磁帶機、打印機，請用標準接口SCSI進行配置，畫出配置圖。67．〔11分〕證明-[Y]補=+[-Y]補68．〔11分〕設A=anan-1…a1a0是的〔n+1=5〕位的二進制原碼，其中最高字位為符號位，畫出原碼轉(zhuǎn)換為補碼的電路圖。69．〔11分〕用定量分析方法證明交叉存儲器帶寬大于順序存儲器帶寬。70．〔11分〕參見圖B12.1的數(shù)據(jù)通路，畫出數(shù)據(jù)指令“STA,R1,(R2)〞的指令周期流程圖，器含義是將存放器R1的內(nèi)容傳送至〔R2〕位地址的貯存單元中。標出各微操作信號序列。71．〔11分〕磁盤、磁帶、打印機三個設備同時工作，磁盤以30μs的間隔向控制器發(fā)DMA請求，磁帶以45μs的間隔發(fā)DMA請求，打印機以150μs間隔發(fā)DMA請求。假定DMA控制器每完成一次DMA傳送所需時間為5μS，畫出裸露DMA控制器工作時空圖。72．〔11分〕有一臺磁盤機，器平均尋道時間為了30ms,平均旋轉(zhuǎn)等待時間為120ms，數(shù)據(jù)傳輸速率為500B/ms，磁盤機上存放著1000件每件3000B的數(shù)據(jù)?，F(xiàn)欲把一件數(shù)據(jù)取走，更新后在放回原地，假設一次取出或?qū)懭胨钑r間為：平均尋道時間+平均等待時間+數(shù)據(jù)傳送時間。另外，使用CPU更新信息所需時間為4ms,,并且更新時間同輸入輸出操作不相重疊。試問：磁盤上全部數(shù)據(jù)需要多少時間？假設磁盤及旋轉(zhuǎn)速度和數(shù)據(jù)傳輸率都提高一倍，更新全部數(shù)據(jù)需要多少間？73．〔11分〕X=2021×0.11011011，Y=2100×〔-0.10101100〕，求X+Y。74．〔11分〕某加法器進位鏈小組信號為C4C3C2C1，低位來的進位信號為C0，請分別按下述兩種方式寫出C4C3C2C1的邏輯表達式?！?〕串行進位方式〔2〕并行進位方式75．〔11分〕指令格式結(jié)構如下所示，試分析指令格式及尋址方式特點。15109540OP目標存放器源存放器76．〔11分〕假設某計算機的運算器框圖如圖B13.1所示，其中ALU為16位的加法器〔高電平工作〕，SA、SB為16位鎖存器，4個通用存放器由D觸發(fā)器組成，O端輸出，其讀寫控制如下表所示：讀控制R0RA0RA1選擇111100011x0101xR0R1R2R3不讀出寫控制WWA0WA1選擇111100011x0101xR0R1R2R3不寫入要求：〔1〕設計微指令格式?！?〕畫出ADD，SUB兩條微指令程序流程圖〔不編碼〕。77．〔11分〕CPU響應中斷應具備哪些條件？畫出中斷處理過程流程圖。78．〔11分〕CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為5000次，主存完成存取的次數(shù)為200次。cache存取周期為40ns，主存存取周期為160ns。求：1．a(chǎn)che命中率H，2．Cache/主存系統(tǒng)的訪問效率e，3．平均訪問時間Ta。79.〔11分〕設有兩個浮點數(shù)N1=2j1×S1，N2=2j2×S2，其中階碼2位，階符1位，尾數(shù)4位，數(shù)符1位。設j1=(-10)2S1=(+0.1001)2j2=(+10)2S2=(+0.1011)2求N1×N2，寫出運算步驟及結(jié)果，積的尾數(shù)占4位，要規(guī)格化結(jié)果，根據(jù)原碼陣列乘法器的計算步驟求尾數(shù)之積。80.〔11分〕CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為3800次，主存完成存取的次數(shù)為200次，cache存取周期為50ns，主存為250ns，求cache/主存系統(tǒng)的效率和平均訪問時間。81.〔11分〕指令格式結(jié)構如下，試分析指令格式及尋址方式特點。15107430OP－源存放器變址存放器位移量〔16位〕82〔11分〕MOV，ADD，COM，ADT四條指令微程序流圖B14.1，P〔1〕的條件是指令存放器OP字段，即IR0，IR1，P〔2〕的條件碼是進位存放器CJ，請設計畫出微程序控制器地址轉(zhuǎn)移邏輯圖。83.〔11分〕某機器的中斷系統(tǒng)采用一級鏈路排隊，優(yōu)先級別由設備距CPU的物理位置決定〔遠低近高〕，如圖B14.2所示，DVC0是掃描儀，DVC1是打印機……如在某一時刻，掃描儀和打印機均產(chǎn)生一個事件，試問IRQ上的請求是誰發(fā)的？為什么？這一結(jié)論總是成立嗎?圖14.284.〔11分〕某磁盤存儲器轉(zhuǎn)速為2400轉(zhuǎn)/分，每個記錄面道數(shù)為200道，平均查找時間為60ms，每道存儲容量為96Kbit，求磁盤的存取時間與數(shù)據(jù)傳播率。85.〔11分〕設[X]補=01111，[Y]補=11101，用帶求補器的補碼陣列乘法器求出乘積X·Y=？并用十進制數(shù)乘法驗證。86.〔11分〕指令格式如下所示。OP為操作碼字段，試分析指令格式特點。312622181716150OP——源存放器變址存放器偏移量OP——源存放器變址存放器偏移量87.〔11分〕如圖B15.1〔A〕是某SRAM的寫入時序圖，其中R/W是讀寫命令控制線，當R/W線為低電平時，存貯器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存貯器。請指出圖中寫入時序的錯誤，并畫出正確的寫入時序圖。圖B15.188.〔11分〕如圖B15.2是從實時角度觀察到的中斷嵌套。試問，這個中斷系統(tǒng)可以實行幾重？并分析圖中的中斷過程。圖B15.289.〔11分〕證明：一個m段流水線處理器和具有m個并行部件的處理器一樣具有同等水平的吞吐能力。90〔11分〕軟盤驅(qū)動器使用雙面雙密度軟盤，每面有80道，每道15扇區(qū)，每個扇區(qū)存儲512B。磁盤轉(zhuǎn)速為360轉(zhuǎn)/分，假設找道時間為10-40ms，今寫入38040B，平均需要多少時間？最長時間是多少？91.〔11分〕S、E、M三個域組成的一個32位二進制字所表示的非零規(guī)格化浮點數(shù)X，其值表示為：X=〔-1〕S×〔1.M〕×2E-128，問它所表示的規(guī)格化的最大正數(shù)，最小正數(shù)，最大負數(shù)，最小負數(shù)。92．〔11分〕X=-0.01111，Y=+0.11001，求[X]補，[-X]補，[Y]補，[-Y]補，X+Y=？，X-Y=？93．〔11分〕某計算機系統(tǒng)的內(nèi)存儲器由cache和主存構成，cache的存取周期為45納秒，主存的存取周期為200納秒。在一段給定的時間內(nèi)，CPU共訪問內(nèi)存4500次，其中340次訪問主存。問：(1)cache的命中率是多少？(2)CPU訪問內(nèi)存的平均時間是多少納秒？(3)Cache-主存系統(tǒng)的效率是多少？94．〔11分〕MOV，ADD，COM，ADT四條指令微程序流圖，P〔1〕的條件是指令存放器OP字段，即IR0，IR1，P〔2〕的條件碼是進位存放器CJ，請設計畫出微程序控制器地址轉(zhuǎn)移邏輯圖。95．〔11分〕線的一次信息傳送過程大致分哪幾個階段？假設采用異步定時協(xié)議，請畫出讀數(shù)據(jù)的異步時序圖來說明。96．〔11分〕參見圖B16.2，這是一個二維中斷系統(tǒng)，請問：在中斷情況下，CPU和設備的優(yōu)先級如何考慮？請按降序排列各設備的中斷優(yōu)先級。假設CPU現(xiàn)執(zhí)行設備B的中斷效勞程序，IM0,IM1,IM2的狀態(tài)是什么？如果CPU的執(zhí)行設備D的中斷效勞程序，IM0,IM1,IM2的狀態(tài)又是什么？每一級的IM能否對某個優(yōu)先級的個別設備單獨進行屏蔽？如果不能，采取什么方法可到達目的？假設設備C一提出中斷請求，CPU立即進行響應，如何調(diào)整才能滿足此要求？圖B16.297．〔11分〕設[x]補=x0.x1x2…xn。求證：[x]補=2x0+x，其中0〔1>X≥0〕x0=1〔0>X>-1〕98．〔11分〕某機字長32位，定位表示，尾數(shù)31位，數(shù)符1位，問：定點原碼整數(shù)表示時，最大正數(shù)是多少？最小負數(shù)是多少？定點原碼小數(shù)表示時，最大正數(shù)是多少？最小負數(shù)是多少？99．〔11分〕如圖B17.1表示用快表〔頁表〕的虛實地址轉(zhuǎn)換條件，快表放在相聯(lián)存貯器中，其容量為8個存貯單元，問：〔1〕CPU按虛地址1去訪問主存時主存的實地址碼是多少？〔2〕當CPU按虛地址2去訪問主存時主存的實地址碼是多少？〔3〕當CPU按虛地址3去訪問主存時主存的實地址碼是多少？100．〔11分〕某機有8條微指令I1-I8，每條微指令所包含的微指令控制信號如表所示，a-j分別對應10種不同性質(zhì)的微命令信號，假設一條微指令的控制字段為8位，請安排微指令的控制字段格式。101．〔11分〕CD-ROM光盤的外緣有5mm寬的范圍因記錄數(shù)據(jù)困難，一般不使用，故標準的播放時間為60分鐘。計算模式1和模式2情況下光盤存儲容量是多少？102．〔11分〕如圖B17.2所示的系統(tǒng)中斷機構是采用多級優(yōu)先中斷結(jié)構，設備A連接于最高優(yōu)先級，設備B次之，設備C又次之。要求CPU在執(zhí)行完當前指令時轉(zhuǎn)而對中斷請求進行效勞，現(xiàn)假設：TDC為查詢鏈中每個設備的延遲時間，TA、TB、TC分別為設備A、B、C的效勞程序所需的執(zhí)行時間，TS、TR為保存現(xiàn)場和恢復現(xiàn)場所需時間。試問：在此環(huán)境下，此系統(tǒng)在什么情況下到達中斷飽和？即在確保請求效勞的三個設備都不會喪失信息的條件下，允許出現(xiàn)中斷的極限頻率有多高？注意，“中斷允許〞機構在確認一個新中斷之前，先要讓即將被中斷的程序的一條指令執(zhí)行完畢。圖B17.2103.〔11分〕設機器字長16位，定點表示，尾數(shù)15位，數(shù)符1位，問：〔1〕定點原碼整數(shù)表示時，最大正數(shù)是多少？最大負數(shù)是多少？〔2〕定點原碼小數(shù)表示時，最大正數(shù)是多少？最大負數(shù)是多少？104.〔11分〕某機器中，配有一個地址空間為(0000—1FFF)16的ROM區(qū)域，現(xiàn)在用一個SRAM芯片〔8K×8位〕形成一個16K×16位的ROM區(qū)域，起始地址為〔2000〕16。假設SRAM芯片有CS和WE控制端，CPU地址總線A15——A0，數(shù)據(jù)總線為D15——D0，控制信號為R/W〔讀/寫〕，MREQ〔當存儲器讀或?qū)憰r，該信號指示地址總線上的地址是有效的〕。要求：滿足條件的存儲器，畫出地址碼方案。畫出ROM與RAM同CPU連接圖。105.〔11分〕在流水CPU中，將一條指令從取指到執(zhí)行結(jié)束的任務分割為一系列子任務，并使各子任務在流水線的各個過程段并發(fā)地執(zhí)行，從而使流水CPU具有更強大的數(shù)據(jù)吞吐能力。請用時空圖法證明這個結(jié)論的正確性。106.〔11分〕畫出PCI總線結(jié)構框圖，并說明“橋〞的功能。107.〔11分〕圖B18.1所示的系統(tǒng)采用多級優(yōu)先中斷結(jié)構，它要求CPU在執(zhí)行完當前指令時轉(zhuǎn)而對中斷請求進行效勞。設備A連接于最高優(yōu)先級，設備B次之，設備C又次之。IRQ為中斷請求信號，INT為CPU發(fā)出的中斷響應信號?，F(xiàn)假設：TDC為硬件中斷周期時間；TA，TB，TC分別為設備A，B，C的效勞程序執(zhí)行時間；TS，TR為保存現(xiàn)場和恢復現(xiàn)場所需時間。請問：這種中斷結(jié)構在什么情況下到達中斷飽和？圖B18.1108.〔11分〕CD—ROM光盤的外緣有5mm寬的范圍因記錄數(shù)據(jù)困難，一般不使用。故標準的播放時間為60分鐘。請計算模式1和模式2情況下，光盤存儲容量是多少？109．〔11分〕設[x]補=x0.x1x2…xn求證：x=-x0+Σi=1nxi2-i110．〔11分〕CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為5000次，主存完成存取的次數(shù)為200次。cache存取周期為40ns，主存存取周期為160ns。求：1．Cache命中率H，2．Cache/主存系統(tǒng)的訪問效率e，3．平均訪問時間Ta。111．〔11分〕指令格式如下所示，OP為操作碼字段，試分析指令格式特點。312622181716150OP—源存放器變址存放器偏移量112．〔11分〕某計算機的數(shù)據(jù)通路如圖B19.1所示，其中M—主存，MBR—主存數(shù)據(jù)存放器，MAR—主存地址存放器，R0-R3—通用存放器，IR—指令存放器，PC—程序計數(shù)器〔具有自增能力〕，C、D--暫存器，ALU—算術邏輯單元〔此處做加法器看待〕，移位器—左移、右移、直通傳送。所有雙向箭頭表示信息可以雙向傳送。請按數(shù)據(jù)通路圖畫出“ADD〔R1〕，〔R2〕+〞指令的指令周期流程圖。該指令的含義是兩個數(shù)進行求和操作。其中源操作地址在存放器R1中，目的操作數(shù)尋址方式為自增型存放器間接尋址〔先取地址后加1〕。圖B19.1113．〔11分〕某機器的中斷系統(tǒng)采用一級鏈路排隊，優(yōu)先級別由設備距CPU的物理位置決定〔近高遠低〕，如圖B19.2所示。DVC0是掃描儀，DVC1是打印機，。如在某一時刻，掃描儀和打印機均產(chǎn)生一個事件，試問IRQ線上的請求是由誰發(fā)出的？為什么？這個結(jié)論總是成立嗎？圖B19.2114．〔11分〕刷新存儲器的重要性能指標是它的帶寬。實際工作時，顯示適配器的幾個功能部件要采用刷新存儲器的帶寬。假定總帶寬60%用于刷新屏幕，保存40%帶寬用于其他非刷新功能。假設顯示工作方式采用分辨率為1024×1024，顏色深度為3B，刷新速率為72Hz，計算刷新存儲器總帶寬是多少？115．〔11分〕將十進制數(shù)20.59375轉(zhuǎn)換成32位浮點數(shù)的二進制格式來存儲。116．〔11分〕某16位機的主存采用半導體存貯器，地址碼為18位，假設使用8K×8位SRAM芯片組成該機所允許的最大主存空間，并選用模塊板結(jié)構形式。問：〔1〕假設每個模板為32K×16位，共需幾個模塊板?〔2〕每個模塊內(nèi)共有多少片RAM芯片?〔3〕主存共需多少RAM芯片？CPU如何選擇模塊板？117．〔11分〕某16機機器所使用的指令格式和尋址方式如下所示，該機有20位基值存放器，16個16位通用存放器。指令匯編格式中的S〔源〕，D〔目標〕都是通用存放器，M是主存中的一個單元。三種指令的操作碼分別是MOV〔OP〕=〔A〕H，STA〔OP〕=〔1B〕H，LDA〔OP〕=〔3C〕H。MOV是傳送指令，STA為寫數(shù)指令，LDA為讀數(shù)指令如圖B20.1要求：〔1〕分析三種指令的指令格式與尋址方式特點?！?〕CPU完成哪一種操作所花的時間最短？哪一種操作所花時間最長？第二種指令的執(zhí)行時間有時會等于第三種指令的執(zhí)行時間嗎？〔3〕以下情況下每個十六進制指令字分別代表什么操作？其中如果有編碼不正確，如何改正才能成為合法指令？eq\o\ac(○,1)〔F0F1〕H〔3CD2〕Heq\o\ac(○,2)〔2856〕Heq\o\ac(○,3)〔6DC6〕Heq\o\ac(○,4)〔1C2〕H118．〔11分〕在流水處理中，把輸入的任務分割為一系列子任務，并使各子任務在流水線的各個過程段并發(fā)執(zhí)行，從而使流水處理具有更強大的數(shù)據(jù)吞吐能力。請用定量分析法證明這個結(jié)論的正確性。119．〔11分〕畫出PCI總線結(jié)構框圖，說明HOST總線、PCI總線、LAGACY總線的功能。120．〔11分〕某機用于生產(chǎn)過程中的溫度數(shù)據(jù)采集，每個采集器含有8位數(shù)據(jù)緩沖存放器一個，比擬器一個，能與給定范圍比擬，可發(fā)出“溫度過低〞或“溫度過高〞信號，如圖B20.2所示。主機采用外設單獨編址方式，四個采集器公用一個設備碼，共一個接口，允許采用兩種方式訪問：〔1〕定期巡回檢測方式，主機可編程指定訪問該設備碼中的某一采集器?！?〕中斷方式，當采集數(shù)據(jù)比給定范圍過低或過高時能提出隨機中斷請求，主機應能判別是哪一個采集器請求，是溫度過低或過高。請擬定該接口中有哪些主要部件〔不要求畫出完整的連線〕，并概略說明在兩種方式下的工作原理。圖B20.2計算機組成原理__試題庫__答案：解：〔1〕定點原碼整數(shù)表示：01111111111111111111111111111111最大正數(shù)：01111111111111111111111111111111數(shù)值=〔231–1〕100111111111111111111111111111111101111111111111111111111111111111最大負數(shù)：數(shù)值=-〔231–1〕10〔2〕定點原碼小數(shù)表示：最大正數(shù)值=〔1–2-31〕10最大負數(shù)值=-〔1–2-31〕10解：信息總量：q=64位×4=256位順序存儲器和交叉存儲器讀出4個字的時間分別是：t2=mT=4×200ns=8×10–7(s)t1=T+(m–1)τ=200+3×50=3.5×10–7(s)順序存儲器帶寬是：W1=q/t2=32×107〔位/S〕交叉存儲器帶寬是：W2=q/t1=73×107〔位/S〕解：〔1〕操作碼字段為6位，可指定26=64種操作，即64條指令?！?〕單字長〔32〕二地址指令?！?〕一個操作數(shù)在原存放器〔共16個〕，另一個操作數(shù)在存儲器中〔由變址寄存器內(nèi)容+偏移量決定〕，所以是RS型指令?！?〕這種指令結(jié)構用于訪問存儲器。解：〔1〕假設判別測試字段中每一位為一個判別標志，那么由于有4個轉(zhuǎn)移條件，故該字段為4位，〔如采用字段譯碼只需3位〕，下地址字段為9位，因為控制容量為512單元，微命令字段是〔48–4-9〕=35位。〔2〕對應上述微指令格式的微程序控制器邏輯框圖B1.2如下：其中微地址存放器對應下地址字段，P字段即為判別測試字段，控制字段即為微命令子段，后兩局部組成微指令存放器。地址轉(zhuǎn)移邏輯的輸入是指令存放器OP碼，各狀態(tài)條件以及判別測試字段所給的判別標志〔某一位為1〕，其輸出修改微地址存放器的適當位數(shù)，從而實現(xiàn)微程序的分支轉(zhuǎn)移。圖B1.2解：PCI總線結(jié)構框圖如圖B1.3所示：圖.B1.3PCI總線有三種橋，即HOST/PCI橋〔簡稱HOST橋〕，PCI/PCI橋，PCI/LAGACY橋。在PCI總線體系結(jié)構中，橋起著重要作用：它連接兩條總線，使總線間相互通信。橋是一個總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線主設備都能看到同樣的一份地址表。利用橋可以實現(xiàn)總線間的卒發(fā)式傳送。解：數(shù)據(jù)采集接口方案設計如圖B1.4所示?，F(xiàn)結(jié)合兩種工作方式說明上述部件的工作。定期檢尋方式主機定期以輸出指令DOA、設備碼；〔或傳送指令〕送出控制字到A存放器，其中用四位分別指定選中的緩沖存放器〔四個B存放器分別與四個采集器相應〕。然后，主機以輸入指令DIA、設備碼；〔或傳送指令〕取走數(shù)據(jù)。中斷方式比擬結(jié)果形成狀態(tài)字A'，共8位，每二位表示一個采集器狀態(tài)：00正常，01過低，10過高。有任一處不正?！睞'中有一位以上為“1〞〕都將通過中斷請求邏輯〔內(nèi)含請求觸發(fā)器、屏蔽觸發(fā)器〕發(fā)出中斷請求。中斷響應后，效勞程序以DIA、設備碼；或傳送指令〕取走狀態(tài)字?？膳忻饔袔滋幉杉瘮?shù)據(jù)越限、是過高或過低，從而轉(zhuǎn)入相應處理。圖B1.47.證明：設[x]補=x0x1x2…xn,[y]補=y0y1…yn被乘數(shù)x符號任意，乘數(shù)y符號為正。根據(jù)補碼定義，可得[x]補=2+x=2n+1+x〔mod2〕[y]補=y所以[x]補·[y]補=2n+1·y+x·y=2〔y1y2…yn〕+x·y其中〔y1y2…yn〕是大于0的正整數(shù)，根據(jù)模運算性質(zhì)有2〔y1y2…yn〕=2〔mod2〕所以[x]補·[y]補=2+x·y=[x·y]補〔mod2〕即[x·y]補=[x]補·[y]補=[x]補·yeq\o\ac(○,1)被乘數(shù)x符號任意，乘數(shù)y符號為負。[x]補=x0.x1x2…xn[y]補=1.y1y2…yn=2+y〔mod2〕由此y=[y]補－2=0.y1y2…yn－1所以x·y=x〔y1y2…yn〕－x[x·y]補=[x〔y1y2…yn〕]補＋[-x]補又〔y1y2…yn〕>0，根據(jù)式eq\o\ac(○,1)有[x〔y1y2…yn〕]補=[x]補〔0.y1y2…yn〕所以[x·y]補=[x]補〔0.y1y2…yn〕＋[-x]補eq\o\ac(○,2)被乘數(shù)x和乘數(shù)y符號都任意。將式eq\o\ac(○,1)和式eq\o\ac(○,2)兩種情況綜合起來，即得補碼乘法的統(tǒng)一算式，即[x·y]補=[x]補〔0.y1y2…yn〕－[x]補·y0=[x]補〔-y0＋0.y1y2…yn〕=[x]補?〔-y0+yi?2-i〕證畢8.解：64條指令需占用操作碼字段〔OP〕6位，這樣指令余下長度為10位。為了覆蓋主存64K字的地址空間，設尋址模式〔X〕2位，形式地址〔D〕8位，其指令格式如下：15109870OPXD尋址模式定義如下：X=00直接尋址有效地址E=D〔256單元〕X=01間接尋址有效地址E=(D〕〔64K〕X=10變址尋址有效地址E=(R)＋D〔64K〕X=11相對尋址有效地址E=〔PC〕＋D〔64K〕其中R為變址存放器〔16位〕，PC為程序計數(shù)器〔16位〕，在變址和相對尋址時，位移量D可正可負。9.解：〔1〕用虛擬地址為1的頁號15作為快表檢索項，查得頁號為15的頁在主存中的起始地址為80000，故將80000與虛擬地址中的頁內(nèi)地址碼0324相加，求得主存實地址碼為80324。主存實地址碼=96000+0128=96128虛擬地址3的頁號為48，當用48作檢索項在快表中檢索時，沒有檢索到頁號為48的頁面，此時操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉(zhuǎn)去執(zhí)行查頁表程序。如該頁面在主存中，那么將該頁號及該頁在主存中的起始地址寫入主存；如該頁面不存在，那么操作系統(tǒng)要將該頁面從外存調(diào)入主存，然后將頁號及其在主存中的起始地址寫入快表。10.解：各字段意義如下：F1—讀RO—R3的選擇控制。F2—寫RO—R3的選擇控制。F3—打入SA的控制信號。F4—打入SB的控制信號。F5—翻開非反向三態(tài)門的控制信號LDALU。F6—翻開反向三態(tài)門的控制信號LDALU，并使加法器最低位加1。F7－鎖存器SB清零RESET信號。F8－一段微程序結(jié)束，轉(zhuǎn)入取機器指令的控制信號。R—存放器讀命令W—存放器寫命令〔2〕ADD、SUB兩條指令的微程序流程圖見圖B2.3所示。圖B2.311．三種系統(tǒng)總線結(jié)構如圖B2.4：圖B2.412．解：設讀寫一塊信息所需總時間為Tb，平均找到時間為Ts，平均等待時間為TL，讀寫一塊信息的傳輸時間為Tm，那么：Tb=Ts＋TL＋Tm。假設磁盤以每秒r轉(zhuǎn)速率旋轉(zhuǎn)，每條磁道容量為N個字，那么數(shù)據(jù)傳輸率=rN個字/秒。又假設每塊的字數(shù)為n，因而一旦讀寫頭定位在該塊始端，就能在Tm≈〔n/rN〕秒的時間中傳輸完畢。TL是磁盤旋轉(zhuǎn)半周的時間，TL=〔1/2r〕秒，由此可得：Tb=Ts＋1/2r＋n/rN秒解：[x]原=1.01111[x]補=1.10001所以：[-x]補=0.01111[y]原=0.11001[y]補=0.11001所以：[-y]補=1.00111[x]補11.10001[x]補11.10001+[y]補00.11001+[-y]補11.00111[x+y]補00.01010[x-y]補10.11000所以：x+y=+0.01010因為符號位相異，結(jié)果發(fā)生溢出解：由條件，機器字長16位，主存容量128KB/2=64KB字，因此MAR=18位，共128條指令，故OP字段占7位。采用單字長和雙字長兩種指令格式，其中單字長指令用于算術邏輯和I/O類指令，雙字長用于訪問主存的指令。OPR1R2OPXR2DOPR1R2OPXR2D159865320尋址方式由尋址模式X定義如下：X=000直接尋址E=D〔64K〕X=001立即數(shù)D=操作數(shù)X=010相對尋址E=PC+DPC=16位X=011基值尋址E=Rb+D，Rb=16位X=100間接尋址E=〔D〕X=101變址尋址E=RX+D，RX=10位15.解：可采用多體交叉存取方案，即將主存分成8個相互獨立、容量相同的模塊M0，M1，M2，…M7，每個模塊32M×32位。它各自具備一套地址存放器、數(shù)據(jù)緩沖存放器，各自以同等的方式與CPU傳遞信息，其組成結(jié)構如圖B3.3：圖B3.3CPU訪問8個存貯模塊，可采用兩種方式：一種是在一個存取周期內(nèi)，同時訪問8個存貯模塊，由存貯器控制它們分時使用總線進行信息傳遞。另一種方式是：在存取周期內(nèi)分時訪問每個體，即經(jīng)過1/8存取周期就訪問一個模塊。這樣，對每個模塊而言，從CPU給出訪存操作命令直到讀出信息，仍然是一個存取周期時間。而對CPU來說，它可以在一個存取周期內(nèi)連續(xù)訪問8個存貯體，各體的讀寫過程將重疊進行。16.解：加法指令“ADDX〔Ri〕〞是一條隱含指令，其中一個操作數(shù)來自AC0，另一個操作數(shù)在數(shù)據(jù)存貯器中，地址由通用存放器的內(nèi)容〔Ri〕加上指令格式中的X量值決定，可認為這是一種變址尋址。因此，指令周期的操作流程圖如圖B3.4：相應的微操作控制信號列在框圖外。圖B3.417.解：分五個階段：請求總線，總線仲裁，尋址〔目的地址〕，信息傳送，狀態(tài)返回〔錯誤報告〕。如圖B3.5圖B3.518.解：該中斷系統(tǒng)可以實行5重中斷，中斷優(yōu)先級的順序是，優(yōu)先權1最高，主程序運行于最低優(yōu)先權〔優(yōu)先權為6〕。圖B3.2中出現(xiàn)了4重中斷。圖B3.2中中斷過程如下：主程序運行到T1時刻，響應優(yōu)先權4的中斷源的中斷請求并進行中斷效勞；到T3時刻，優(yōu)先權4的中斷效勞還未結(jié)束，但又出現(xiàn)了優(yōu)先權3的中斷源的中斷請求；暫停優(yōu)先權4的中斷效勞，而響應優(yōu)先權3的中斷。到T4時刻，又被優(yōu)先權2的中斷源所中斷，直到T6時刻，返回優(yōu)先權3的效勞程序，到T7時刻，又被優(yōu)先權1的中斷源所中斷，到T8時刻，優(yōu)先權19.的中斷效勞完畢，返回優(yōu)先權3的效勞程序，直到T10優(yōu)先權3的中斷效勞結(jié)束，返回優(yōu)先權4的效勞程序，優(yōu)先權4的效勞程序到T11結(jié)束，最后返回主程序。圖B3.2中，優(yōu)先權3的效勞程序被中斷2次，而優(yōu)先權5的中斷又產(chǎn)生。證明：當x≥0時，x0=0，[x]補=0.x1x2…xn=xi2-i=x當x<0時，x0=1，[x]補=1.x1x2…xn=2+x所以x=1.x1x2…xn-2=-1+0.x1x2…xn=-1+xi2-i綜合上述兩種情況，可得出：x=-x0+xi2-i〔補碼與真值的關系〕20．解：單字長二地址指令。操作碼字段OP可以指定27=128條指令。源存放器和目標存放器都是通用存放器〔可分別指定32個〕，所以是RR型指令，兩個操作數(shù)均存在存放器中。這種指令結(jié)構常用于算術邏輯類指令。21．解：R=Tm/Tc=4；Tc=Tm/4=50nsE=1/[R+〔1-R〕H]=1/[4+〔1-4〕×0.98]=0.94Ta=Tc/E=Tc×[4-3×0.98]=50×1.06=53ns。22．解：為了壓縮指令字的長度，必須設法把一個微指令周期中的互斥性微命令信號組合在一個小組中，進行分組譯碼。經(jīng)分析，〔e,f,h〕和〔b,i,j〕可分別組成兩個小組或兩個字段，然后進行譯碼，可得六個微命令信號，剩下的a,c,d,g四個微命令信號可進行直接控制，其整個控制字段組成如下：01c01b直接控制10f10iacdg11g11j××××××××××4位2位2位23．解：(1)設總線帶寬用Dr表示，總線時鐘周期用T=1/f表示，一個總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得：Dr＝T/D=D×1/ｆ＝4B×33×106/s64位＝８Ｂ，Dr＝Ｄ×ｆ＝８Ｂ×66×106/s＝528MB/s24．解：答案如圖B4.1圖B4.125解：命中率H=Ne/〔NC+Nm〕=3800/(3800+200)=0.95主存慢于cache的倍率：r=tm/tc=250ns/50ns=5訪問效率：e=1/[r+(1–r)H]=1/[5+(1–5)×0.95]=83.3%平均訪問時間：ta=tc/e=50ns/0.833=60ns26解：〔1〕串行進位方式：C1=G1+P1C0其中：G1=A1B1，P1=A1⊕B1C2=G2+P2C1G2=A2B2，P2=A2⊕B2C3=G3+P3C2G3=A3B3,P3=A3⊕B3C4=G4+P4C3G4=A4B4,P4=A4⊕B4(2)并行進位方式：C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0其中G1—G4，P1—P4表達式與串行進位方式相同。27解：根據(jù)圖B5.3中，ROM1的空間地址為0000H——3FFFH，ROM2的地址空間地址為4000H——7FFFH，RAM1的地址空間為C000H——DFFFH，RAM2的地址空間為E000H——FFFFH。圖B5.3對應上述空間，地址碼最高4位A15——A12狀態(tài)如下：0000——0011ROM10100——0111ROM21100——1101RAM11110——1111RAM22：4譯碼器對A15A12兩位進行譯碼，產(chǎn)生四路輸出，其中：y0=00對應ROM1，y1=01對應ROM2，y3=11對應RAM1和RAM2。然后用A13區(qū)分是RAM1〔A13=0〕還是RAM2〔A13=1〕，此處采用局部譯碼。由此，兩組端子的連接方法如下：1——6，2——5，3——7，8——12，11——14，9———328解：采用水平微指令格式，且直接控制方式，順序控制字段假設4位，其中一位判別測試位：AS0AS1S1S2AS0AS1S1S2BS0BS1LDR1，LDR2，LDR3PμAR1，μAR2，μAR3←——————————直接控制———————————→←——順序控制當P=0時，直接用μAR1——μAR3形成下一個微地址。當P=1時，對μAR3進行修改后形成下一個微地址。29.解：有三種方式：鏈式查詢方式、計數(shù)器定時查詢方式、獨立請求方式。獨立請求方式結(jié)構圖如圖B5.4：圖B5.430.解：邏輯圖如圖B5.5：圖B5.531〔1〕浮點乘法規(guī)那么：N1×N2=〔2j1×S1〕×〔2j2×S2〕=2〔j1+j2〕×〔S1×S2〕碼求和：j1+j2=0〔3〕尾數(shù)相乘：被乘數(shù)S1=0.1001，令乘數(shù)S2=0.1011，尾數(shù)絕對值相乘得積的絕對值，積的符號位=0⊕0=0。按無符號陣乘法器運算得：N1×N2=20×0.01100011〔4〕尾數(shù)規(guī)格化、舍入〔尾數(shù)四位〕N1×N2=〔+0.01100011〕2=〔+0.1100〕2×2〔-01〕232解：〔1〕由于主存地址碼給定18位，所以最大存儲空間為218=256K，主存的最大容量為256KB?，F(xiàn)每個模塊條的存儲容量為32KB，所以主存共需256KB/32KB=8塊板。〔2〕每個模塊條的存儲容量為32KB，現(xiàn)使用4K×4位的RAM芯片拼成4K×8位〔共8組〕，用地址碼的低12〔A0——A11〕直接接到芯片地址輸入端，然后用地址的高3位〔A14——A12〕通過3：8譯碼器輸出分別接到8組芯片的選片端。共有8×2=16個RAM。據(jù)前面所得，共需8個模條，每個模條上有16片芯片，故主存共需8×16=128片RAM芯片。33．解：寫入存貯器時時序信號必須同步。通常，當R/W線加負脈沖時，地址線和數(shù)據(jù)線的電平必須是穩(wěn)定的。當R/W線一到達邏輯0電平時，數(shù)據(jù)立即被存貯。因此，當R/W線處于低狀態(tài)時，如果數(shù)據(jù)線改變數(shù)值，那么存貯器將存貯新的數(shù)據(jù)⑤。同樣，當R/W線處于低狀態(tài)時，地址發(fā)生了變化，那么同樣的數(shù)據(jù)將存貯到新的地址〔②或③〕。正確的寫入時序圖如以下圖所示：圖B6.334．解：〔1〕各功能部件聯(lián)結(jié)成如下圖數(shù)據(jù)通路：移位器MBRR0IR移位器MBRR0IRR1PCR1PCMR2CALU+1MR2CMARR3DMARR3D圖B6.4〔PC〕→MAR〔2〕此指令為RS型指令，一個操作數(shù)在R1中，另一個操作數(shù)在R2為地址的內(nèi)存單元中，相加結(jié)果放在R1中。〔PC〕→MARM→MBRM→MBR→IR，〔PC〕+1PC+1，為取下條指令做好準備譯碼譯碼〔R1〕→C〔R1〕→C〔R2〕→MAR〔R2〕→MARM→MBR→D=3\*GB3③M→MBR→D〔C〕+〔D〕→〔C〕+〔D〕→R1=4\*GB3④圖B6.5(說明)：①：取R1操作數(shù)→C暫存器。②：送地址到MAR。③：取出內(nèi)存單元中的操作數(shù)→D暫存器。④：相加后將和數(shù)→R1。35．解：有三種方式：鏈式查詢方式，計數(shù)器定時查詢方式，獨立請求方式。計數(shù)器定時查詢方式邏輯結(jié)構圖如下：圖B6.636．解：〔1〕因為刷新所需帶寬=分辨率×每個像素點顏色深度×刷新速度所以1024×768×3B×72/S=165888KB/S=162MB/S〔2〕為到達這樣高的刷存帶寬，可采用如下技術措施：使用高速的DRAM芯片組成刷存。刷存采用多體交錯結(jié)構。刷存內(nèi)顯示控制器的內(nèi)部總線寬度由32位提高到64位，甚至到128位。刷存采用雙端口存儲器結(jié)構，