第17講輸入輸出控制、串行接口、并行接口

輸入輸出控制串行接口、

并行接口-學(xué)習(xí)目標(biāo)(1)掌握PC機(jī)的I/O尋址方式并了解PC機(jī)I/O端口地址分配

。(2)掌握PC機(jī)的三種輸入/輸出控制方式:程序控制方式,中斷控制方式及DMA控制方式的工作原理。

(3)掌握與8259A可編程中斷控制器并了解PC及PC/AT兼容的ISA總線上的常規(guī)中斷、新的PCI中斷、串行中斷技術(shù)以及高級(jí)可編程中斷控制子系統(tǒng)APIC概況。(4)掌握與8237可編程DMA控制器相關(guān)的具體內(nèi)容并了解PC中的DMA通道。3.5輸入/輸出及控制3.5.1輸入/輸出及控制計(jì)算機(jī)通過(guò)I/O設(shè)備與外部交換信息，

I/O操作的任務(wù)是將輸入設(shè)備輸入的信息送入內(nèi)存的指定區(qū)域或者將內(nèi)存指定區(qū)域的內(nèi)容送出到輸出設(shè)備。I/O操作特點(diǎn)①多數(shù)

I/O設(shè)備在操作過(guò)程中包含機(jī)械動(dòng)作,速度比

CPU慢得多,因此為提高系統(tǒng)效率,I/O操作與

CPU的數(shù)據(jù)處理操作往往并行進(jìn)行。②多個(gè)

I/O設(shè)備本身也要能同時(shí)工作,例如鍵盤(pán)、顯示屏打印輸出同時(shí)工作。③除鍵盤(pán)、顯示器和鼠標(biāo)外,不同

PC所配置的

I/O設(shè)備的數(shù)量、品種和性能差別很大,且經(jīng)常會(huì)增減或升級(jí)。④不同種類(lèi)的多種

I/O設(shè)備可以以不同的方式與主機(jī)連接。為實(shí)現(xiàn)

I/O操作,不同

I/O設(shè)備都有自己專(zhuān)用的

I/O控制器,接收

CPU啟動(dòng)

I/O操作的命令,獨(dú)立地控制

I/O設(shè)備工作,表明

I/O操作是否完成。I/O控制器是一組電路

,不同的設(shè)備其控制器的結(jié)構(gòu)和功能也不相同

。鍵盤(pán)、鼠標(biāo)、打印機(jī)等的

I/O控制器比較簡(jiǎn)單

,集成在主板芯片組中

。主機(jī)上連接

I/O設(shè)備的各種插頭

/插座及相應(yīng)的通信規(guī)范及電器特性等稱(chēng)為

I/O設(shè)備接口或(

I/O設(shè)備)3.5.2輸入/輸出及控制方式1.程序控制方式是指在程序的控制下進(jìn)行數(shù)據(jù)傳送,分為無(wú)條件傳送方式和條件傳送方式兩種。在傳送數(shù)據(jù)之前不查詢(xún)外設(shè)的狀態(tài)而直接執(zhí)行輸入指令或輸出指令的方式就是無(wú)條件傳送。無(wú)條件傳送是輸入/輸出控制方式最簡(jiǎn)單的一種

,該傳送方式的條件是,傳送不是太頻繁,并需保證每次傳送時(shí),外設(shè)處于就緒狀態(tài)。條件傳送也稱(chēng)為查詢(xún)式傳送,CPU通過(guò)執(zhí)行程序不斷讀取外設(shè)的狀態(tài)。輸入設(shè)備處于準(zhǔn)備好狀態(tài)或輸出設(shè)備處于空閑狀態(tài),則

CPU執(zhí)行輸入指令或輸出指令與外設(shè)交換信息。要求接口電路中除了有數(shù)據(jù)端口外,還應(yīng)有狀態(tài)端口。2.中斷控制方式當(dāng)輸入設(shè)備已將數(shù)據(jù)準(zhǔn)備好或輸出設(shè)備可以接收數(shù)據(jù)時(shí)

,便可向CPU發(fā)中斷請(qǐng)求。

CPU響應(yīng)中斷請(qǐng)求后,暫時(shí)停止執(zhí)行當(dāng)前程序而去執(zhí)行一個(gè)為外設(shè)輸入/輸出數(shù)據(jù)的服務(wù)程序。此服務(wù)程序即為中斷處理子程序或中斷服務(wù)子程序。中斷服務(wù)程序執(zhí)行完,CPU又轉(zhuǎn)回到被中斷處而繼續(xù)執(zhí)行原來(lái)的程序。在中斷控制方式下,CPU和外設(shè)在大部分時(shí)間里是并行工作的。

CPU不必在兩個(gè)輸入/輸出過(guò)程之間對(duì)接口的狀態(tài)進(jìn)行測(cè)試和等待,而是完成與輸入/輸出無(wú)關(guān)的正常的工作信號(hào)。當(dāng)外設(shè)準(zhǔn)備就緒時(shí),外設(shè)會(huì)主動(dòng)向CPU發(fā)中斷請(qǐng)求而進(jìn)入一個(gè)傳送過(guò)程。此過(guò)處理完成后,CPU又可以繼續(xù)執(zhí)行被中斷的任務(wù),而不是轉(zhuǎn)入等待狀態(tài)。因此,采用中斷方式可以大大提高

CPU的效率并具有較高的實(shí)時(shí)性。3.DMA控制方式與程序控制方式相比

,采用中斷控制方式進(jìn)行輸入

/輸出能提高

CPU的利用率。但其數(shù)據(jù)傳輸仍是通過(guò)執(zhí)行程序來(lái)完成的,并且每次傳輸都需要保護(hù)斷點(diǎn)處的現(xiàn)場(chǎng)信息,這又需要

CPU一定的執(zhí)行時(shí)間。采用中斷控制方式傳輸數(shù)據(jù)的速度不可能很快,不能滿足高速

I/O設(shè)備以及磁盤(pán)設(shè)備成組交換數(shù)據(jù)的需求。DMA方式采用專(zhuān)門(mén)的硬件控制器

(DMAC)來(lái)執(zhí)行數(shù)據(jù)傳送。

DMAC可從

CPU那里接管系統(tǒng)總線的控制權(quán),并且由

DMAC本身發(fā)出的存儲(chǔ)器地址信號(hào)以及訪問(wèn)存儲(chǔ)器和I/O設(shè)備的讀寫(xiě)脈沖等控制信號(hào),使得數(shù)據(jù)通過(guò)總線直接在存儲(chǔ)器和I/O設(shè)備之間(或I/O設(shè)備與存儲(chǔ)器之間,存儲(chǔ)器與存儲(chǔ)器之間)進(jìn)行傳送。在DMA接管總線執(zhí)行數(shù)據(jù)傳送過(guò)程中,CPU暫停工作,不參與數(shù)據(jù)傳送。使用

DMA控制方式進(jìn)行輸入/輸出操作時(shí),CPU必須先對(duì)指定外設(shè)的

DMA通道設(shè)定工作方式,給出

I/O操作命令,指出要傳送的數(shù)據(jù)在存儲(chǔ)器中的起始地址及需要傳送的字節(jié)數(shù)目等,然后才能啟動(dòng)DMAC工作。非屏蔽中斷請(qǐng)求中斷邏輯INTn指令I(lǐng)NT0指令除法錯(cuò)誤單步TF=1IR08259A

IR1

可編程

IR2

中斷

IR3

控制器

IR4(PIC)IR5

IR6

IR7INTRNMICPUn410系統(tǒng)定時(shí)器鍵盤(pán)彩色/圖形接口保留(通信)串行通信接口保留(ALT打印機(jī))軟盤(pán)保留(打印機(jī))08090A0B0C0D0E0F3.5.38259A可編程中斷控制器8259A邏輯結(jié)構(gòu)1.8259A中斷控制器結(jié)構(gòu)

8259A是為控制優(yōu)先級(jí)中斷而設(shè)計(jì)的可編程芯片,它具有將中斷源按優(yōu)先級(jí)排隊(duì)、辨認(rèn)中斷源、向CPU提供中斷向量等功能,可協(xié)助CPU方便地管理八級(jí)中斷

中斷請(qǐng)求線IRQO-IRQ7上的中斷請(qǐng)求信號(hào)接至8位的中斷請(qǐng)求寄存器IRR,IRR寄存所有中斷請(qǐng)求(對(duì)應(yīng)位置1表示有中斷請(qǐng)求)

I/O設(shè)備發(fā)出的中斷請(qǐng)求信號(hào)為高電平的時(shí)間必須保持到8259A接收到CPU發(fā)出的第一個(gè)中斷響應(yīng)信號(hào)INTA負(fù)脈沖結(jié)束時(shí)為止。8259A接收到第二個(gè)中斷響應(yīng)信號(hào)INTA后,將把中斷類(lèi)型碼的值輸出到數(shù)據(jù)總線上。8259A內(nèi)部的數(shù)據(jù)總線緩沖器用于連接系統(tǒng)的數(shù)據(jù)總線和8259A的內(nèi)部總線,以便CPU對(duì)8259A寫(xiě)入狀態(tài)字和控制字,或者讀出8259A的信息讀/寫(xiě)控制電路接受I/O命令,對(duì)8259A初始化命令字寄存器和操作命令字寄存器進(jìn)行編程,以規(guī)定8259A的工作方式和控制方式，級(jí)聯(lián)緩沖、

比較2.8259A編程及示例使用8259A進(jìn)行中斷控制時(shí),CPU首先應(yīng)對(duì)8259A內(nèi)部的各寄存器寫(xiě)入相應(yīng)的初始化命令字ICW和控制命令字OCW,即要對(duì)8259A進(jìn)行初始化編程。①初始化命令字共有四個(gè):ICW1(PC的主片口地址為20H,從片口地址為A0H,

ICW2，ICW3

和ICW4(主片口地址都是21H,從片口地址都是A1H)。編程時(shí)CPU必須按ICW1-ICW4的順序?qū)懭?。初始化命令字ICW例如：ICW1

用于設(shè)置8259A基本工作方式D7 D6 D5 D4 D3

D2

D1

D0 A7 A6 A5 1

LTIM

ADI SNGL

IC4IC4用于規(guī)定是否需要寫(xiě)入初始化命令字ICW:IC4=1,需要寫(xiě)入ICW4;IC4=0,不需寫(xiě)入ICW4。

SNGL用于指出使用單片8259A還是多片8259A:SNGL=1,單片方式。SNGL=０,級(jí)連方式ICW2ICW3ICW4功能？②操作命令字

CPU向8259A寫(xiě)完初始化命令字后,為進(jìn)一步提高它的中斷處理功能,例如:為了屏蔽某些中斷,為了能夠發(fā)出中斷結(jié)束命令等,還需繼續(xù)設(shè)置8259A寫(xiě)入操作命令字。操作命令字共有三個(gè):OCW1(主片口地址為21H,從片口地址為A1H)OCW2(主片口地址為20H,從片口地址為AOH)

OCW3(主片口地址為20H,從片口地址為AOH)OCW1用來(lái)設(shè)置中斷屏蔽寄存器中各位的值D7D6D5D4D3D2D1D0

M7M6M5M4M3M2M1MO當(dāng)Mi=1時(shí),對(duì)應(yīng)的第i個(gè)中斷請(qǐng)求被屏蔽U=0,1,2,…,7)。OCW2用來(lái)設(shè)置中斷結(jié)束、優(yōu)先權(quán)循環(huán)等操作方式

D7

D6

D5

D4

D3

D2

D1

DO R

SL

EOI 0 0 L2

L1

LOR:優(yōu)先權(quán)循環(huán)位.R=O時(shí),8個(gè)中斷的優(yōu)先級(jí)固定不變(IRQ7最低,IRQ0

最高).R=1時(shí),優(yōu)先級(jí)循環(huán)。此時(shí)優(yōu)先級(jí)采用循環(huán)輪轉(zhuǎn)方式,一個(gè)中斷請(qǐng)求,例如IRQ4,服務(wù)完畢后,就輪為最低級(jí)別的優(yōu)先級(jí),而和它相鄰的中斷請(qǐng)求,此時(shí)為IRQ5,變?yōu)樽罡邇?yōu)先級(jí),IRQ6變?yōu)榇胃邇?yōu)先級(jí),其他依次類(lèi)推

;8259A初始化程序段（單片、嵌套中斷工作方式）MOVAL,13H;ICWl送入

AL,單片

8259A,邊沿觸發(fā)

OUT20H,AL;ICWl送入

ICWl口地址MOVAL,8;ICW2送入

AL,送中斷向量類(lèi)型碼

高5位OUT2lH,AL;ICW2送入

ICW2口地址MOVAL,9;ICW4送入

AL,表示

80x86模式,緩沖方式,一般嵌套方式OUT2lH,AL;ICW4送入

ICW4口地址MOVAL,OFFH;OCWl送入

AL,屏蔽所有中斷OUT2lH,AL;OCWl送入

OCWl口地址;查詢(xún)

8259A中斷屏蔽寄存器程序段MOV AL,0;OCWl送入

AL,表示

IMR為全0OUT 2lH,AL;OCWl送入OCWl口地址IN AL,2lH ;讀

IMR狀態(tài)OR AL,AL ;IMR=0?JNZ D6 ;若不為

0,則轉(zhuǎn)出錯(cuò)程序

D6MOVAL,OFFH;OCWl送入

AL,表示

IMR為全

lOUT2lH,ALIN AL,2lH ;讀

IMR狀態(tài)ADD AL,1 ;IMR=l?JNZ D6 ;若不為

1,則轉(zhuǎn)出錯(cuò)程序

D63.PC的

ISA總線中斷PC/XT使用一片

8259A管理

8級(jí)可屏蔽硬件中斷,PCIAT及以上的系統(tǒng)使用兩片

8259A管理

15級(jí)可屏蔽硬件中斷。

IRQ標(biāo)準(zhǔn)功能總線插槽總線類(lèi)型使用參考0系統(tǒng)定時(shí)器未引出1鍵盤(pán)控制器未引出2供第二個(gè)8259A級(jí)聯(lián)用未引出8實(shí)時(shí)時(shí)鐘未引出9可用(類(lèi)似IRQ2)引出XT/ISA網(wǎng)卡10可用引出ISAUSB11可用引出ISASCSI主適配器12可用的主板鼠標(biāo)口引出ISA主板鼠標(biāo)端口13數(shù)學(xué)協(xié)處理器未引出14主IDE引出ISA第一個(gè)IDE(硬盤(pán))15次IDEI可用引出ISA第二個(gè)IDE(CD-ROM/磁帶)3串行口2(COM2)引出XT/ISACOM2/內(nèi)置MODEM4串行口1(COMl)引出XT/ISACOMI5聲音/并行口2(LPTI)引出XT/ISA聲卡6軟盤(pán)控制器引出XT/ISA軟盤(pán)控制器7并行口1(LPTl)引出XT/ISALPTl4.中斷控制方式下

I/O的執(zhí)行過(guò)程(1)鍵盤(pán)設(shè)備通過(guò)中斷請(qǐng)求線

IRQl將

8259A內(nèi)部中斷請(qǐng)求觸發(fā)器

IRR相應(yīng)位

(IRQl)置位。(2)8259A收到

IRQl信號(hào),將與同時(shí)申請(qǐng)中斷的其他信號(hào)或正掛起的中斷信號(hào),通過(guò)內(nèi)部中斷優(yōu)先級(jí)分析器進(jìn)行分析比較,如果該中斷請(qǐng)求是唯一的,或優(yōu)先級(jí)為最高,則由

8259A的

INT引腳向

CPU發(fā)出中斷請(qǐng)求信號(hào)

INTR(3)CPU響應(yīng)中斷,連續(xù)發(fā)出兩個(gè)INTA信號(hào),第一個(gè)

INTA信號(hào)將現(xiàn)行的中斷服務(wù)寄存器

ISR相應(yīng)位置位,表示正在為它服務(wù),同時(shí)中斷請(qǐng)求觸發(fā)器

IRR相應(yīng)位復(fù)位,為再次中斷請(qǐng)求做好準(zhǔn)備

(如果中斷請(qǐng)求是由從片8259A發(fā)出的,則主片

8259A將從

CAS0-CAS2引腳向從片送出識(shí)別碼)。第二個(gè)

INTA信號(hào)則要求

8259A將中斷信號(hào)的類(lèi)型碼送到數(shù)據(jù)總線上。(4)CPU收到

8位中斷類(lèi)型碼

(鍵盤(pán)中斷類(lèi)型碼為

09H)后,將其乘以4后作為中斷向量的地址(5)CPU屏蔽中斷,將中斷現(xiàn)場(chǎng)信息

(標(biāo)志寄存器和

IP及CS值)壓入系統(tǒng)堆錢(qián),標(biāo)志寄存器

I位(中斷允許位)和T位

(陷阱標(biāo)志位)清零,并按中斷向量地址取得到新的

IP及

CS的值(6)CPU以

CS的值為段址

,IP為偏移值

,轉(zhuǎn)去執(zhí)行鍵盤(pán)中斷服務(wù)程序

(7)CPU執(zhí)行鍵盤(pán)中斷服務(wù)程序從鍵盤(pán)輸入緩沖器中取得輸入的數(shù)據(jù)。(8)中斷服務(wù)程序結(jié)束時(shí)返回到原先被中斷的程序繼續(xù)執(zhí)行。用中斷控制方式的

I/O處理過(guò)程的效率要比程序控制方式高

,但

CPU理過(guò)程也更復(fù)雜,如果處理的是高速外部設(shè)備,由于頻繁地中斷,

CPU效率會(huì)降低,此時(shí)應(yīng)采用

DMA控制方式3.5.48237可編程

DMA控制器1.DMA控制方式的原理CS:片選,低電平有效。RESET:復(fù)位,高電平有效。

屏蔽寄存器置

1,其他寄存器均清0。復(fù)位后

,8237處于空閑周期,它的所有控制線都處于高阻狀態(tài),復(fù)位之后必須重新初始化,否則

8237不能進(jìn)入DMA操作。READY:準(zhǔn)備就緒,高電平有效。當(dāng)所選擇的存儲(chǔ)器或

I/O端口的速度較慢,需要延長(zhǎng)傳輸時(shí)間時(shí),使

READY端處于低電平,8237自動(dòng)在存儲(chǔ)器讀和存儲(chǔ)器寫(xiě)周期中插入等待周期,當(dāng)傳輸完成時(shí)

,READY端為高電平,表示存儲(chǔ)器或外設(shè)準(zhǔn)備就緒。ADSTB:地址選通,高電平有效。當(dāng)前地址寄存器的高8位經(jīng)數(shù)據(jù)總線

DB7–DB0送到外部鎖存器中。AEN:地址允許輸出,高電平有效。把外部鎖存器中的高

8位地址放到系統(tǒng)地址總線上,與芯片輸出低

8位地址構(gòu)成內(nèi)存單元地址的偏移量。DMA傳送時(shí)屏蔽別的系統(tǒng)總線驅(qū)動(dòng)器。MEMR:存儲(chǔ)器讀,低電平有效,輸出,只用于

DMA傳送。在

DMA讀周期期間

,用于從尋址的存儲(chǔ)器單元中讀出數(shù)據(jù)MEMW:存儲(chǔ)器寫(xiě),低電平有效,輸出,只用于

DMA傳送。在

DMA寫(xiě)周期期間,用于將數(shù)據(jù)寫(xiě)入所尋址的存儲(chǔ)單元中。lOR:I/O讀信號(hào),低電平有效

,雙向。CPU控制總線時(shí),它是輸入信號(hào),CPU利用此信號(hào)讀取

8237內(nèi)部寄存器的狀態(tài);當(dāng)

8237控制總線時(shí),它是輸出信號(hào),與MEMW相配合,控制數(shù)據(jù)由外設(shè)傳送至存儲(chǔ)器。lOW:I/O寫(xiě)信號(hào),低電平有效,雙向。

CPU控制總線時(shí),它是輸入信號(hào),CPU利用它把信息寫(xiě)入

8237內(nèi)部寄存器(初始化);當(dāng)

8237控制總線時(shí),它是輸出信號(hào),與

MEMR互相配合,把數(shù)據(jù)從存儲(chǔ)器傳送至外設(shè)。EOP:DMA傳送過(guò)程結(jié)束信號(hào),低電平有效,雙向。當(dāng)由外部向DMA控制器送一個(gè)EOP信號(hào)時(shí),DMA傳送過(guò)程被外部強(qiáng)迫結(jié)束。當(dāng)

DMA控制的任一通道計(jì)數(shù)結(jié)束時(shí),會(huì)從EOP引腳輸出一個(gè)低電平,表示

DMA傳輸結(jié)束。無(wú)論是從外部終止

DMA過(guò)程

,還是內(nèi)部計(jì)數(shù)結(jié)束引起

DMA過(guò)程終止,都會(huì)使

DMA控制器的內(nèi)部寄存器復(fù)位。DREQ0-DREQ3:DMA請(qǐng)求輸入信號(hào),有效電平可由編程設(shè)定。是外設(shè)為取得DMA服務(wù)而送到各個(gè)通道的請(qǐng)求信號(hào)。在固定優(yōu)先級(jí)情況下

,DREQ0優(yōu)先級(jí)最高,DREQ3優(yōu)先級(jí)最低;在優(yōu)先級(jí)循環(huán)方式下

,某通道的

DMA請(qǐng)求被響應(yīng)后

,隨即降為最低級(jí)。8237用

DACK信號(hào)對(duì)

DREQ的響應(yīng),在信號(hào)有效之前,DREQ信號(hào)必須維持有效。DACK0-DACK3:DMAC對(duì)各個(gè)通道請(qǐng)求的響應(yīng)信號(hào),輸出,有效電平可由編程設(shè)定。

8237接收到通道請(qǐng)求后,向

CPU發(fā)出

DMA請(qǐng)求信號(hào)

HRQ,當(dāng)

8237獲得

CPU送來(lái)的總線允許信號(hào)

HLDA后

,產(chǎn)生

DACK信號(hào)送到相應(yīng)的外設(shè)端口,從而進(jìn)入

DMA服務(wù)過(guò)程HRQ:8237給

CPU的總線請(qǐng)求,高電平有效。當(dāng)

I/O端口要求

DMA傳送時(shí),向

DMA發(fā)送

DREQ信號(hào),如果相應(yīng)通道屏蔽位為0,

DMA請(qǐng)求未被屏蔽,則

DMA控制器的

HRQ端輸出為有效電平,向

CPU發(fā)總線請(qǐng)求。HLDA:總線響應(yīng)信號(hào),高電平有效,是

CPU對(duì)

HRQ信號(hào)的應(yīng)答信號(hào)。

CPU接收到

HRQ信號(hào)后,在當(dāng)前總線周期結(jié)束之后讓出總線

,并使

HLDA信號(hào)有效。程序命令控制邏輯對(duì)

CPU送來(lái)的程序命令進(jìn)行譯碼,在

DMA請(qǐng)求服務(wù)之前

(即芯片處于空閑周期),通過(guò)

I/O地址緩沖器送來(lái)的地址

A3-AO分別對(duì)內(nèi)部寄存器進(jìn)行預(yù)置;在

DMA服務(wù)期間

(即芯片處于操作周期),對(duì)方式控制字的最低兩位Dl、DO進(jìn)行譯碼,以確定DMA的操作通道。A3-A0:地址總線低

4位,雙向。當(dāng)

CPU控制總線時(shí),是地址輸入線,CPU用這

4條地址線對(duì)

DMA控制器的內(nèi)部寄存器進(jìn)行尋址,完成對(duì)

DMA控制器的編程。當(dāng)8237控制總線時(shí),由這

4條線輸出要訪問(wèn)的存儲(chǔ)單元的最低

4位地址。A7-A4:地址線

,輸出

,用于

DMA傳送時(shí)輸出要訪問(wèn)的存儲(chǔ)單元低

8位地址中的高

4位。DB7_DBO:8位雙向數(shù)據(jù)線

,與系統(tǒng)數(shù)據(jù)總線相連。在

CPU控制總線時(shí),CPU可以通過(guò)I/O命令從

DMA控制器中讀取內(nèi)部寄存器的內(nèi)容送到

DB7_DBO,以了解

8237的工作情況

,可以通過(guò)

I/O寫(xiě)命令對(duì)

DM