集成電路版圖設(shè)計(jì)-第二章

集成電路版圖設(shè)計(jì)周明珠

杭州電子科技大學(xué)電子信息學(xué)院第3章IC制造工藝3.1外延生長(zhǎng)3.2掩膜版的制造3.3光刻3.4氧化3.5淀積與刻蝕3.6摻雜3.1外延的生長(zhǎng)(Epitaxy)外延生長(zhǎng)的目的半導(dǎo)體工藝流程中的基片是拋光過(guò)的晶圓基片，直徑在50~300mm（2-12英寸）之間，厚度約幾百納米。在單晶襯底（基片）上生長(zhǎng)一層有一定要求的、與襯底，故稱外延生長(zhǎng)晶向相同的單晶層，猶如原來(lái)的晶體向外延伸了一段。外延生長(zhǎng)技術(shù)發(fā)展于50年代末60年代初。當(dāng)時(shí)，為了制造高頻大功率器件，需要減小集電極串聯(lián)電阻，又要求材料能耐高壓和大電流，因此需要在低阻值襯底上生長(zhǎng)一層薄的高阻外延層。外延生長(zhǎng)的新單晶層可在導(dǎo)電類型、電阻率等方面與襯底不同，還可以生長(zhǎng)不同厚度和不同要求的多層單晶，從而大大提高器件設(shè)計(jì)的靈活性和器件的性能。

外延生長(zhǎng)的原理采用最多的氣相外延工藝(VPE)H2氣攜帶四氯化硅（SiCl4）釋放出的Si原子在基片表面形成單晶硅，典型的生長(zhǎng)速度為0.5~1um/min外延中的摻雜硅片外延生長(zhǎng)時(shí)，常需要控制摻雜，以保證控制電阻率。N型外延層所用的摻雜劑一般為磷烷(PH3)或三氯化磷(PCl3);P型的為乙硼烷(B2H6)或三氯化硼(BCl3)等。分子束外延(MBE)將襯底置于超高真空腔中，將需要生長(zhǎng)的單晶物質(zhì)按元素不同分別放在噴射爐中。每種元素加熱到適當(dāng)?shù)臏囟?使其以分子流射出,即可生長(zhǎng)極薄（甚至是單原子層）的單晶層和幾種物質(zhì)交替的超晶格結(jié)構(gòu)。

英國(guó)VG公司型號(hào)為V80S-Si的MBE掩膜的制版工藝3.2掩膜的制版工藝從物理上講,任何半導(dǎo)體器件及IC者是一系列互相聯(lián)系的基本單元的組合,如導(dǎo)體,半導(dǎo)體及在基片上不同層上形成的不同尺寸的隔離材料等.要制作出這些結(jié)構(gòu)需要一套掩膜。一個(gè)光學(xué)掩膜通常是一塊涂著特定圖案鉻薄層的石英玻璃片，一層掩模對(duì)應(yīng)一塊IC的一個(gè)工藝層。工藝流程中需要的一套掩膜必須在工藝流程開(kāi)始之前制作出來(lái)。制作這套掩膜的數(shù)據(jù)來(lái)自電路設(shè)計(jì)工程師給出的版圖。什么是掩膜？掩膜是用石英玻璃做成的均勻平坦的薄片，表面上涂一層600～800?厚的Cr層，使其表面光潔度更高。稱之為鉻板，Crmask。整版及單片版掩膜整版按統(tǒng)一的放大率印制，因此稱為1X掩膜。這種掩膜在一次曝光中，對(duì)應(yīng)著一個(gè)芯片陣列的所有電路的圖形都被映射到基片的光刻膠單片版通常把實(shí)際電路放大5或10倍，故稱作5X或10X掩膜。這樣的掩膜上的圖案僅對(duì)應(yīng)著基片上芯片陣列中的一個(gè)單元。上面的圖案可通過(guò)步進(jìn)曝光機(jī)映射到整個(gè)基片上。早期掩膜制作方法人們先把版圖(layout)分層畫(huà)在紙上,每一層mask一種圖案.畫(huà)得很大,50×50cm2或100×100cm2,貼在墻上,用照相機(jī)拍照.然后縮小10～20倍,變?yōu)?×5～2.5x2.5cm2或10×10～5×5cm2的精細(xì)底片.這叫初縮.將初縮版裝入步進(jìn)重復(fù)照相機(jī),進(jìn)一步縮小到2×2cm2或3.5×3.5cm2,一步一幅印到鉻(Cr)板上,形成一個(gè)陣列.IC、Mask&Wafer整版和接觸式曝光在這種方法中,掩膜和晶圓是一樣大小的.對(duì)應(yīng)于3”～8”晶圓,需要3”～8”掩膜.不過(guò)晶圓是圓的,掩膜是方的這樣制作的掩膜圖案失真較大,因?yàn)榘鎴D畫(huà)在紙上,熱脹冷縮,受潮起皺,鋪不平等初縮時(shí),照相機(jī)有失真步進(jìn)重復(fù)照相,同樣有失真從mask到晶圓上成像,還有失真.圖案發(fā)生器方法在PG法中,規(guī)定layout的基本圖形為矩形.任何版圖都將分解成一系列各種大小、不同位置和方向的矩形條的組合.每個(gè)矩形條用5個(gè)參數(shù)進(jìn)行描述:(X,Y,A,W,H)電子束掃描法電子束掃描裝置LEICA公司型號(hào)為EBPG5000+的電子束光刻裝置步進(jìn)距離為50nm3.3光刻在IC的制造過(guò)程中，光刻是多次應(yīng)用的重要工序。其作用是把掩膜上的圖型轉(zhuǎn)換成晶圓上的器件結(jié)構(gòu)。光刻步驟一、晶圓涂光刻膠：清洗晶圓，在200°C溫度下烘干1小時(shí)。目的是防止水汽引起光刻膠薄膜出現(xiàn)缺陷。待晶圓冷卻下來(lái)，立即涂光刻膠。光刻膠有兩種：正性(positive)與負(fù)性(negative)。正性膠顯影后去除的是經(jīng)曝光的區(qū)域的光刻膠，負(fù)性膠顯影后去除的是未經(jīng)曝光的區(qū)域的光刻膠。正性膠適合作窗口結(jié)構(gòu),如接觸孔,焊盤(pán)等，而負(fù)性膠適用于做長(zhǎng)條形狀如多晶硅和金屬布線等。常用OMR83,負(fù)片型。光刻膠對(duì)大部分可見(jiàn)光靈敏，對(duì)黃光不靈敏，可在黃光下操作。正性膠與負(fù)性膠光刻圖形的形成涂光刻膠的方法光刻膠通過(guò)過(guò)濾器滴入晶圓中央，被真空吸盤(pán)吸牢的晶圓以2000～8000轉(zhuǎn)/分鐘的高速旋轉(zhuǎn)，從而使光刻膠均勻地涂在晶圓表面。光刻步驟二、三、四二、曝光:光源可以是可見(jiàn)光,紫外線,X射線和電子束。光量，時(shí)間取決于光刻膠的型號(hào)，厚度和成像深度。三、顯影:晶圓用真空吸盤(pán)吸牢，高速旋轉(zhuǎn)，將顯影液噴射到晶圓上。顯影后，用清潔液噴洗。四、烘干:將顯影液和清潔液全部蒸發(fā)掉。曝光方式接觸式曝光方式中，把掩膜以0.05～0.3ATM的壓力壓在涂光刻膠的晶圓上，曝光光源的波長(zhǎng)在0.4μm左右曝光系統(tǒng)曝光系統(tǒng)(下圖):點(diǎn)光源產(chǎn)生的光經(jīng)凹面鏡反射得發(fā)散光束，再經(jīng)透鏡變成平行光束，經(jīng)45°折射后投射到工作臺(tái)上。圖象偏差問(wèn)題接觸式曝光方式的圖象偏差問(wèn)題原因:光束不平行，接觸不密有間隙舉例:θ=3°，y+2d=10μm,則有(y+2d)tgθ=0.5μm掩膜和晶圓之間實(shí)現(xiàn)理想接觸的制約因素掩膜本身不平坦，晶圓表面有輕微凸凹，掩膜和晶圓之間有灰塵。接觸式曝光方式的掩膜磨損問(wèn)題掩膜和晶圓每次接觸產(chǎn)生磨損，使掩膜可使用次數(shù)受到限制。非接觸式光刻縮小投影曝光系統(tǒng)水銀燈光源通過(guò)聚光鏡投射在掩膜上。掩膜比晶圓小，但比芯片大得多。在這個(gè)掩膜中，含有一個(gè)芯片或幾個(gè)芯片的圖案，稱之為母版（reticle）光束通過(guò)掩膜后，進(jìn)入一個(gè)縮小的透鏡組，把reticle上的圖案，縮小5~10倍，在晶圓上成像?？s小投影曝光系統(tǒng)(示意圖)縮小投影曝光系統(tǒng)的特點(diǎn)由于一次曝光只有一個(gè)母版上的內(nèi)容，也就是只有一個(gè)或幾個(gè)芯片，生產(chǎn)量不高。由于一次曝光只有一個(gè)或幾個(gè)芯片，要使全部晶圓面積曝光，就得步進(jìn)。步進(jìn)包括XY工作臺(tái)的分別以芯片長(zhǎng)度和寬度為步長(zhǎng)的移動(dòng)和Reticle內(nèi)容的重復(fù)曝光。投影方式分辨率高，且基片與掩膜間距較大,不存在掩膜磨損問(wèn)題3.4氧化將裸露的硅片放在1000℃左右的氧化氣氛（例如氧氣）中生長(zhǎng)而成的氧化層的生長(zhǎng)厚度是工藝的關(guān)鍵指標(biāo)，決定著晶體管的電流驅(qū)動(dòng)能力和可靠性。3.5淀積與刻蝕淀積的作用：多晶硅、隔離互連層的絕緣材料和互連的金屬層?？涛g的作用:

制作不同的器件結(jié)構(gòu)，如線條、接觸孔、臺(tái)式晶體管、凸紋、柵等。被刻蝕的材料:半導(dǎo)體，絕緣體，金屬等?？涛g的兩種方法：濕法和干法濕法刻蝕首先要用適當(dāng)(包含有可以分解表面薄層的反應(yīng)物)的溶液浸潤(rùn)刻蝕面，然后清除被分解的材料.。如SiO2在室溫下可被HF酸刻蝕。許多基本結(jié)構(gòu)。濕法刻蝕在VLSI制造中的問(wèn)題:接觸孔的面積變得越來(lái)越小,抗蝕材料層中的小窗口會(huì)由于毛細(xì)作用而使得接觸孔不能被有效的浸潤(rùn)。是被分解的材料不能被有效的從反應(yīng)區(qū)的小窗口內(nèi)清除干法刻蝕RIE發(fā)生在反應(yīng)爐中，基片(晶圓)被放在一個(gè)已被用氮?dú)馇逑催^(guò)的托盤(pán)上，然后，托盤(pán)被送進(jìn)刻蝕室中，在那里托盤(pán)被接在下方的電極上。刻蝕氣體通過(guò)左方的噴口進(jìn)入刻蝕室。RIE的基板是帶負(fù)電的。正離子受帶負(fù)電的基板吸引，最終以近乎垂直的方向射入晶體，從而使刻蝕具有良好的方向性3.6摻雜摻雜的目的是以形成特定導(dǎo)電能力的材料區(qū)域,包括N型或P型半導(dǎo)體層和絕緣層。是制作各種半導(dǎo)體器件和IC的基本工藝。離子注入法離子注入技術(shù)是20世紀(jì)50年代開(kāi)始研究，70年代進(jìn)入工業(yè)應(yīng)用階段的。隨著VLSI超精細(xì)加工技術(shù)的進(jìn)展，現(xiàn)已成為各種半導(dǎo)體攙雜和注入隔離的主流技術(shù)離子注入機(jī)離子注入機(jī)包含離子源，分離單元，加速器，偏向系統(tǒng)，注入室等注