電工電子技術II-數字電路實驗PPT

實驗一、TTL門電路的邏輯功能測試一實驗目的1、掌握識別集成電路管腳排列的方法。尤其記?。?1)TTL集成電路的工作電壓是+5V；(2)電源端、地端的腳序;(3)輸出端不允許直接接電源和地。2、加深對與門、或門、非門、與非門、或非門及異或門電路邏輯功能的理解，掌握測試方法。（1）與門的功能F=A*B&AB（1）&F=A*B*C*D=0ABCD被D=0封閉的與門（2）輸入輸出ABQ000010100111二實驗原理（2）或門的功能F=A+B≥1AB（1）F=A+B+C=1≥1ABC“1”（2）被C=1封閉的或門輸入輸出ABQ000011101111（3)與非門的功能-異或門的功能=1ABQ=A⊕BABF=輸入輸出ABFQ0010011110111100&(4)TTL電路的輸入端懸空為高電平注意：CMOS電路輸入端不能懸空！＆閑置端+5V或VOH閑置端閑置端≥1閑置端+5V或VOH＆閑置端≥10V或VOL閑置端&&三實驗內容將74LS08與門、74LS32或門、74LS04非門、74LS00與非門、74LS02或非門、74LS86異或門的輸入端分別接邏輯電平輸出單元，相應的輸出端接邏輯電平顯示單元。（發(fā)光表示1，不發(fā)光表示0）檢查實驗電路接線無誤，即可進行實驗。記?。弘娫唇?5V，正確處理閑置端。改變邏輯電平開關的組態(tài)，觀察輸出端的狀態(tài)。

對輸入、輸出的狀態(tài)作記錄,填寫真值表。下以驗證74LS08與門的邏輯功能為例：1、測試74LS08與門的邏輯功能（1）先將VCC接數字邏輯儀的+5V,GND端接地；（2）選擇與門的兩個輸入端（如：1A、1B）與實驗儀上的兩個邏輯電平開關（如：K1、K2）相連，其余不用的多余輸入端懸空。邏輯開關“K”打上去為“1”，撥下來為“0”。（3）與門的輸出端（1Q）接到實驗儀上的發(fā)光二極管（如：L1），二極管亮為“1”，不亮則為“0”狀態(tài)。（4）改變1A、1B的邏輯組態(tài)，列出真值表，記錄1Q的輸出狀態(tài)。74LS08VCC4B4A4Q3B3A3Q1A1B1Q2A2B2QGND+5VK1K2L1

請按相同的方法做以下實驗：2、測試或門74LS32的功能；3、測試非門74LS04的功能；4、測試與非門74LS00的功能；5、測試或非門74LS02的功能；6、測試異或門74LS86的功能；接線時管腳排列圖參見實驗指導書的P84-85四實驗報告

實驗名稱一、實驗目的二、實驗原理三、實驗內容四、結果分析1.畫好實驗中各門電路的真值表表格，將實驗結果填寫到表中；2.根據實驗結果，寫出各邏輯門的邏輯表達式，并判斷邏輯門的好壞。五、實驗設備與器件下次實驗預習的內容及要求1.復習3/8線譯碼器74LS138的功能及測試方法，復習顯示譯碼器74LS48的功能及應用方法。(實驗指導書P40-41)2.試用74LS138和74LS20實現邏輯函數，畫出電路圖，列出真值表，并畫出集成塊接線圖備用。3.用顯示譯碼器74LS48和7段數碼顯示管組成一位數碼顯示電路。試畫出它的集成塊接線圖，備用。實驗二、

組合邏輯電路

實驗目的：1.掌握二4輸入與非門74LS20、3/8線譯碼器74LS138、顯示譯碼器74LS48的邏輯功能以及使用方法。2.設計由譯碼器實現邏輯函數.3.用顯示譯碼器74LS48和7段數碼管構成一位顯示電路，并組成電路驗證其功能。實驗內容：1.3/8線譯碼器74LS138功能測試。2.試用74LS138和74LS20實現邏輯函數3.用顯示譯碼器74LS48和7段數碼顯示管組成一位數碼顯示電路。實驗內容一：

3-8線譯碼器74LS138功能測試74LS138CBAA0A1A2

S1GNDVcc“1”首先要明確74LS138的功能：74LS138的功能測試方法1.使S1=1、/S2=/S3=0，A0，A1，A2接邏輯開關Ki，輸出端/Y0~/Y7接發(fā)光二極管L1-L8；2.改變A0，A1，A2的組態(tài)(000~111)，觀察發(fā)光二極管，看哪一路輸出低電平，將測試的結果填入預先設置的記錄表（如下頁表格所示）。74LS138A0A1A2

S1GNDVcc“1”74LS138功能測試記錄表輸入輸出數據端控制端地址輸入端S1/S2+/S3A2A1A0/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y7X1XXX1111111110000011111111000110010100111010010101101101011111111110VCCGND“1”F=∑（0、2、4、7）A0=Z;A1=Y;A2=X74LS138ZYXA0A1A2

S1GND實驗內容二：

用74LS138實現邏輯函數實現組合邏輯函數的方法1.74LS138配合74LS20即可實現邏輯函數的功能。2.按上圖接線，74LS138接為譯碼工作狀態(tài)。令A0=Z，A1=B，A2=X，A0、A1、A2接邏輯電平輸出；74LS20的輸出即為邏輯函數F=∑(0、2、4、7)，F接邏輯電平顯示；3.驗證它們的功能，如何驗證？74LS48的功能表74LS48為高電平有效的顯示譯碼器。內部有升壓電阻，可直接驅動共陰極數碼管。1234567874LS48VccfgabcdeA1A2A3A0GND16151411109實驗內容三：

74LS48和7段數碼管組成一位數碼顯示電路（1）共陰極譯碼驅動器74LS48（2）數碼管結構(+)abcdefgh共陽極LED顯示器abcdefgh共陰極LED顯示器一位數碼顯示電路的接線圖GND74LS48123456781615109A1A2A0A3VCCfgabcde1顯示管K1K2K3K0輸入端A0、A1、A2、A3對應接邏輯電平輸出，改變輸入狀態(tài)，顯示相應的數碼。列表記錄，并驗證功能。1、預習8選1數據選擇器74LS151的邏輯功能。2、預習雙4選1數據選擇器74LS153的邏輯功能。3、掌握用數據選擇器實現邏輯函數的方法。4、預習組合邏輯電路的設計與測試。下次實驗預習的內容及要求

(P38~40、P45~47)實驗三、數據選擇器及其應用實驗目的：1.掌握測試8選1數據選擇器74LS151邏輯功能的方法。2.掌握用數據選擇器74LS151實現邏輯函數的方法。實驗內容1、測試數據選擇器74LS151的邏輯功能。2、用74LS151實現邏輯函數F（A、B、C）=∑（m3、m4、m6、m7），列出真值表，并驗證其功能。3、用數選74LS153（雙4選1）和與非門組成8選1的數據選擇器（選作）實驗內容一：74LS151的功能測試及驗證1、7腳使能端接高電平時，數選不工作，輸出為VOL；接低電平時數選工作。2、隨地址碼A0A1A2的變化，輸出隨之變化。3、真值表見P38表11-1；74LS151D3D2D1D0YGNDVCC

D4D5D6D7A0A1A24、DO~D7數據輸入端接邏輯開關K,輸出端Y接電平顯示段L;5、地址碼A0A1A2=000~111時，Y=D0~D76、隨地址碼變化，選擇輸入的數據Di作為輸出數據。實驗內容二：

用74LS151實現3變量的組合邏輯函數1、地址碼端作為變量輸入端；2、數據端（D0~D7）與組合邏輯函數隨變量的取值相對應；3、數選輸出端就可滿足組合邏輯函數的取值。4、用74LS151實現F（A、B、C）=∑（m3、m5、m6、m7）的方法。

（1）列真值表；（2）找出對應關系。

（3）畫邏輯電路圖。列出對應真值表：（用Di對應F的取值）輸入函數輸出數選輸出CBAFY0000D0=00010D1=00100D2=00111D3=11000D4=01011D5=11101D6=11111D7=1邏輯電路圖VCCD4D5D6D7A0A1A274LS151D3D2D1D0YGND“0”12345678169實驗內容三：

雙4選1（74LS153）擴展為8選1數據選擇器1S

、A1、A0作為地址碼輸入端，形成000~111八個狀態(tài)。74LS1531SA11D31D21D11D01YGNDVCC2SA02D32D22D12D02Y&Y=1Y+2Y1234567816111091、1S

、A1、A0作為地址碼輸入端，形成000~111八個狀態(tài)。2、2Y、1Y的“或”邏輯作為輸出端Y；3、1D0~2D3作為8個數據輸入端；4、（1）1S=‘0’，1Y正常工作，輸出1Y=1Di；因2S=“1”，2Y不工作。（2）1S=‘1’，1Y不工作，因2S=“0”，2Y正常工作，輸出2Y=2Di。請同學們驗證。實驗原理及方法：74LS153組成8選1的功能表地址碼輸入數據輸入1數據輸入2數選輸出1SA1A01D01D11D21D32D02D12D22D31Y2YY000XXXX1D001D0001XXXX1D101D1010XXXX1D201D2011XXXX1D301D3100XXXX02D02D0101XXXX02D12D1110XXXX02D22D2111XXXX02D32D3注：Y=1Y+2Y74LS153擴展為“8選1”接線圖VCC2SA02D32D22D12D02Y74LS1531SA11D31D21D11D01YGND1234567816974LS001A1B1Q2A2B2QGNDVCC4B4A4Q3B3A3QY=1Y+2Y1S

、A1、A0作為地址碼輸入端，接邏輯電平開關K;1D0~2D3作為8個數據輸入端,接邏輯電平開關K;74LS00的8腳3Q端作為“8選1”的輸出。實驗四：組合邏輯電路的設計與測試實驗目的：1、掌握組合邏輯電路的分析與設計方法。2、加深對基本門電路使用的理解。實驗內容：1、設計一個四人無棄權表決電路(多數贊成則提議通過，即三人以上包括三人)，要求用2四輸入與非門來實現。2、用74LS86和74LS00設計半加器和全加器（選做）。組合電路的設計方法：1、根據任務的要求，列出真值表（同意為“1”，不同意為“0”）；2、用卡諾圖或代數化簡法求出最簡的邏輯表達式；3、根據表達式，畫出邏輯電路圖，用標準器件（與、或、非）構成電路；4、最后，用實驗來驗證設計的正確性。列真值表，贊成為“1”，反之為“0”結果Z0000000100010111表決人A0000000011111111B0000111100001111C0011001100110011D0101010101010101CD110111111010010110100ABZ=ABC+BCD+ACD+ABDZ=ABC+BCD+ACD+ABD=由此畫出電路圖；&&&&&ZABCBCDACDABD可用3片二4輸入與非門74LS20實現此邏輯電路用74LS20實現邏輯函數的接線圖

123456714131211109874LS20

123456714131211109874LS20

123456714131211109874LS20ABCDZVCC1、ABCD輸入端，接邏輯開關K；Z輸出端接電平顯示端L;2、改變ABCD的組態(tài)，記錄Z的變化，驗證邏輯函數的功能及設計的正確性。3、做好記錄，寫出實驗報告（從設計到實現邏輯函數的全過程）。附加內容：

異或門74LS86和與非門74LS00組成半加器B=1ASi=A+B＆Ci=AB＆要求：1、按邏輯圖構建電路圖；2、驗證它的邏輯功能，并記錄。異或門、與非門組成半加器接線圖A,B接邏輯電平開關K1,K2，74LS86的3腳輸出Si=A⊕B；74LS00的6腳輸出Ci=A*B；Si=A⊕B74LS86123456714981234567149874LS00VCCK1,K2ABCi=A*B異或門和與非門組成的全加器Ci-1Ci=Ci-1(Ai⊕Bi)+AiBi=1=1＆＆＆Ai⊕BiS=A⊕B⊕Ci-1AiBi異或門和與非門組成的全加器接線圖Ai、Bi、Ci-1接邏輯電平開關，74LS00的8腳出Ci，接電平顯示端；

74LS86的6腳輸出Si=A⊕B⊕Ci-1，接電平顯示端;1234567149874LS861234567149874LS00VCC8腳輸出端CiAiBiCi-1Si=A⊕B⊕Ci-1實驗預習內容（P48~52、P53~55）1、預習D觸發(fā)器74LS74的引腳排列、真值表及功能測試方法。2、預習JK觸發(fā)器74LS112的引腳排列、真值表及功能測試方法。3、預習74LS194移位寄存器的邏輯功能；4、預習用74LS194構成移存型計數器；實驗五觸發(fā)器的功能測試及轉換觸發(fā)器是具有記憶、儲存功能的基本邏輯部件。它的輸出狀態(tài)不僅取決于輸入狀態(tài)而且還與它的前一個輸出狀態(tài)相關。觸發(fā)器是最基本、最簡單的時序電路。實驗目的：學習應用與非門組成基本RS觸發(fā)器，驗證基本RS觸發(fā)器的邏輯功能。熟悉D觸發(fā)器及JK觸發(fā)器的集成電路器件的外形和引腳排列，并驗證D觸發(fā)器及JK觸發(fā)器的邏輯功能，熟悉其應用。掌握用示波器觀察脈沖波形的方法。RS觸發(fā)器Q&&RSD-F/F1、74LS74是上升沿觸發(fā)的雙D-F/F，配有各自的復位、置位、CP端。（管腳排列見教材）2、在CP端的上升沿到來時，QN+1=D3、當D輸入端與相聯(lián)時可組成計數式觸發(fā)器。QDCPJ-K-F/F1、74LS112是下降沿觸發(fā)的雙J-K-F/F，配有各自的復位、置位、CP端。（管腳排列見教材）2、在CP端的下降沿到來時，

QN+1=J+QN3、J=K=0，QN+1=QN，F/F狀態(tài)不變。J≠K，QN+1=J，F/F狀態(tài)由J決定。J=K=1，QN+1=，計數式觸發(fā)器。1QJKCP實驗內容一、RS觸發(fā)器功能測試Q&&RS實驗方法：1.用74LS00組成RS觸發(fā)器；2.R、S端分別接邏輯開關K,Q、端接邏輯電平顯示端L1,L2。3.實驗結果填入記錄表即可。內容二、JK觸發(fā)器74LS112功能驗證方法1.R、S端和J、K端分別接邏輯開關Ki;2.CP1接P端，加單次負脈沖，Q1端接電平顯示器L。3.先驗證RS的置位、復位功能。4.R=S=1時，改變J、K組態(tài)，記錄輸出端的狀態(tài)。填入記錄表，驗證功能。5.將JK觸發(fā)器的J、K端連著一起，構成T觸發(fā)器。在CP端輸入1KHz連續(xù)脈沖，觀察Q的變化，用雙蹤示波器觀察CP、Q和Q的波形，注意相位關系，描繪之。VCCCP2K2J2Q2Cp1K1J1Q1GND1234567816974LS112內容三、D觸發(fā)器74LS74功能驗證方法1.R、S端和D端分別接邏輯開關Ki;2.CP1接P端，加單次正脈沖，Q1端接電平顯示器L。3.先驗證RS的置位、復位功能。4.R=S=1時，改變D狀態(tài)，記錄輸出端的狀態(tài)。填入記錄表，驗證功能。5.將D和Q連著一起，構成T觸發(fā)器。在CP端輸入1KHz連續(xù)脈沖，觀察Q的變化，用雙蹤示波器觀察CP、Q和Q的波形，注意相位關系，描繪之。D1Cp1Q1GND1234567148VCCD2Cp2Q274LS74實驗內容四：觸發(fā)器的功能轉換(選作)

——JK觸發(fā)器→D觸發(fā)器J≠K，QN+1=J，令：J=D，則JK-F/F變換為D-F/F注：下降沿觸發(fā)JKCPQD轉換關系：令D=J+QN即可。注：上升沿觸發(fā)Q&&&DCPJK實驗內容四：觸發(fā)器的功能轉換(選作)

——D觸發(fā)器→JK觸發(fā)器實驗提示：1、對于74LS112、74LS74同學們可從邏輯符號判斷它屬于上升沿或下降沿觸發(fā)觸發(fā)器。2、觸發(fā)器轉換為“T”觸發(fā)器時，用示波器可清楚看到它的分頻波形。實驗六、集成移位寄存器實驗目的：1、掌握4位雙向通用移位寄存器74LS194的功能及測試方法。2、熟悉移位寄存器的應用（1）用移位寄存器組成循環(huán)計數器；（2）二進制碼的串-并，并-串行轉換；實驗內容：1、測試74LS194移位寄存器的邏輯功能；2、74LS194構成移存型計數器；3.二進制碼的串-并行轉換；(選作)（1）串行-并行轉換；（2）并行-串行轉換；74LS194集成移位寄存器原理介紹1、74LS194是4位雙向通用移位寄存器。2、它具有5種工作模式：

a、并行送數（數據置入Q0~Q3）；b、數據右移（由Q0~Q3方向傳遞）；c、數據左移（由Q3~Q0方向傳遞）；d、數據保持（使Q0~Q3的數據不變）；e、無條件清零（即Q0~Q3=0）。74LS194管腳排列及引腳功能介紹1、D0~D3送數端；2、Q0~Q3數據輸出端；3、S1、S0工作模式選擇端；（1）數據保持：S1=0、S0=0；（2）數據右移：S1=0、S0=1；（在CP脈沖作用下）（3）數據左移：S1=1、S0=0；（在CP脈沖作用下）（4）并行送數：S1=1、S0=1。（在CP脈沖作用下）CrSRD0D1D2D3SLGNDVCCQ0Q1Q2Q3CPS1S074LS1944、Cr清零端，Cr=0，Q0~Q3=0；正常工作時，Cr=1

5、SR右移串行送數端；SL左移串行送數端；6、CP時鐘脈沖端，正沿觸發(fā)。CrSRD0D1D2D3SLGNDVCCQ0Q1Q2Q3CPS1S074LS19474LS194管腳排列及引腳功能介紹（續(xù)）（附）74LS194功能表功能輸入輸出CPCRS1S2SRSLD0D1D2D3Q0Q1Q2Q3清零x0xxxxxxxx0000并入↑111xxabcdabcd右移↑101DSRxxxxxDSRQ0Q1Q2左移↑110xDSLxxxxQ1Q2Q3DSL保持x100xxxxxxQn0Qn1Qn2Qn3保持11xxxxxxxxQn0Qn1Qn2Qn3實驗內容一的實驗方法：測試74LS194功能

1、測并入功能的要點：①先清零；②令S1S0=11；③對D0~D3置數,送數1001；④在CP作用下即完成。將輸出狀態(tài)變化記錄在預設置的表里。2、測右移功能的要點：①先清零；②令S1S0=11，送數0110；③令S1S0=01；④令DSR=Q3；⑤在4次CP的作用下，將輸出狀態(tài)變化記錄在預設置的表1里。3、測左移功能的要點：

①先清零；②令S1S0=11，送數1001；③令S1S0=10；④令DSL=Q0；⑤在4次CP作用下，將輸出狀態(tài)變化記錄在預設置的表2里。

4、測保持功能的要點：①先清零；②令S1S0=11，送數1001；③令S1S0=00；④在4次CP作用下觀察移位寄存器的輸出是否變化？將輸出狀態(tài)變化記錄在預設置的表3里。測74LS194右移功能記錄表1功能CPCrS1S0Q0Q1Q2Q3清零X0XX0000并入1110110CP1101CP2101CP3101CP4101并入置數時，D0D1D2D3=0110;注：右移時DSR=Q3;測74LS194左移功能記錄表2功能CPCrS1S0Q0Q1Q2Q3清零X0XX0000并入1111001CP1110CP2110CP3110CP4110并入置數時，D0D1D2D3=1001;注：左移時DSL=Q0測74LS194保持功能記錄表3功能CPCrS1S0Q0Q1Q2Q3清零X0XX0000并入1111001保持100CP1100CP2100CP3100CP4100內容二、74LS194構成扭環(huán)型計數器工作原理：1.先清零，Q0Q1Q2Q3=0000;2.S1S0=01，右移工作模式；3.DSR=/Q3，在CP的作用下，Q0Q1Q2Q3實現右移；4.Q0Q1Q2Q3（0000）-（1000）-（1100）-（1110）-（1111）-（0111）-（0011）-（0001）-（0000）；實現8進制循環(huán)計數。VCCQ0Q1Q2Q3CPS1S074LS194CP“1”CrSRD0D1D2D3SLGND環(huán)形計數器功能測試方法CrSRD0D1D2D3SLGNDVCCQ0Q1Q2Q3CPS1S074LS194(1)CP“1”工作原理：1.先清零，Q0Q1Q2Q3=0000;2、令S1S0=11，置數使Q0Q1Q2Q3=0001；3.S1S0=01，右移工作模式；4.DSR=Q3，在CP的作用下，Q0Q1Q2Q3實現右移；5.Q0Q1Q2Q3（0001）-（1000）-（0100）-（0010）-（0001）；實現4進制循環(huán)計數。串-并轉換原理圖串行輸入74LS194（Ⅰ）Q0Q1Q2Q3D0D1D2D3S1S0SRCPCR74LS194（Ⅱ）Q0Q1Q2Q3D0D1D2D3S1S0SRCPCR1并行輸出：片Ⅰ的Q0~Q3-片Ⅱ的Q0~Q2

片Ⅱ的Q3輸出轉換完成信號工作原理說明：1、片Ⅰ的Q3接片ⅡSR，實現信號右移傳遞。2、片Ⅰ的D0=0（標志碼），片Ⅰ的D1~D3和片Ⅱ

的D0~D3=1，當CR=0時，并行輸出=00000000；兩片的S1、S0=1，CP到來時，實現并行送數，并行輸出=01111111；3、由此，兩片的S1=0，S0=1；實現右移功能。4、第一個CP到來時，并行輸出=DSR10111111；在CP的連續(xù)作用下，實現信號右移，并行輸出=DSR2DSR1011111，直到片Ⅱ的Q3=0，完成串行-并行轉換（即輸出=DSR7DSR6DSR5DSR4DSR3DSR2DSR10）5、因片Ⅰ、片Ⅱ的S0=1；片Ⅱ的Q3輸出轉換完成信號經非門到片Ⅰ、片Ⅱ的S1端實現工作模式轉換。當片Ⅱ的Q3=0時，再次實現并行送數。表示這一組7位串行數據轉換為并行輸出結束。工作原理說明（續(xù)）：串-并轉換接線圖CrSRD0D1D2D3SLGNDVCCQ0Q1Q2Q3CPS1S074LS194(1)VCCQ0Q1Q2Q3CPS1S074LS194(2)CrSRD0D1D2D3SLGNDQ1Q2Q3Q4Q5Q6Q7Q8串行輸入端（d6~d0）Cp并行-串行轉換原理圖CP&1ST&QOQ1Q2Q3S1SRD0D1D2D3S01QOQ1Q2Q3S1SRD0D1D2D3S0d0d1d2d3d4d5d6d7串行輸出G2G1Q4Q5Q6

Q7Q3Q0Q1Q2啟動脈沖74LS194（Ⅰ）74LS194（Ⅱ）工作原理及其說明1、先清零（令：CR=0），Q0~Q7=0；2、在啟動脈沖（ST=0）的作用下，S1=S0=1，實現并行送數的功能；d0=0是并-串轉換的標志碼。其中：Q0~Q7=0d1d2d3d4d5d6d7；3、啟動脈沖（ST=1）消失后，S1=0，S0=1，實現寄存器右移功能；在第一個CP作用下，Q0~Q7=10d1d2d3d4d5d6；在CP的連續(xù)作用下，Q0~Q7=110d1d2d3d4d5d6，直到Q0~Q7=111111104、在CP的連續(xù)脈脈沖作用下，并行數據d0~d7依此由片Ⅱ的Q3實現串行輸出。5、當標志碼d0=0傳遞到片Ⅱ的Q3時Q0~Q6=1，則G2=0，輸出轉換完成信號，使G1輸出=1，S1=S0=1，再次實現并行送數的功能。標志這一組7位并行數據轉換為串行輸出已結束。工作原理及其說明（續(xù)）并行-串行轉換接線圖CrSRD0D1D2D3SLGNDCrSRD0D1D2D3SLGNDVCCQ0Q1Q2Q3CPS1S074LS194(1)VCCQ0Q1Q2Q3CPS1S074LS194(1)CrSRD0D1D2D3SLGNDST串行輸出端Cp轉換完成信號d0d1d2d3d4d5d6d7“1”實驗預習內容(P56~61，P73~77)：1.試畫出用D觸發(fā)器組成的3位異步二進制加/減法計數器的電路圖和集成塊接線圖，思考對它的功能測試方法。2.預習對同步集成計數器74LS161和異步集成計數器74LS90功能驗證的方法。請思考用它們組成N=7的計數器的方法，試畫出電路接線圖。3.預習555電路的引腳排列及功能表。4.預習555定時器構成多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器、施密特電路的方法及工作原理。實驗四、計數器及其應用概述：1、計數器種類很多，按工作方式分類：同步、異步計數器兩種。2、按進位制（模）分：二進制、十進制、N進制。

3、同步計數器：由于CP接到各F/F的時鐘端，同步觸發(fā)各F/F，因而工作速度快，但電路一般比較復雜。（概述續(xù)）4、異步計數器：由于CP不是接到各F/F的時鐘端，各F/F工作有先有后，只有滿足觸發(fā)條件的F/F才翻轉，所以工作速度慢，但電路一般比較簡單。5、集成計數器為廣泛應用提供了方便，因而掌握對N進制計數器的組成方法是本實驗的重點。實驗目的及內容目的：掌握二進制同、異步計數器的工作原理。掌握集成計數器的應用。內容：1.對用D觸發(fā)器組成的三位異步二進制加/減法計數器功能測試。(選作)2.同步集成計數器74LS161功能驗證及應用。3.異步集成計數器74LS90功能驗證及應用。本次實驗的重點及注意事項：1、重點：①掌握集成計數器74LS161、74LS90的功能測試及使用方法。②運用74LS161、74LS90構成N進制計數器。③根據74LS161、74LS90的功能特征，靈活運用它們的置數、復位方式，多樣化實現組成N進制計數器的方法。（重點及注意事項續(xù)）2、注意事項：①本次實驗涉及3個品種的集成電路，不要混淆它們的腳序，做到接線正確無誤。②弄清楚74LS90的CP1、CP2的兩種用法。有助對“二、五、十”計數器的靈活運用。三位異步二進制加法計數器的工作原理

(實驗內容1-1)1.Q觸發(fā)器為T組態(tài)，即：DN=/QN，本級的/Q接下級的CP端。2.先清零，Cr=0，Q3Q2Q1=000；3.第1次CP作用，Q3Q2Q1=001;4.第2次CP作用，Q3Q2Q1=010;以此類推，…….5第7次CP作用，Q3Q2Q1=111;實現加法計數。6.第8次CP作用，Q3Q2Q1=000.QCPDRDQCPDRDQCPDRDCrCPQ1Q2Q3原理：74LS74組成三位異步二進制加法計數器的接線圖D1CP1Q1GNDvccD2CP2Q274LS74(1)D1CP1Q1GNDvccD2CP2Q274LS74(2)CPL1L2L3CrVcc1.74LS74（1）的5腳為Q1端接邏輯顯示端L1；2.74LS74（2）的5腳為Q2端接邏輯顯示端L2；3.74LS74（2）的9腳為Q3端接邏輯顯示端L3；4.74LS74（1）的1腳為復位端，3腳為CP端。分別接入負脈沖和正脈沖。實驗方法及接線注意事項： 1.先接電源與地線；2.布固定電平的規(guī)則線；如CP,RD；正、負脈沖引出端的連線3.按信號傳遞流程逐級連接各邏輯控制線；4.切忌隨意插線，無序地連線，以免造成漏、錯；小心、仔細。5.先清零，Q3Q2Q1=000，L1L2L3均熄滅；6.CP依次加正脈沖，記錄Q3Q2Q1的輸出狀態(tài)（001~111），填入記錄表。三位異步二進制減法計數器的工作原理

(實驗內容1-2)CrQCPDRDQCPDRDQCPDRDCPQ1Q2Q31.Q觸發(fā)器為T組態(tài)，即：DN=/QN;本級的Q端接下級的CP端。2.先清零，Cr=0，Q3Q2Q1=000；3.第1次CP作用，Q3Q2Q1=111;4.第2次CP作用，Q3Q2Q1=110;以此類推，…….5第7次CP作用，Q3Q2Q1=001;實現減法計數。6.第8次CP作用，Q3Q2Q1=000.原理：內容二、中規(guī)模同步74LS161二進制計數器功能驗證芯片管腳1、QAQBQCQD輸出端；2、OC進位輸出端；3、ABCD數據預置輸入端；4、CP上升沿有效；5、（/MR）清零端6、（/PE）同步預制端7、P、T功能控制端；（/MR）CPABCDPGNDVCCTC

QAQBQCQDT（/PE）16151091234567874LS16174LS161真值表保持TC=0xxxxx0x11保持xxxxx1011保持計數xxxx1111計數d0d1d2d3d0d1d2d3xx01置數0000xxxxxxxx0清零QAQBQCQDD0D1D2D3CPTP/PE/MR輸出輸入功能注；TC=QDQCQBQA*T74LS161功能驗證方法1、清零:/MR=0，則輸出端QAQBQCQD=0000；2、置數:/PE=0,則輸出端QAQBQCQD=DCBA；3、計數功能：/MR=/PE=1，P=T=1，在CP作用下，計數在0000~1111變化，將數據記入記錄表。內容三、用74LS161實現模7計數器預置端復位法：當輸出數碼QDQCQBQA=0110時，因預置數碼（DCBA）=(0000),輸出數碼QDQCQBQA返回0000。對于同步預置功能，反饋碼取(N-1)=(0110)（/MR）CPABCDPGNDVCCOCQAQBQCQDT（/PE）16151091234567874LS161內容四、異步“2-5-10”計數器74LS901、管腳及功能S91S92R01R02M=2M=5QAQBQCQDCP1

CP274LS9014817CP1NCQAQDGNDQBQCCP2R01R02NCVCCS91S9274LS90復位/計數功能表復位輸入端輸出端R01R02S91S92QDQCQBQA110X000011X00000XX111001X0X0計數0XX0計數0X0X計數X00X計數工作模式說明1、R01=R02=1，S91*S92=0，QDQCQBQA=0000，置0；2、S91=S92=1，QDQCQBQA=1001，置(9)10；3、R01*R02=0，S91*S92=0,在CP作用下，QDQCQBQA輸出計數信號；4、CP1，CP2均是下降沿觸發(fā)。用74LS90構成“8421”碼的十進制計數器S91S92R01R02M=2M=5QAQBQCQDCP1

CP21.CP1輸入計數脈沖，QDQCQBQA輸出“8421”碼。2.將測試的結果填入表4-3;用74LS90構成“5421”碼十進制計數器S91S92R01R02M=2M=5QA